JPH01159754A - データ処理方式 - Google Patents
データ処理方式Info
- Publication number
- JPH01159754A JPH01159754A JP31927187A JP31927187A JPH01159754A JP H01159754 A JPH01159754 A JP H01159754A JP 31927187 A JP31927187 A JP 31927187A JP 31927187 A JP31927187 A JP 31927187A JP H01159754 A JPH01159754 A JP H01159754A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- file
- command
- host device
- host
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003860 storage Methods 0.000 claims abstract description 14
- 230000010365 information processing Effects 0.000 claims description 12
- 238000003672 processing method Methods 0.000 claims description 6
- 230000004913 activation Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 3
- 101100166829 Mus musculus Cenpk gene Proteins 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 210000004185 liver Anatomy 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
この発明は、複数の情報処理装置が複数のファイル装置
を共用し制御するマルチシステムにおけるデータ処理方
式に関し、 複数の情報処理装置が1台のファイル装置に起動を行つ
う場合に、起動処理時間を短縮することを目的とし、 複数の情報処理装置が複数のファイル装置を共用し制御
するシステムにおいて、前記各ファイル装置に、前記情
報処理装置からの起動指令を受付順に記憶する記憶回路
を備え、 ファイル装置が起動処理実行中に、他情報処理装置の起
動指令を受付け、前記記憶回路に記憶するとともに、実
行中の処理が終了すると前記記憶回路の記憶した起動処
理の実行するように構成する。
を共用し制御するマルチシステムにおけるデータ処理方
式に関し、 複数の情報処理装置が1台のファイル装置に起動を行つ
う場合に、起動処理時間を短縮することを目的とし、 複数の情報処理装置が複数のファイル装置を共用し制御
するシステムにおいて、前記各ファイル装置に、前記情
報処理装置からの起動指令を受付順に記憶する記憶回路
を備え、 ファイル装置が起動処理実行中に、他情報処理装置の起
動指令を受付け、前記記憶回路に記憶するとともに、実
行中の処理が終了すると前記記憶回路の記憶した起動処
理の実行するように構成する。
この発明は、複数の情報処理装置が複数のファイル装置
を共用し制御するマルチシステムにおけるデータ処理方
式に関するものである。
を共用し制御するマルチシステムにおけるデータ処理方
式に関するものである。
情報処理の分野で、情報をファイル装置に記憶し、この
ファイル装置を複数の情報処理装置(以後ホスト装置と
記す)で共用して使用するシステムが広く用いられてい
る。
ファイル装置を複数の情報処理装置(以後ホスト装置と
記す)で共用して使用するシステムが広く用いられてい
る。
例えば、2台のホスト装置が1台のファイル装置を使用
する場合、一方のホスト装置がファイル装置をアクセス
するために、ファイル装置に起動をかけて、指令(コマ
ンド)を発行すると、ファイル装置はビジー中となり、
当該コマンドが終了するまで、他方のホスト装置の起動
が待たされ、処理が遅いということを生じ、処理を迅速
に行えるデータ処理方式が要望されている。
する場合、一方のホスト装置がファイル装置をアクセス
するために、ファイル装置に起動をかけて、指令(コマ
ンド)を発行すると、ファイル装置はビジー中となり、
当該コマンドが終了するまで、他方のホスト装置の起動
が待たされ、処理が遅いということを生じ、処理を迅速
に行えるデータ処理方式が要望されている。
マルチシステムは、第4図に示すよ、うに構成されてい
る。即ち、複数のホスト装置1−1〜1−nは共通のI
10インタフェースバス3を介して複数のファイル装置
2−1〜2−mに接続されている。説明を分り易くする
ために、第5図に示すように、2台のホスト装置1−1
.1−2がファイル装置2−1を共用する場合に付いて
第6図を参照しながら説明をする。
る。即ち、複数のホスト装置1−1〜1−nは共通のI
10インタフェースバス3を介して複数のファイル装置
2−1〜2−mに接続されている。説明を分り易くする
ために、第5図に示すように、2台のホスト装置1−1
.1−2がファイル装置2−1を共用する場合に付いて
第6図を参照しながら説明をする。
第6図に示すように、ホスト装置1−1がファイル装置
2−1をアクセスしようとすると、起動をかけてI10
インターフェースバス3を獲得して、コマンドをファイ
ル装置2−1に発行する。コマンドを発行するとファイ
ル装置2−1はビジー状態となり、全ての他ホスト装置
からの起動の受付はできなくなる。
2−1をアクセスしようとすると、起動をかけてI10
インターフェースバス3を獲得して、コマンドをファイ
ル装置2−1に発行する。コマンドを発行するとファイ
ル装置2−1はビジー状態となり、全ての他ホスト装置
からの起動の受付はできなくなる。
コマンド発行が終了するとファイル装置2−1はシーク
を開始する。このシーク開始と同時にシーク待ちの間I
10バス3は切り離される。このホスト装置1−1の起
動によってビジー中のファイル装置2−1に、ホスト装
ff1−2が起動指令を発すると、I10インターフェ
ースバス3を獲得するがファイル装置2−1はビジー中
であることをビジーステータス(チエツク)を装置1−
2に返送してI10インターフェースバス3を切at。
を開始する。このシーク開始と同時にシーク待ちの間I
10バス3は切り離される。このホスト装置1−1の起
動によってビジー中のファイル装置2−1に、ホスト装
ff1−2が起動指令を発すると、I10インターフェ
ースバス3を獲得するがファイル装置2−1はビジー中
であることをビジーステータス(チエツク)を装置1−
2に返送してI10インターフェースバス3を切at。
シークが完了すると、ファイル装置2−1はデータ転送
を行うためにI10インターフェースバス3を獲得して
、ホスト装置1−1に割込み発生し、データを転送する
。この転送が終了すると、ホスト装置1−1に終了通知
をすると共に、I10インターフェースバス3を切離す
。同時にファイル装置2−1のビジー状態は解除される
。従って、ホスト装置1−2は再起動を発行し、ファイ
ル装置2−1は受付けが可能になる。
を行うためにI10インターフェースバス3を獲得して
、ホスト装置1−1に割込み発生し、データを転送する
。この転送が終了すると、ホスト装置1−1に終了通知
をすると共に、I10インターフェースバス3を切離す
。同時にファイル装置2−1のビジー状態は解除される
。従って、ホスト装置1−2は再起動を発行し、ファイ
ル装置2−1は受付けが可能になる。
上記したように、従来のファイル装置の動作は、ホスト
装置1−1のアクセス処理中に、他のホスト装置1−2
が起動を発行した場合にホスト装置1−2にビジー中の
チエツクを報告し、ホスト装置1−1のアクセス処理を
終了した後に改めて、ホスト装置1−2は起動を再発行
しており、処理時間が遅くなる。
装置1−1のアクセス処理中に、他のホスト装置1−2
が起動を発行した場合にホスト装置1−2にビジー中の
チエツクを報告し、ホスト装置1−1のアクセス処理を
終了した後に改めて、ホスト装置1−2は起動を再発行
しており、処理時間が遅くなる。
上記したように、従来の処理方式は1台のホスト装置が
ファイル装置の起動を行い処理を実行中は、他のホスト
装置からの起動が待たされ、ファイル処理が遅れるとい
う問題があった。
ファイル装置の起動を行い処理を実行中は、他のホスト
装置からの起動が待たされ、ファイル処理が遅れるとい
う問題があった。
この発明は、上記した従来の状況から、複数の情報処理
装置が1台のファイル装置に起動を行つう場合に、起動
処理時間を短縮し処理効率の向上を可能にするデータ処
理方式を提供することを目的とするものである。
装置が1台のファイル装置に起動を行つう場合に、起動
処理時間を短縮し処理効率の向上を可能にするデータ処
理方式を提供することを目的とするものである。
この発明は第1図の原理図に示すように、ホスト装置1
−1〜1−nがI10インターフェースバス3を介して
ファイル装置2−1〜2−mに接続されたシステムにお
いて、各ファイル装置に起動指令を発行したホスト装置
を受付順に記憶する記憶回路20−3−1を設けである
。
−1〜1−nがI10インターフェースバス3を介して
ファイル装置2−1〜2−mに接続されたシステムにお
いて、各ファイル装置に起動指令を発行したホスト装置
を受付順に記憶する記憶回路20−3−1を設けである
。
ファイル装置は、1台のホスト装置例えば1−1からの
起動によってアクセス処理実行中に他のホスト装置1−
2からの起動発行を受付けて、起動を発行したホスト装
置1−2のコマンドを記憶回路20−3−1に記憶して
おき、ホスト装置1−1のアクセス処理が終了すると、
記憶回路20−3−1のホスト装置1−2のコマンドで
アクセス処理を実行し、ホスト装置1−2の再起動を必
要とせず、処理速度の向上が可能になる。
起動によってアクセス処理実行中に他のホスト装置1−
2からの起動発行を受付けて、起動を発行したホスト装
置1−2のコマンドを記憶回路20−3−1に記憶して
おき、ホスト装置1−1のアクセス処理が終了すると、
記憶回路20−3−1のホスト装置1−2のコマンドで
アクセス処理を実行し、ホスト装置1−2の再起動を必
要とせず、処理速度の向上が可能になる。
第2図は、本発明による実施例を示すブロック図であり
、ホスト装置を2台、ファイル装置を1台としている。
、ホスト装置を2台、ファイル装置を1台としている。
ファイル装置2は、RO?120−2に格納されたたマ
イクロプログラムに従ってファイル装置2の制御を行う
マイクロプロセッサ(MPtl)20−1と、マイクロ
プログラムの処理を行う場合に使用するテーブル等を格
納したRAM 20−3 (但し、このRAM 20−
3にホスト装置の起動の際に送られてくるコマンドを一
時記憶しておく記憶回路20−3−1が内蔵されている
。)と、ファイルを駆動するドライブ20−8を制御す
るデバイス・コントローラ20−4と、ドライブ20−
8とI10コントローラ20−6と間のデータの転送の
制御をするデータ転送コントローラ20−5と、データ
バッファ20−7とで構成されている。
イクロプログラムに従ってファイル装置2の制御を行う
マイクロプロセッサ(MPtl)20−1と、マイクロ
プログラムの処理を行う場合に使用するテーブル等を格
納したRAM 20−3 (但し、このRAM 20−
3にホスト装置の起動の際に送られてくるコマンドを一
時記憶しておく記憶回路20−3−1が内蔵されている
。)と、ファイルを駆動するドライブ20−8を制御す
るデバイス・コントローラ20−4と、ドライブ20−
8とI10コントローラ20−6と間のデータの転送の
制御をするデータ転送コントローラ20−5と、データ
バッファ20−7とで構成されている。
しかも、I10コントローラ20−6は、ホスト装置1
−1.L2とのインターフェース制御をI10インター
フェースバス3を介して行う。
−1.L2とのインターフェース制御をI10インター
フェースバス3を介して行う。
°信号線に示すAはMI’U20−1のデータバス、B
はアドレスバス、Cはドライブ20−8を制御する制御
信号線、Dはドライブ20−8からの1ビツトのシリア
ルデータ信号線、Eはデータ転送コントローラ20−5
とデータバッファ20−7間のパラレルデータ信号線、
Fはパラレル信号線である。
はアドレスバス、Cはドライブ20−8を制御する制御
信号線、Dはドライブ20−8からの1ビツトのシリア
ルデータ信号線、Eはデータ転送コントローラ20−5
とデータバッファ20−7間のパラレルデータ信号線、
Fはパラレル信号線である。
以下動作を第3図を参照しながら説明する。ホスト装置
1−1からファイル装置2に起動を発行すると、I10
コントローラ20−6は、MPU20−1に割込みをす
る。MPU 20−1は割込みを受けてI10コントロ
ーラ20−6を介してホスト装置1−1にコマンドの要
求をする。ホスト装置1−1のコマンドを受けたMPU
20−1は、−旦ホスト装置1−1とファイル装置2
との結合を切るために、I10コントローラ20−6に
対してインターフェースバス3の切離しを指示する。
1−1からファイル装置2に起動を発行すると、I10
コントローラ20−6は、MPU20−1に割込みをす
る。MPU 20−1は割込みを受けてI10コントロ
ーラ20−6を介してホスト装置1−1にコマンドの要
求をする。ホスト装置1−1のコマンドを受けたMPU
20−1は、−旦ホスト装置1−1とファイル装置2
との結合を切るために、I10コントローラ20−6に
対してインターフェースバス3の切離しを指示する。
この切離しが終了すると、MPU 20−1はデバイス
コントローラ20−4を介して、ドライブ20−8にコ
マンドを発行して、シーク完了待ちの状態に移る。
コントローラ20−4を介して、ドライブ20−8にコ
マンドを発行して、シーク完了待ちの状態に移る。
次にホスト装置1−2から、ファイル装置2に起動が発
行されると、I10コントローラ20−6から上記した
ように、肝υ20−1に割込みを発生する。MPU 2
0−1は割込みを受けてI10コントローラ20−6を
介してホスト装置1−2にコマンドの発行を要求する。
行されると、I10コントローラ20−6から上記した
ように、肝υ20−1に割込みを発生する。MPU 2
0−1は割込みを受けてI10コントローラ20−6を
介してホスト装置1−2にコマンドの発行を要求する。
このホスト装置1−2に対してコマンドを要求するのが
従来と異なっている。MPU 20−1はホスト装置1
−2のコマンドを受は取ると、−旦ホスト装置1−2と
の結合を切るために、I10コントローラ20−6にI
10インターフェースバス3の切離しを指示する。
従来と異なっている。MPU 20−1はホスト装置1
−2のコマンドを受は取ると、−旦ホスト装置1−2と
の結合を切るために、I10コントローラ20−6にI
10インターフェースバス3の切離しを指示する。
切離し後にMPU 20−1は受は取ったコマンドを、
−旦記憶回路20−3−1に格納する。ホスト装置1〜
1の起動に対するシークが完了し、データ処理が終了す
ると、MPU 20−1は記憶回路20−3−1に格納
しであるホスト装置1−2のコマンドの指示に従って、
デバイスコントローラ20−4を介してドライブ20−
8に対してコマンドを発行する。このコマンドによって
シークが完了してホスト装置1−2と間とのデータ処理
を行い終了する。
−旦記憶回路20−3−1に格納する。ホスト装置1〜
1の起動に対するシークが完了し、データ処理が終了す
ると、MPU 20−1は記憶回路20−3−1に格納
しであるホスト装置1−2のコマンドの指示に従って、
デバイスコントローラ20−4を介してドライブ20−
8に対してコマンドを発行する。このコマンドによって
シークが完了してホスト装置1−2と間とのデータ処理
を行い終了する。
従って、起動処理中のファイル装置に他のホスト装置か
らの起動発行は受付けられ、コマンド処理が完了した状
態で他ホスト装置は待機し、起動処理が終了すると、再
起動なく他ホスト装置のアクセスが処理される。
らの起動発行は受付けられ、コマンド処理が完了した状
態で他ホスト装置は待機し、起動処理が終了すると、再
起動なく他ホスト装置のアクセスが処理される。
以上の説明は、ホスト装置を2台、ファイル装置を1台
として説明したが任意の台数でよいことはいうまでもな
い。
として説明したが任意の台数でよいことはいうまでもな
い。
以上の説明より明らかなように、この発明によれば、フ
ァイル装置が処理実行中に別のホスト装置から起動が発
行されると、これをファイル装置内に保留し、現実行中
の処理が終了すると保留した起動内容で処理を続行され
、ファイル装置の起動処理を速くする上できわめて有効
な効果を発揮する。
ァイル装置が処理実行中に別のホスト装置から起動が発
行されると、これをファイル装置内に保留し、現実行中
の処理が終了すると保留した起動内容で処理を続行され
、ファイル装置の起動処理を速くする上できわめて有効
な効果を発揮する。
第1図は本発明の原理図、
第2図は本発明による実施例を示すブロック図、第3図
は本発明の詳細な説明するためのタイムチャート、 第4図は情報処理システムを示すブロック図、第5図は
従来の動作を説明するためのブロック図・ 第6図は従来の動作を示すタイムチャートである。 図において、1−1〜1−nはホスト装置、2及び2−
1〜2−mはファイル装置、20−3−1は記憶回路本
発明−厘理図 第1図 、半16ρEtAt14’f’ttχ明丁)r=/IQ
り包子〒4第311!3 ;トーh≦朝t;zkブ「ライにθJセ多戸T7”ロ′
ソ7m第2図 、ト嘗f反ヌび工しステ2、を、fT7”ロック面第4
図 彷ソlt、1!宛イ乍hrt口Rすじ馴7゛口9,7図
第5図
は本発明の詳細な説明するためのタイムチャート、 第4図は情報処理システムを示すブロック図、第5図は
従来の動作を説明するためのブロック図・ 第6図は従来の動作を示すタイムチャートである。 図において、1−1〜1−nはホスト装置、2及び2−
1〜2−mはファイル装置、20−3−1は記憶回路本
発明−厘理図 第1図 、半16ρEtAt14’f’ttχ明丁)r=/IQ
り包子〒4第311!3 ;トーh≦朝t;zkブ「ライにθJセ多戸T7”ロ′
ソ7m第2図 、ト嘗f反ヌび工しステ2、を、fT7”ロック面第4
図 彷ソlt、1!宛イ乍hrt口Rすじ馴7゛口9,7図
第5図
Claims (1)
- 【特許請求の範囲】 複数の情報処理装置(1−1〜1−n)が複数のファイ
ル装置(2−1〜2−m)を共用し制御するシステムに
おいて、 前記各ファイル装置(2−1〜2−m)に、前記情報処
理装置(1−1〜1−n)からの起動指令を受付順に記
憶する記憶回路(20−3−1)を備え、 ファイル装置が起動処理実行中に、他情報処理装置の起
動指令を受付け、前記記憶回路(20−3−1)に記憶
するとともに、実行中の処理が終了すると前記記憶回路
(20−3−1)の記憶した起動処理の実行を行うこと
を特徴とするデータ処理方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31927187A JPH01159754A (ja) | 1987-12-16 | 1987-12-16 | データ処理方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31927187A JPH01159754A (ja) | 1987-12-16 | 1987-12-16 | データ処理方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01159754A true JPH01159754A (ja) | 1989-06-22 |
Family
ID=18108345
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31927187A Pending JPH01159754A (ja) | 1987-12-16 | 1987-12-16 | データ処理方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01159754A (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56168254A (en) * | 1980-05-29 | 1981-12-24 | Fujitsu Ltd | Advance control system for input/output control unit |
JPS58103054A (ja) * | 1981-12-15 | 1983-06-18 | Fujitsu Ltd | デイスク制御装置 |
-
1987
- 1987-12-16 JP JP31927187A patent/JPH01159754A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56168254A (en) * | 1980-05-29 | 1981-12-24 | Fujitsu Ltd | Advance control system for input/output control unit |
JPS58103054A (ja) * | 1981-12-15 | 1983-06-18 | Fujitsu Ltd | デイスク制御装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5204951A (en) | Apparatus and method for improving the communication efficiency between a host processor and peripheral devices connected by an scsi bus | |
JP2550311B2 (ja) | 磁気デイスクの多重制御方式 | |
JPH01159754A (ja) | データ処理方式 | |
EP1118942B1 (en) | Method of and system for managing reselection on a scsi bus | |
US7080198B1 (en) | Method for snooping RAID 1 write transactions by a storage device | |
JPH04251323A (ja) | 共有ディスク制御方式 | |
US6988166B1 (en) | Method for snooping raid 1 read transactions by a storage device | |
JP3453395B2 (ja) | 情報転送システム | |
JP2723388B2 (ja) | プロセッサモジュールの内部バス制御方法及び情処理装置 | |
JPH01142962A (ja) | データ転送制御方式 | |
JPH0418639A (ja) | プログラム起動方式 | |
JPH0156420B2 (ja) | ||
JP2705955B2 (ja) | 並列情報処理装置 | |
JPH02291039A (ja) | メモリ制御システム | |
JPS60136853A (ja) | デ−タ転送方式 | |
JPH0145657B2 (ja) | ||
JPH0374749A (ja) | Scsiホストアダプタ回路 | |
JP2002269033A (ja) | リトライ制御機能を有するアービタを用いたバスシステムおよびシステムlsi | |
JPH05173936A (ja) | データ転送処理装置 | |
JP2002268827A (ja) | 多重化記憶制御装置 | |
JPS5816322A (ja) | 情報処理システムの入出力制御方式 | |
JPH05189358A (ja) | スモール・コンピュータ・システム・インタフェース制御方式 | |
JPH01175656A (ja) | 高速データ転送方式 | |
JP2002182861A (ja) | 多重化記憶制御装置 | |
JPH04264648A (ja) | 入出力処理装置 |