JPS58103053A - 共有記憶システム - Google Patents
共有記憶システムInfo
- Publication number
- JPS58103053A JPS58103053A JP20132481A JP20132481A JPS58103053A JP S58103053 A JPS58103053 A JP S58103053A JP 20132481 A JP20132481 A JP 20132481A JP 20132481 A JP20132481 A JP 20132481A JP S58103053 A JPS58103053 A JP S58103053A
- Authority
- JP
- Japan
- Prior art keywords
- shared storage
- central processing
- shared
- storage devices
- processing unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の属する分
この発明は計算機システムにおける共有記憶装置に関す
るものである。
るものである。
従来技術の構成
従来、この種の装置として第１図に示すものがあった。
図において（１）は共有記憶装置、 （２＋。
（３）、 ＋４１． （５１はそれぞれ中央処理装置、
（６１，＋７１． （８１゜（９）はそれぞれ共有記
憶装置（１）と中央処理装置（２）（１） ＋３１． ＋４１． ＋５）を接続するケーブルを示す
。
（６１，＋７１． （８１゜（９）はそれぞれ共有記
憶装置（１）と中央処理装置（２）（１） ＋３１． ＋４１． ＋５）を接続するケーブルを示す
。
従来技術の動作
次に動作について説明する。中央処理装置（２）＋３）
、 ＋４１． ＋５１は、それぞれ共有記憶装置（１）
を各インタフイスを介して共有してアクセスできる。
、 ＋４１． ＋５１は、それぞれ共有記憶装置（１）
を各インタフイスを介して共有してアクセスできる。
従来技術の欠点
従来の共有記憶装置として、中央処理装置とは別個のシ
ャーシを必要とし、また２例えば共有記憶装置の電源に
故障が発生したような場合共有記憶システム全体の重障
害となるなどの欠点があった。
ャーシを必要とし、また２例えば共有記憶装置の電源に
故障が発生したような場合共有記憶システム全体の重障
害となるなどの欠点があった。
発明の目的
この発明は上記のような従来のものの欠点を除去するた
めになされたもので、別個の共有記憶装置用のシャーシ
を設けず、各中央処理装置内に分散配置することにより
安価に、かつ信頼性の高い共有記憶システムを提供する
ことを目的としている。
めになされたもので、別個の共有記憶装置用のシャーシ
を設けず、各中央処理装置内に分散配置することにより
安価に、かつ信頼性の高い共有記憶システムを提供する
ことを目的としている。
本発明の構成
以下この発明の一実施例を図について説明す（２）
る。第２図において、 （２＋＋３１＋４０５１は中央
処理装置。
処理装置。
（２１）■（２３Ｈ２４）は各中央処理装置（２１（３
） ＋４＋ ＋５＋内に分散配置された共有記憶、（２
５１は分散された共有記憶（２１）（２２１ｔ２３）（
財）を接続する共有記憶バスケーブルである。
） ＋４＋ ＋５＋内に分散配置された共有記憶、（２
５１は分散された共有記憶（２１）（２２１ｔ２３）（
財）を接続する共有記憶バスケーブルである。
第３図は第２図をさらに詳細に示したものであり、 （
２Ｈ３＋は中央処理装置全体、婦）は第２図と同様に共
有記憶バス、 （３１１は共有記憶インタフェイス、（
３２は共有記憶、 （３３１は各中央処理装置個有の主
記憶、（３４）はＣＰＬＴ、（３５＋はＣＰ Ｕ （３
４）、主記憶＋３３１ 、共有記憶（３’ｌＪ 、共有
記憶インタフェイスＧｌｌを接続するシステムバスであ
る。
２Ｈ３＋は中央処理装置全体、婦）は第２図と同様に共
有記憶バス、 （３１１は共有記憶インタフェイス、（
３２は共有記憶、 （３３１は各中央処理装置個有の主
記憶、（３４）はＣＰＬＴ、（３５＋はＣＰ Ｕ （３
４）、主記憶＋３３１ 、共有記憶（３’ｌＪ 、共有
記憶インタフェイスＧｌｌを接続するシステムバスであ
る。
本発明の動作各中央処理装置内に分散配置された共有記
憶（３力はそれぞれ共有記憶バス（２５）で接続される
共有記憶インタフェイスＧｌ＋を介し、さらに中央処理
装置内のシステムバス（３５）によって互に接続されて
いる。同様に各ＣＰ Ｕ ｔ３４１ともシステムバス（
３５）によって接続される。従ってＣＰＬＩは自分の中
央処理装置内の共有記憶も、他の中央処理装置内に配置
されている共有記憶も自由にアクセスすることが可能で
ある。
憶（３力はそれぞれ共有記憶バス（２５）で接続される
共有記憶インタフェイスＧｌ＋を介し、さらに中央処理
装置内のシステムバス（３５）によって互に接続されて
いる。同様に各ＣＰ Ｕ ｔ３４１ともシステムバス（
３５）によって接続される。従ってＣＰＬＩは自分の中
央処理装置内の共有記憶も、他の中央処理装置内に配置
されている共有記憶も自由にアクセスすることが可能で
ある。
（３）
このような実装方式をとることにより、共有記憶装置と
して中央処理装置と別に用意する必要はなく、安価にシ
ステムを構成することができ、かつ例えば中央処理装置
のどれか１つが故障して切りはなされても、残りの部分
で共有記憶システムを維持することも可能である。
して中央処理装置と別に用意する必要はなく、安価にシ
ステムを構成することができ、かつ例えば中央処理装置
のどれか１つが故障して切りはなされても、残りの部分
で共有記憶システムを維持することも可能である。
本発明の他の実施例
なお、上記実施例では中央処理装置を４台として説明し
たが何台でもか１わない。すなわち。
たが何台でもか１わない。すなわち。
従来の方式では共有記憶装置のケーブルインタフェイス
のコネクタの数による中央処理装置の接続台数への制限
も存在するが１木刀式によれば共有記憶バス方式のため
上記のような制約は存在しない。
のコネクタの数による中央処理装置の接続台数への制限
も存在するが１木刀式によれば共有記憶バス方式のため
上記のような制約は存在しない。
本発明の効果
以上のように、この発明によれば共有記憶をバス方式で
接続し、中央処理装置内に分散配置したので、システム
が安価にでキ、−！た信頼性の高いものが得られる効果
がある。
接続し、中央処理装置内に分散配置したので、システム
が安価にでキ、−！た信頼性の高いものが得られる効果
がある。
（４）
第１図は従来の共有記憶システムを示すブロック図、第
２図はこの発明の一実施例の概略構成を示すブロック図
、第３図は第２図をより詳細に示したブロック図である
。図において（１）は共有記憶装置、 （２１ｆ３１（
４Ｈ５１は中央処理装置、 ＋６１７１Ｆ８１ ＋９＋
は共有記憶ケーブル、 ＣＩ！ＩＩ （Ｊ２＋ （２３
＋ ＋２４ｉ国は共有記憶、（ハ）は共有記憶バスまた
はバスケーブル、 （３１１は共有記憶インクフェイス
、 ＋３３１は主記憶、（財）はＣＰＬＴ、（３５＋は
システムバスである。なお９図中。 同一符号は同一、または相当部分を示す。 代理人 葛 野 信 − （５） 事 １ 賄 奉 Ｚ 恥
２図はこの発明の一実施例の概略構成を示すブロック図
、第３図は第２図をより詳細に示したブロック図である
。図において（１）は共有記憶装置、 （２１ｆ３１（
４Ｈ５１は中央処理装置、 ＋６１７１Ｆ８１ ＋９＋
は共有記憶ケーブル、 ＣＩ！ＩＩ （Ｊ２＋ （２３
＋ ＋２４ｉ国は共有記憶、（ハ）は共有記憶バスまた
はバスケーブル、 （３１１は共有記憶インクフェイス
、 ＋３３１は主記憶、（財）はＣＰＬＴ、（３５＋は
システムバスである。なお９図中。 同一符号は同一、または相当部分を示す。 代理人 葛 野 信 − （５） 事 １ 賄 奉 Ｚ 恥
Claims (1)
- 複数の中央処理装置が使用する共有記憶を備えるシステ
ムにおいて１個々の中央処理装置内に記憶装置を分散実
装し、上記各中央処理装置内をシステムバスにて接続す
るとともに、上記側々の中央処理装置内の記憶装置をイ
ンターフェイスを介して接続したことを特徴とする共有
記憶システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20132481A JPS58103053A (ja) | 1981-12-14 | 1981-12-14 | 共有記憶システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20132481A JPS58103053A (ja) | 1981-12-14 | 1981-12-14 | 共有記憶システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58103053A true JPS58103053A (ja) | 1983-06-18 |
Family
ID=16439117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20132481A Pending JPS58103053A (ja) | 1981-12-14 | 1981-12-14 | 共有記憶システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58103053A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6938078B1 (en) | 1998-12-09 | 2005-08-30 | Nec Corporation | Data processing apparatus and data processing method |
-
1981
- 1981-12-14 JP JP20132481A patent/JPS58103053A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6938078B1 (en) | 1998-12-09 | 2005-08-30 | Nec Corporation | Data processing apparatus and data processing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1202729A (en) | Modular computer system | |
| KR20040080431A (ko) | 원격 직접 메모리 액세스 프로토콜을 갖는 통신링크의통합을 위한 방법 및 장치 | |
| US5155807A (en) | Multi-processor communications channel utilizing random access/sequential access memories | |
| JPS58103053A (ja) | 共有記憶システム | |
| CA1236923A (en) | Architecture for a distributive microprocessing system | |
| JPS60169966A (ja) | デ−タ処理装置 | |
| JPS6227849A (ja) | 端末制御装置 | |
| JPS599705A (ja) | プラント運転制御装置 | |
| JPS58217060A (ja) | 分散形計算機システムにおけるバツクアツプ方式 | |
| KR100498909B1 (ko) | 교환시스템의 프로세서간 통신 이중화 장치 | |
| JP3595131B2 (ja) | プラント制御システム | |
| JPH0114616B2 (ja) | ||
| JPS6022260A (ja) | 情報処理システム | |
| JPS61292752A (ja) | 仮想計算機システム | |
| JPS6217879Y2 (ja) | ||
| JPH0511340B2 (ja) | ||
| JPS6136861A (ja) | 記憶装置 | |
| JPS63236153A (ja) | 記憶装置 | |
| JPH0512744B2 (ja) | ||
| JPS63158660A (ja) | マルチプロセツサバス制御方式 | |
| JPS59135554A (ja) | 計算機システム間通信方式 | |
| JPS6194169A (ja) | マルチプロセツサシステム | |
| JPH0734189B2 (ja) | 多重データ入出力制御回路 | |
| JPH01111252A (ja) | データ転送制御方式 | |
| JPS61210468A (ja) | 共有メモリの電源供給方式 |