JPH0511340B2 - - Google Patents

Description

【発明の詳細な説明】 ［概要］ 本発明は、並列処理系において、処理装置を一
つの主記憶装置を共有する複数の群に分割し、共
通のアドレス体系によつて、他群の主記憶へもア
クセス可能の構成としたもので、これにより、処
理装置間の通信量を減少せさ、データ転送手順の
簡略化を実現したものである。

［産業上の利用分野］ 本発明は情報処理装置の並列処理系の構成方式
に係わり、特に処理装置をネツトワークにより結
合した並列処理系の構成方式に関する。

情報処理装置単独での処理性能の向上が限界に
近づき、また処理装置の性能を大きく上まわる情
報処理機能の要求によつて、並列処理による性能
向上の必要が生じている。

並列処理系においては、個別の処理系の間の通
信量の増大が全体の性能を低下させるため、通信
量の減少と通信手順の簡略化が必要とされる。

［従来の技術］ 従来の並列処理系の構成例を第４図に示す。

図において、３４はネツトワーク、３５，３
７，３９，……は処理装置Ｐ、３６，３８，４
０，……は処理装置固有の主記憶装置Ｍである。

各処理装置Ｐは、全体を制御する処理装置の指
示を受けて、または、自らの処理受入れが可能な
時点において、ネツトワーク上の処理要求を受け
入れることにより、処理の一部を分担している。

［発明が解決しようとする問題点］ 従来の処理系においては、各処理装置は独自の
主記憶を持ち、処理装置間の通信はすべて同一の
ネツトワークによつて行うように構成されている
ため、各処理装置が全体の処理の一部を分担しつ
つ全体の負荷を平均化し、処理を分割するため
に、各装置間の通信量が増大し、処理系全体の効
率が低下するという問題を生じていた。

本発明は、このような従来の問題点を解消した
新規な並列処理系構成方式を提供しようとするも
のである。

［問題点を解決するための手段］ 第１図は本発明の並列処理系構成方式の原理ブ
ロツク図を示す。

図において、１は処理装置ネツトワーク、２は
主記憶ネツトワーク、３，４，５，８，９，１０
は処理装置Ｐ、６，１１は主記憶装置Ｍ、７，１
２は主記憶制御装置MCである。

図に示すように、複数の処理装置が一つの主記
憶装置を共有し、群を構成する。

主記憶アドレスは、第２図に示すように、処理
装置内アドレス１５に、群識別コード１３と、処
理装置コード１４を付加した形として構成され
る。

［作用］ 処理装置３，４，５は主記憶装置６を共有して
第１の群を構成し、処理装置８，９，１０は主記
憶装置１１を共有して第２の群を構成する。

一つの群内の処理装置間の通信は共有主記憶装
置を介して行わしめ、且つ密接に関連した処理を
同一群内の処理装置に配分することにより、ネツ
トワークを介した通信量を大幅に減少できる。

さらに、主記憶アドレスを、群識別コード１
３、処理装置コード１４、および処理装置内アド
レス１５により構成したことによつて、同一のア
ドレス体系の下で、すべての処理装置から他群を
含めた主記憶アクセスおよびデータ転送が可能と
なり、従つて、通信手順の簡略化が可能となる。

例えば、第１群のＡ処理装置からタスクを分担
要求したいときは、処理装置ネツトワークを通
じ先ず群内の処理装置に分担要求を出し群内の処
理装置に引受可能の回答のないときは、全ての他
群の処理装置に分担要求を出す。例えば第３群
のＥ処理装置からの引受可能回答があれば、Ａ
処理装置からＥ処理装置へ主記憶領域（タスクに
必要な領域）の獲得要求を出す。Ｅ処理装置か
らＡ処理装置へ領域獲得成功を処理装置ネツトワ
ークを通じて通知する。Ａ処理装置からＥ処理
装置の主記憶主記憶ネツトワークを通じタスクに
必要なデータを転送する。Ａ処理装置からＥ処
理装置へ処理装置ネツトワークを通じタスクデー
タのアドレスと共にタスク起動要求を送達する。

［実施例］ 第３図は、本発明の一実施例における主記憶制
御装置の回路構成を示すブロツク図である。

第３図において、１１０は処理装置ネツトワー
ク、１３０，１４０，１５０は処理装置、１６０
は主記憶装置、１２０は主記憶ネツトワークであ
る。

１３１，１４１，１５１は各処理装置１３０，
１４０，１５０間の処理装置ネツトワーク１１０
を通じての通信を制御する通信制御装置である。

１７０は主記憶制御装置であり、各処理装置１
３０，１４０，１５０からの主記憶装置１６０へ
のアクセスを制御し、他の群へのアクセスである
ときは主記憶ネツトワーク１２０を通じて転送す
る。

１７１はアドレスレジスタ、１７２はデータレ
ジスタ、１７４は比較回路、１７７は通信制御回
路である。

以下、本実施例装置の動作を説明する。

(1) 処理装置からアドレスレジスタ１７１に入れ
られたアドレスは、比較回路１７４によつて境
界メモリ１７３と比較され、前記識別コード１
３によつて自群の主記憶アクセスか他群の主記
憶アクセスかを判定される。

(2) 自群の主記憶アクセスと判定された場合は、
主記憶インターフエース１７５を通じて主記憶
装置１６０にアクセスされ、読出しデータはデ
ータレジスタ１７２に介して転送される。書込
みの場合は、データレジスタ１７２に置かれた
データにより書込みが行われる。

(3) 他群の主記憶アクセスと判定された場合は、
通信起動回路１７６によつて通信制御回路１７
７を起動させ、アドレスは主記憶インターフエ
ース１２０を通じて転送される。読出しデータ
また書込みデータは、転送制御回路１７８によ
りバツフア記憶１７９を介してデータ転送を行
わせる。

(4) 他群から主記憶インターフエース１２０を通
じての主記憶アクセスは、通信制御回路１７７
から主記憶インターフエース１７５を通じて主
記憶装置１６０にアクセスされ、データも同一
の経路で転送される。

［発明の効果］ 以上説明のように本発明によれば、複数の処理
装置よりなる群内の主記憶共有化により、密接に
関連した処理の間の大量のデータ転送処理が減少
でき、また、並列処理系全体を管理するアドレス
体系によりデータ通信手順の簡略化が可能であ
り、そのデータ処理効率の向上に寄与する効果は
極めて大である。

【図面の簡単な説明】

第１図は本発明の原理ブロツク図、第２図は本
発明によるアドレス構成を示す図、第３図は本発
明の一実施例の回路構成ブロツク図、第４図は従
来の並列処理系の構成例を示す図である。図面に
おいて、１は処理装置ネツトワーク、２は主記憶
ネツトワーク、３，４，５，８，９，１０，３
５，３７，３９，４１，４３，１３０，１４０，
１５０は処理装置Ｐ、６，１１，３６，３８，４
０，４２，４４，１６０は主記憶装置Ｍ、７，１
２，１７０は主記憶制御装置MC、３４はネツト
ワーク、１３１，１４１，１５１は通信制御装置
CC、１７１はアドレスレジスタ、１７２はデー
タレジスタ、１７３は境界メモリ、１７４は比較
回路、１７５は主記憶インタフエース、１７６は
通信起動回路、１７７は通信制御回路、１７８は
転送制御回路、１７９はバツフア記憶、をそれぞ
れ示す。

Claims (1)

1. 【特許請求の範囲】 １ 複数の処理装置をネツトワークにより結合し
   た並列処理系の構成において、 処理装置３，４，５，８，９，１０を、それぞ
   れ一つの主記憶装置６または１１を共有する複数
   の処理装置からなる群に分割して構成すると共
   に、 前記各処理装置３，４，５，８，９，１０を結
   合する処理装置ネツトワーク１と、 前記各主記憶装置６または１１を結合する主記
   憶ネツトワーク２とを備え、 該各主記憶装置６または１１へのアクセスアド
   レスを、処理装置内アドレス１５に、該主記憶装
   置の所属する群を識別する識別コード１３、およ
   び該群内の処理装置を識別する処理装置識別コー
   ド１４とを付加した構成とし、 前記処理装置ネツトワーク１を通ずる処理装置
   間の制御情報の交換および前記主記憶ネツトワー
   ク２を通ずる主記憶装置間のデータ転送により、
   各処理装置が処理を分担して実行するよう構成し
   たことを特徴とする並列処理系構成方式。