JPS599705A - プラント運転制御装置 - Google Patents
プラント運転制御装置Info
- Publication number
- JPS599705A JPS599705A JP11862482A JP11862482A JPS599705A JP S599705 A JPS599705 A JP S599705A JP 11862482 A JP11862482 A JP 11862482A JP 11862482 A JP11862482 A JP 11862482A JP S599705 A JPS599705 A JP S599705A
- Authority
- JP
- Japan
- Prior art keywords
- com
- process data
- plant
- memory
- operation control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Control By Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は複数台の制御用計算機を備えて成るグランド運
転制御装置に係わり、特にプラントからのプロセスデー
タを各制御用計算機に取り込むのに好適なプラント運転
制御装置に関する。
転制御装置に係わり、特にプラントからのプロセスデー
タを各制御用計算機に取り込むのに好適なプラント運転
制御装置に関する。
発電プラントの運転制御装置のようにプラントから大量
のプロセスデータを取り込み複雑、高度の処理を行なう
プラント運転制御装置においては、処理の高速化と高信
頼化のため、複数台の制御用計算機（以下、ＣＯＭと言
う）を用いた複合システム構成をとり、処理の分散化、
相互バックアップ等を行なっている。
のプロセスデータを取り込み複雑、高度の処理を行なう
プラント運転制御装置においては、処理の高速化と高信
頼化のため、複数台の制御用計算機（以下、ＣＯＭと言
う）を用いた複合システム構成をとり、処理の分散化、
相互バックアップ等を行なっている。
このようなグランド運転制御装置において、従来は、複
数のＣＯＭでプラントを分割してプロセスデータを取り
込むようにすると共に、自己のＣ０Ｍ内に取り込んだも
の以外のプロセスデータが必俄な場合、あるいは、プロ
セスデータの取り込みに関与しないＣＯＭが必要なプロ
セスデータを取り込む場合は、それらのプロセスデータ
を保持しているＣ０Ｍメモリから計算機間相互手順にょ
９取り込んでいた。
数のＣＯＭでプラントを分割してプロセスデータを取り
込むようにすると共に、自己のＣ０Ｍ内に取り込んだも
の以外のプロセスデータが必俄な場合、あるいは、プロ
セスデータの取り込みに関与しないＣＯＭが必要なプロ
セスデータを取り込む場合は、それらのプロセスデータ
を保持しているＣ０Ｍメモリから計算機間相互手順にょ
９取り込んでいた。
しかし、上記従来方式によると、プロセスデータを保持
している相手のＣＯＭが処理を実行中の場合は待たねば
ならず、高速処理に支障を来だす上、プロセスデータを
取り込むＣＯＭの入力経路に障害が発生すると、プロセ
スデータの一部が失なわれ、他のＣＯＭはそ゛のプロセ
スデータを一切参照スることができなくなり、処理の信
頼性が低下する等の問題点があった。
している相手のＣＯＭが処理を実行中の場合は待たねば
ならず、高速処理に支障を来だす上、プロセスデータを
取り込むＣＯＭの入力経路に障害が発生すると、プロセ
スデータの一部が失なわれ、他のＣＯＭはそ゛のプロセ
スデータを一切参照スることができなくなり、処理の信
頼性が低下する等の問題点があった。
本発明は上記問題点を解消し、ＣＯＭへの負荷を増すこ
となく、各ＣＯＭが必要とするプロセスデータを確実に
取り込むことができ、より高速、高信頼処理を可能とす
るプラント１車転制御装置を提供することケ目的とする
。
となく、各ＣＯＭが必要とするプロセスデータを確実に
取り込むことができ、より高速、高信頼処理を可能とす
るプラント１車転制御装置を提供することケ目的とする
。
このため、本発明は複数台のＣＯＭが共用して使用でき
る共有メモリを各ＣＯＭのダイレクトメモリアクセス（
シ下、ＤＭＡと言う）・ぐスに接続することにより、プ
ラントからプロセス入力装置を介して得られるノロセス
データを各ＣＯＭから直接共治メモリに多重書き込みす
ると共に、必要なプロセスデータをその共有メモリから
他のＣＯＭの処理に無関係に取シ出せるようにしたこと
を特Ｓｙと一部る。
る共有メモリを各ＣＯＭのダイレクトメモリアクセス（
シ下、ＤＭＡと言う）・ぐスに接続することにより、プ
ラントからプロセス入力装置を介して得られるノロセス
データを各ＣＯＭから直接共治メモリに多重書き込みす
ると共に、必要なプロセスデータをその共有メモリから
他のＣＯＭの処理に無関係に取シ出せるようにしたこと
を特Ｓｙと一部る。
以下、本発明を図面に示す実施例を参照して説明する。
第１図は本発明の一実施例に係わるプラント制御装血の
構成図を示したもので、ＩＡ、ＩＢは演算制御装省（以
下、ＣＰＵと言う）、２ Ａ 、 ２ Ｂ ？ｊ主記憶
装置、３Ａ、３ＢはＤＭＡパス、４Ａ、４Ｂは入出力パ
ス、５Ａ、５Ｂはプロセス入力ＤＭＡインタフェース装
＃（以Ｔ、 ＰＩＦと言う）、６Ａ、６Ｂは制御回路、
７はプロセス入力装置、８は検出器、９は７０ラントプ
ロセス、ＩＯＡ、ＩＯＢは共有メモリインタフェース装
置（以下、ＭＩＦと言う）、１１は共有メモリ、１２Ａ
、１２Ｂはセレクタチャネル装置：１３Ａ、１３Ｂは補
助記憶装置、１４Ａ、１４Ｂは周辺装置、１００Ａ、１
．０ＯＢはＣＯＭである。
構成図を示したもので、ＩＡ、ＩＢは演算制御装省（以
下、ＣＰＵと言う）、２ Ａ 、 ２ Ｂ ？ｊ主記憶
装置、３Ａ、３ＢはＤＭＡパス、４Ａ、４Ｂは入出力パ
ス、５Ａ、５Ｂはプロセス入力ＤＭＡインタフェース装
＃（以Ｔ、 ＰＩＦと言う）、６Ａ、６Ｂは制御回路、
７はプロセス入力装置、８は検出器、９は７０ラントプ
ロセス、ＩＯＡ、ＩＯＢは共有メモリインタフェース装
置（以下、ＭＩＦと言う）、１１は共有メモリ、１２Ａ
、１２Ｂはセレクタチャネル装置：１３Ａ、１３Ｂは補
助記憶装置、１４Ａ、１４Ｂは周辺装置、１００Ａ、１
．０ＯＢはＣＯＭである。
図の構成で、プラントプロセス９は検出器８により検量
され電気信号に変換され、プロセス人力装朧７に取り込
腫れる。プロセス入力装置７に取り込まれたプロセスデ
ータは２台のＣＯＭ １００ Ａ。
され電気信号に変換され、プロセス人力装朧７に取り込
腫れる。プロセス入力装置７に取り込まれたプロセスデ
ータは２台のＣＯＭ １００ Ａ。
１００Ｂの制御回路６Ａ、６Ｂにより走査され、ＰＩＦ
５ Ａ 、 ５ Ｂに入力される。史に、このＰＩＦ
５Ａ。
５ Ａ 、 ５ Ｂに入力される。史に、このＰＩＦ
５Ａ。
５ＢからＤＭＡパス３ Ａ 、 ３ ＢＸＭＩＦ ＩＯ
Ａ、 １０Ｂを経て、共有メモリ１１に二重に書き込ま
れる。
Ａ、 １０Ｂを経て、共有メモリ１１に二重に書き込ま
れる。
即ち、プロセスデータはプロセス入力装置７から２台の
ＣＯＭ １００ Ａ 、 Ｉ Ｑ ＯＢのＩ）ＭＡパス
３Ａ。
ＣＯＭ １００ Ａ 、 Ｉ Ｑ ＯＢのＩ）ＭＡパス
３Ａ。
３Ｂを経由する２つのルートで、ＤＭＡ方式により共有
メモＩＪ １１の同一領域あるいは２つの異なる領域に
重複して判き込１れる。
メモＩＪ １１の同一領域あるいは２つの異なる領域に
重複して判き込１れる。
この場合、プラントプロセス９は、プラントの規模にも
よるが、通常、数百から数十個にも及ぶ。
よるが、通常、数百から数十個にも及ぶ。
従って、ＣＯＭ １００ Ａ 、 １００ Ｂはプロセ
ス入力装置７から共有メモリ１１へ大量のプロセスデー
タを書き込み処理することになるが、ＤＭＡ方式の採用
により、これらの処理をＣＰＵ Ｉ Ａ 、 Ｉ Ｂに
負担をかけることなく、しかも高速で実行できる。
ス入力装置７から共有メモリ１１へ大量のプロセスデー
タを書き込み処理することになるが、ＤＭＡ方式の採用
により、これらの処理をＣＰＵ Ｉ Ａ 、 Ｉ Ｂに
負担をかけることなく、しかも高速で実行できる。
このように、プラントからの全プロセスデータを記憶す
る１個の共有メモリ１１を設け、これをＭＩＦ １０
Ａ 、 １０ Ｂを介してＤＭＡパス３Ａ、３Ｂに接続
する一方、そのＤＭＡバス３Ａ、３ＢにはＰＩＦ５Ａ、
５Ｂ、制御回路６ Ａ ’＊ ６ Ｂを接続し、プロセ
ス入力装置７から共有メモリ１１ヘプロセスデータを多
重に書き込むことにより、一方のＣ０Ｍ側のＤＭＡ回路
に異常が生じた場合にも、他方のＣＯＭを経てプロセス
データを確実に共有メモリ１１に書き込むことができ、
データの信頼性が増す。
る１個の共有メモリ１１を設け、これをＭＩＦ １０
Ａ 、 １０ Ｂを介してＤＭＡパス３Ａ、３Ｂに接続
する一方、そのＤＭＡバス３Ａ、３ＢにはＰＩＦ５Ａ、
５Ｂ、制御回路６ Ａ ’＊ ６ Ｂを接続し、プロセ
ス入力装置７から共有メモリ１１ヘプロセスデータを多
重に書き込むことにより、一方のＣ０Ｍ側のＤＭＡ回路
に異常が生じた場合にも、他方のＣＯＭを経てプロセス
データを確実に共有メモリ１１に書き込むことができ、
データの信頼性が増す。
捷だ、このようにして共有メモリ１１に貯えたプロセス
データをＣＯＭ １００ Ａ 、 １００ Ｂで利用す
る場合も、例えばＣＯＭ １００ Ａ 、 １００ Ｂ
側ではＣＯＭ １００ Ｂの処理に無関係に必要なプロ
セスデータを共有メモリ１１からＭＩＦ １０ Ａ 、
ＤＭＡ ハス３Ａを介してＣＰＵ Ｉ Ａに自由に取
り込むことができる。従って、従来のような相手のＣＯ
Ｍの処理を待ってプロセスデータを取り込む如き入方待
ちがなくなり、高速処理が可能となる。
データをＣＯＭ １００ Ａ 、 １００ Ｂで利用す
る場合も、例えばＣＯＭ １００ Ａ 、 １００ Ｂ
側ではＣＯＭ １００ Ｂの処理に無関係に必要なプロ
セスデータを共有メモリ１１からＭＩＦ １０ Ａ 、
ＤＭＡ ハス３Ａを介してＣＰＵ Ｉ Ａに自由に取
り込むことができる。従って、従来のような相手のＣＯ
Ｍの処理を待ってプロセスデータを取り込む如き入方待
ちがなくなり、高速処理が可能となる。
また、例えば、ＣＯＭ １００ ＡのＰＩＦ ５ Ａあ
るいは制御回路６Ａが故障しても、ＣＰＵ Ｉ ＡはＭ
ＩＦｌｏＡ、ＤＭＡパス３Ａを介してＣＯＭ １００
Ｂ経由で共有メモリ１１に貯えたプロセスデータを取り
込むことができ、処理の信頼性も増す。
るいは制御回路６Ａが故障しても、ＣＰＵ Ｉ ＡはＭ
ＩＦｌｏＡ、ＤＭＡパス３Ａを介してＣＯＭ １００
Ｂ経由で共有メモリ１１に貯えたプロセスデータを取り
込むことができ、処理の信頼性も増す。
以上は、２台のＣＯＭ １００ Ａ 、 １００ Ｂを
用いて構成されるプラント運転制御装置を例にとって説
明したが、実際には、プラント運転制御装置はプロセス
データの共有メモＩＪ １１への書き込み処理に関与す
るもの、しないもの等、第２図に示すように、多数のＣ
０Ｍ１００Ａ、１００Ｂ、１００Ｃ。
用いて構成されるプラント運転制御装置を例にとって説
明したが、実際には、プラント運転制御装置はプロセス
データの共有メモＩＪ １１への書き込み処理に関与す
るもの、しないもの等、第２図に示すように、多数のＣ
０Ｍ１００Ａ、１００Ｂ、１００Ｃ。
１００Ｄ、１００Ｆ・・・・・・で構成される。従って
、このようなプラント運転制御装置においても、図示の
如く１個の共有メモリ１１を設り、プロセスデータを取
９込む必要のあるＣ０Ｍ１００Ａ〜１００Ｅは全て各Ｄ
ＭＡパス３八〜３Ｅを各ＭＩＦ １０ Ａ〜１０Ｅを介
して共有メモリ１１に接続することにより、他のＣＯＭ
の処理に影暢されることなく自由にプロセスデータを自
己のＣＰＵ内に取り込み利用することができる。この場
合、Ｃ０Ｍ１００Ａ、１００Ｂが共有メモリ１１へ店き
込むプロセスデータとＣＯＭ １００ Ｃ、１００Ｄが
共有メモリ１１へ書き込むプロセスデータとは同じもの
でもよいし、捷だ、プラント分割による異なるプロセス
データでもよい。また、プロセス入力装置７は検出器８
０個数に応じて複数台としてもよいことは勿論のことで
ある。更に、ＣＯＭはマイクロプロセッサを用いたもの
でもよいことも勿論である。
、このようなプラント運転制御装置においても、図示の
如く１個の共有メモリ１１を設り、プロセスデータを取
９込む必要のあるＣ０Ｍ１００Ａ〜１００Ｅは全て各Ｄ
ＭＡパス３八〜３Ｅを各ＭＩＦ １０ Ａ〜１０Ｅを介
して共有メモリ１１に接続することにより、他のＣＯＭ
の処理に影暢されることなく自由にプロセスデータを自
己のＣＰＵ内に取り込み利用することができる。この場
合、Ｃ０Ｍ１００Ａ、１００Ｂが共有メモリ１１へ店き
込むプロセスデータとＣＯＭ １００ Ｃ、１００Ｄが
共有メモリ１１へ書き込むプロセスデータとは同じもの
でもよいし、捷だ、プラント分割による異なるプロセス
データでもよい。また、プロセス入力装置７は検出器８
０個数に応じて複数台としてもよいことは勿論のことで
ある。更に、ＣＯＭはマイクロプロセッサを用いたもの
でもよいことも勿論である。
以上のように本発明によれば、高速処理が可能となると
共に、たとえ１台のＣＯＭが故障停止しても、プラント
からのプロセスデータを常に共有メモリ上に保持するこ
とができ、他の正常なＣＯＭはこのプロセスデータを利
用して必要な処理を行なうことができる。従って、パッ
クアゾデも容易になり、故障停止したＣＯＭの処理を他
の正常なＣＯＭで肩代りすることにより、プラントの運
転制御を継続することが可能となり、高速処理と共に信
頼性の高いプラント運転制御装置が得られる。
共に、たとえ１台のＣＯＭが故障停止しても、プラント
からのプロセスデータを常に共有メモリ上に保持するこ
とができ、他の正常なＣＯＭはこのプロセスデータを利
用して必要な処理を行なうことができる。従って、パッ
クアゾデも容易になり、故障停止したＣＯＭの処理を他
の正常なＣＯＭで肩代りすることにより、プラントの運
転制御を継続することが可能となり、高速処理と共に信
頼性の高いプラント運転制御装置が得られる。
【図面の簡単な説明】
第１図は本発明の一実施例を示すプラント運転制御装置
の構成図、第２図は本発明の他の実施例を示すプラント
運転制御装置の構成図である。 ＩＡ〜ＩＥ・・・演算制御架［（ＣＰＵ）、２Ａ〜２Ｅ
・・・主記憶装置、３Ａ〜３Ｅ・・・ＤＭＡパス、４Ａ
〜４Ｅ・・・入出力パス、５Ａ〜５Ｄ・・・プロセス入
力ＤＭＡインタフェース装置（ＰＩＦ ）、６Ａ〜６Ｄ
・・・制御回路、７・・・プロセス入力装置、８・・・
検出器、９・・・プラントプロセス、１０Ａ〜ＩＯＥ・
・・共有メモリインタフェース装置（ＭＩＦ）、１１・
・・共有メモリ、１２Ａ〜１２Ｆ・・・セレクタチャネ
ル装置、１３Ａ〜１３Ｅ・・・補助記憶装置、１４Ａ〜
１４Ｅ・・・周辺装置、１００Ａ〜１００Ｅ・・・ＣＯ
Ｍ 。
の構成図、第２図は本発明の他の実施例を示すプラント
運転制御装置の構成図である。 ＩＡ〜ＩＥ・・・演算制御架［（ＣＰＵ）、２Ａ〜２Ｅ
・・・主記憶装置、３Ａ〜３Ｅ・・・ＤＭＡパス、４Ａ
〜４Ｅ・・・入出力パス、５Ａ〜５Ｄ・・・プロセス入
力ＤＭＡインタフェース装置（ＰＩＦ ）、６Ａ〜６Ｄ
・・・制御回路、７・・・プロセス入力装置、８・・・
検出器、９・・・プラントプロセス、１０Ａ〜ＩＯＥ・
・・共有メモリインタフェース装置（ＭＩＦ）、１１・
・・共有メモリ、１２Ａ〜１２Ｆ・・・セレクタチャネ
ル装置、１３Ａ〜１３Ｅ・・・補助記憶装置、１４Ａ〜
１４Ｅ・・・周辺装置、１００Ａ〜１００Ｅ・・・ＣＯ
Ｍ 。
Claims (1)
- 複数台の制御用計算機を備えて成るプラント運転制御装
置において、プラントからの全プロセスデータを記憶す
る共有メモリを設け、この共有メモリには制御用計算機
の第１のインタフェース装置を介してダイレクトメモリ
アクセスパスヲ接続する一方、このダイレクトメモリア
クセスパスには第２のインタフェース装置を介して共通
のプロセス入力装置から前記プロセスデータを受は入れ
る制御回路を接続することにより、任意の制御用計算機
から前記共有メモリに多重に書き込んだ前記プロセスデ
ータを任意の制御用引算機で自由に利用できるように構
成したことを特徴とするプラント運転制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11862482A JPS599705A (ja) | 1982-07-09 | 1982-07-09 | プラント運転制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11862482A JPS599705A (ja) | 1982-07-09 | 1982-07-09 | プラント運転制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS599705A true JPS599705A (ja) | 1984-01-19 |
Family
ID=14741131
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11862482A Pending JPS599705A (ja) | 1982-07-09 | 1982-07-09 | プラント運転制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS599705A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS615304A (ja) * | 1984-06-19 | 1986-01-11 | Amada Metoretsukusu:Kk | 生産・管理系ネツトワ−クシステム |
| JPS61173307A (ja) * | 1985-01-28 | 1986-08-05 | Toshiba Corp | 分散階層形計算機システム |
| JPS6277609A (ja) * | 1985-10-01 | 1987-04-09 | Fanuc Ltd | モ−タ駆動用デジタルサ−ボ系を有する数値制御装置 |
| JPH03127102A (ja) * | 1989-10-12 | 1991-05-30 | Fuji Xerox Co Ltd | 記録装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5166990A (en) * | 1974-12-04 | 1976-06-10 | Sintokogio Ltd | Keisankinoo gubishita shiikensuseigyosochi |
| JPS5619102A (en) * | 1979-07-24 | 1981-02-23 | Toshiba Corp | Computer system for process control |
| JPS5674701A (en) * | 1979-11-22 | 1981-06-20 | Toshiba Corp | Double system switching decision apparatus of process computer |
| JPS5680702A (en) * | 1979-12-07 | 1981-07-02 | Toshiba Corp | Backup system of sequence controller |
| JPS56153407A (en) * | 1980-04-30 | 1981-11-27 | Toshiba Corp | Sequential control device |
| JPS5790701A (en) * | 1980-11-27 | 1982-06-05 | Yokogawa Hokushin Electric Corp | Backup method of process control computer system |
-
1982
- 1982-07-09 JP JP11862482A patent/JPS599705A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5166990A (en) * | 1974-12-04 | 1976-06-10 | Sintokogio Ltd | Keisankinoo gubishita shiikensuseigyosochi |
| JPS5619102A (en) * | 1979-07-24 | 1981-02-23 | Toshiba Corp | Computer system for process control |
| JPS5674701A (en) * | 1979-11-22 | 1981-06-20 | Toshiba Corp | Double system switching decision apparatus of process computer |
| JPS5680702A (en) * | 1979-12-07 | 1981-07-02 | Toshiba Corp | Backup system of sequence controller |
| JPS56153407A (en) * | 1980-04-30 | 1981-11-27 | Toshiba Corp | Sequential control device |
| JPS5790701A (en) * | 1980-11-27 | 1982-06-05 | Yokogawa Hokushin Electric Corp | Backup method of process control computer system |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS615304A (ja) * | 1984-06-19 | 1986-01-11 | Amada Metoretsukusu:Kk | 生産・管理系ネツトワ−クシステム |
| JPS61173307A (ja) * | 1985-01-28 | 1986-08-05 | Toshiba Corp | 分散階層形計算機システム |
| JPS6277609A (ja) * | 1985-10-01 | 1987-04-09 | Fanuc Ltd | モ−タ駆動用デジタルサ−ボ系を有する数値制御装置 |
| JPH03127102A (ja) * | 1989-10-12 | 1991-05-30 | Fuji Xerox Co Ltd | 記録装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3573855A (en) | Computer memory protection | |
| US5440724A (en) | Central processing unit using dual basic processing units and combined result bus and incorporating means for obtaining access to internal BPU test signals | |
| JPS62214599A (ja) | 半導体記憶装置 | |
| JPS599705A (ja) | プラント運転制御装置 | |
| US5394536A (en) | Stable memory circuit using dual ported VRAM with shift registers in a multiple memory bank setup for high speed data-transfer | |
| US20140355369A1 (en) | Memory operation upon failure of one of two paired memory devices | |
| KR20230082352A (ko) | 복수의 프로세서들 사이에서 데이터를 공유하기 위한 장치 및 방법 | |
| US5515529A (en) | Central processor with duplicate basic processing units employing multiplexed data signals to reduce inter-unit conductor count | |
| CN113535494A (zh) | 一种设备调试的方法及电子设备 | |
| JPS61264445A (ja) | 二重化デ−タ取込み方式 | |
| JPS61195444A (ja) | コンピユ−タシステム | |
| JPH0254362A (ja) | 並列処理コンピュータ | |
| CA1234636A (en) | Method and apparatus for handling interprocessor calls in a multiprocessor system | |
| JPH02212952A (ja) | メモリアクセス制御方式 | |
| SU951406A1 (ru) | Запоминающее устройство с самоконтролем | |
| SU798834A1 (ru) | Устройство дл управлени резерви-РОВАНиЕМ иНфОРМАции B ВычиСлиТЕль-НыХ КОМплЕКСАХ | |
| JP2008242592A (ja) | メモリ監視回路、情報処理装置、及びメモリ監視方法 | |
| JPS59121455A (ja) | プレフイクシング方式 | |
| JPS5927163B2 (ja) | 保護継電装置の点検方式 | |
| JPS6231386B2 (ja) | ||
| JPH0390946A (ja) | 記憶装置 | |
| JPS5963938A (ja) | 発電プラント監視制御設備 | |
| JPS60252971A (ja) | 記憶装置アクセス制御方式 | |
| JPS60189046A (ja) | メモリ保護方式 | |
| JPS63231641A (ja) | 情報処理装置の障害情報格納方式 |