JPS61210468A - 共有メモリの電源供給方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明は共有メモリの電源供給方式に関し、特に共有メ
モリによるマルチプロセッサシステムにおける電源装置
の障害によりシステムの機能を停止させることなく、作
動せしめる共有メモリの電源供給方式に関するものであ
る。

（従来の技術） 従来の共有メモリの電源供給方式においては第１のデー
タ処理装置に実装される第１の共有メモリ部を第１のデ
ータ処理装置から制御される部分と第１および第２のデ
ータ処理装置から共通にアクセスされるメモリ部を電源
供給上分離していないため、第１のデータ処理装置の電
源装置の機能が停止し、出力電源の供給が不可能となっ
た場合、第１の共有メモリ部は機能を果すことができな
くなり、第２のデータ処理装置から制御される部分、及
び共通にアクセスさするメモリ部も機能を失い、第２の
データ処理装置自身は機能を失っていないにもかかわら
ず共有メモリをアクセスすることができず、システムの
機能の一部を失うか、最悪の場合システムダウンとなる
欠点がありた。

また従来の共有メモリの電源供給方式は第１の共有メモ
リ部のメモリ部分及び第２のデータ処理装置からアクセ
スされる部分の物理構造を他の部分から分離し別箇体に
実装するもの本あるが別箇体を設けるために価格的に高
くなる欠点があった。

（発明の目的） 本発明の目的は従来の共有メモリの電源供給方式の欠点
を除去すると共にマルチプロセッサシステムの共有のメ
モリ部を搭載した第１の共有メモリ部を実装した第１の
データ処理装置の電源装置の障害により第１のデータ処
理装置の機能が停止した場合も、メモリ部の電源を第３
の電源装置から供給することにより、機能を停止するこ
となく、第２のデータ処理装置から共有メモリをアクセ
スすることを可能とし、マルチプロセッサシステムをノ
ンストップ化しシステムとしての信頼性を高める共有メ
モリの電源供給方式を提供することにある。

（発明の構成） 本発明によれば、主記憶、中央処理装置周辺制御部等か
ら構成される第１のデータ処理装置と、第１のデータ処
理装置と同様構成を本つ第２のデータ処理装置と、第１
および、第２のデータ処理装置間で共通に使用さする共
有メモリとからなるマルチプロセッサシステムにおける
共有メモリの電源供給方式において、第１のデータ処理
装置に含まれる第１の共有メモリ部を第１のデータ処理
装置から制御される部分と、第１および第２のデータ処
理装置から共通に制御される部分とに分け、第１のデー
タ処理装置から制御される部分は第１のデータ処理装置
の第１の電源装置から受電され、第２のデータ処理装置
に含ｔｎる第２の共有メモリ部は！２のデータ処理装置
の第２の電源装置から受電さル、第１のデータ処理装置
に含まれる第１の共有メモリ部の共通に制御される部分
は、第３の電源装置から受電できる手段と、第３の電源
装置は第１のデータ処理装置の第１の電源装置がもつ交
流電源の分配出力、または、第２のデータ処理装置の第
２の電源装置がもつ交流電源の分配出力のいづれかを受
電できる切替手段をもち、第１のデータ処理装置の第１
の電源装置の障害により第１のデータ処理装置の機能が
停止した場合も、第１のデータ処理装置に含まれる第１
の共有メモリ部の第１および、第２のデータ処理装置か
ら共通に制御される部分は機能を停止することなく第２
のデータ処理装置からアクセスすることを可能としたこ
とを特徴とする、共有メモリの電源供給方式が得らｎる
。

（実施例） 次に本発明の実施例について図面を参照して説明する。

第１図は本発明の一実施例を示す。第１図において、本
発明の一実施例は比較的小形のコンビエータやミニコン
ビエータ等により構成される第１のデータ処理装置１０
０と、第２のデータ処理装置２００とからなるマルチプ
ロセッサシステムに対する共有メモ１Ｊ１３，２３の電
源供給方式において、第１のデータ処理装ｆｔ１ｏＯＫ
含ま几る第１の共有メモリ部１３を第１のデータ処理装
置１００から制御される部分１３ａ　と、第１および第
２のデータ処理装置２００から共通に制御されるデュア
ルポート部分１３３及びメモリ部１３４を有する部分１
３ｂとに分離し、共通に制御される部分１３ｂには第１
および第２のデータ処理装置の電源装置１００，２００
以外の＠３の電源装置３００から受電できる手段をもち
、第３の電源装置３００は第１および第２のデータ処理
装置の夫々の第１および第２の電源装置１５．２５が分
配出力する交流電源を切替えて入力する手段をもち、分
配出力される交流電源が断たれた場合、第１のデータ処
理装置１００および第２のデータ処理装＋１２００から
アクセスすることを可能としシステムを構成する。

第１および第２のデータ処理装置にはプロセッサ（ＣＰ
Ｕ）１１，１２　　と、このＣＰＵＩＩ、１２に情報転
送路（パス）１６．２６を介して接続されているメモリ
１２，２２および周辺制御部１４．２４とを有し、電源
装置１５．２５は直流電源の供給路１７　、２７を介し
て各部に接続さｎている。

第１のデータ処理装置の第１の共有メモリ部１３と第２
のデータ処理装置の第２の共有メモリ部２３とは共有メ
モリ部間の情報伝達路としてケーブル１８が設けられて
いる。電源装置１５．２５は直流電源を出力する他に装
置内に必要とする交流電源を配出力する手段１９．２９
をもっている。

第１の共有メモリ部１３は第１のデータ処理装置から制
御されるバスインタフェース回路１３１および制御回路
１３２と、第１．第２のデータ処理装置から共通にアク
セスされる部分デュアルポート制御回路１３３およびメ
モリ部１３４とから構成されている。

共有メモリ、及び各ユニットはプリント基板１枚の上に
集積回路等の部品を搭載した形状（パッケージ組立と云
う）、又はこのパッケージ組立を２段重ねにした構造で
できている。各ユニットへの直流電源の供給は電源装置
から直流電源供給路１７．２７で行わｎる。

第１の共有メモリ部への直流電源の供給は第２の共有メ
モリ部への給電と異っているが、パスインタフェース回
路１３１及び制御回路１３２とデュアルポート制御回路
１３３及びメモリ部１３４とに電源受電範囲が分離され
ている。バスインタフェース回路１３１及び制御回路１
３２は電源装置１５から直流電源供給路１７を経由して
供給され、デュアルポート制御回路１３３及びメモリ部
１３４には、第３の電源装置３００から直流電源供給路
３３を通して給電さ几る。

第３の電源装置３００は直流電源を出力する電源３１・
と交流入力を切替える切替回路３２から構成されており
、物理的に第１のデータ処理装置１００の筐体内に実装
されている。

第３の電源装置３００の交流入力は第１のデータ処理装
置１００の電源装置１５の交流電源分配出力電源１９と
第２のデータ処理装置の電源装置２５の交流電源分配出
力電源２９を入力としている。

本実施例は１ｇ２図に示すように各部分が物理的ブロッ
クで示すように構成されている。

第３図は第１の共有メモリ部の実現例を物理的に表わす
。第３図において、この第１の共有メモリ部１３はプリ
ント基板３１及びプリント基板３２の上ζζＩＣ等の部
品を搭載し、機能を果すための論理が構成てれている。

プリント基板３２はプリント基板３１の物理的空間の拡
張のためコネクタ３３を介してプリント基板３１の上部
にｗｒ賊される。このプリント基板３２にはメモリ部を
有する。なお、第３図ではプリント基板内の電源供給方
法を表わすためにプリント基板、ＩＣ等の部品間の形状
は無視して表わしている。プリント基板３１は表、裏に
信号接続の丸めのパターンがあり、内層に直流電源のパ
ターン３６で、＋５ｖのパターン３６ａとそのリターン
のパターン３６ｂとがある。この内層から各ＩＣ等の部
品に電源が供給される。この内層の電源パターン３６に
はプリント基板の上部に設けた端子３４を通して供給さ
れる。プリント基板３１の内層は＋５ｖのパターン３６
＆がＡ点３５で分離されておりＡ点３５から左側のエリ
アの電源は電源装置１５から供給され、Ａ点３５から右
側のエリア及びプリント基板３２の電源は第３の電源装
置３０Ｇから供給さ几る。

再び第１図を参照して本発明の一実施例の動作を説明す
る。

正常時、第３の電源装［３００の交流入力は切替回路３
２より第１のデータ処理装置１００の電源装置１５から
の交流分配出力電源１９を入力している。交流入力の異
常時、即ち交流分配出力電源１９が断すると切替回路３
２は第２のデータ処理装置２００の交流分配出力２９を
入力するように切替える。このことで、第１のデータ処
理装置１００の交流入力電源が異常時にも第３の電源装
置３００により共有メモリのメモリ部１３４は機能を継
続することができる。

次に第１のデータ処理装置１００の電源装置１５が故障
して、出力の直流電源が断したとき、第１のデータ処理
装置１００の機能は停止するが第１のデータ処理装置１
００の筐体に実装さｎている第１の共有メモリ部１３の
デュアルポート制御部１３３及びメモリ部１３４には、
第３の電源装置３００から直流電源が直流電源供給路３
３により供給さｎており、メモリの記憶内容が消滅する
ことはなく、かつデュアルポート制御部の機能が正常に
動作することができるので第２のデータ処理装置２００
から第２の共有メモリ部２３を介してデュアルポート制
御回路１３３、メモリ部１３４をアクセスすることがで
きる。

（発明の効果） 以上説明したように本発明はミニコンビエータ等の比較
的小形コンビエータで低価格のマルチプロセッサシステ
ムを共有メモリにより構成したシステムにおいて共有メ
モリのメモリ部を〔対する電源供給を分離することＫよ
りメモリ部を搭載した側のデータ処理装置の電源装置が
故障してデータ処理装置の機能を停止しても、共有メモ
リのメモリ部には電源を供給し、他の片系のデータ処理
装置から共有メモリをアクセスすることを可能としマル
チプロセッサとして機能を停止することなくシステムと
しての信頼性を高める効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例によるマルチプロセッサシス
テムにおける共有メモリへの電源の供給方式を示すブロ
ック図、第２図は本発明の一実施例における物理的実装
例を示す図、第３図は本実施例における第１の共有メモ
リのプリント基板を示す図である。 １００・・・・・・第１のデータ処理装置、２００・・
・・・・第２のデータ処理装置、３００・・・・・・第
３の電源装置、１１．２１・・・・・、ＣＰＵ、１２．
２２・・・・・・メモリ、１３・・・・・・第１の共有
メモリ部、２３・・・・・・第２の共有メモリ部、１４
，２４・・・・・・周辺制御部、１５．２５・・・・・
・電源装置、１６，２６・・・・・・情報転送路、１７
゜２７・・・・・・直流電源供給路、１８・・・・・・
第１の共有メモリ部と第２の共有メモリ部との間の情報
転送路、１９．２９・・・・・・電源装置からの交流電
源の分配出力、３１・・・・・・第３の電源装置の電源
、３２・・・・・・交流電源入力の切替回路、３３・・
・・・・第３の電源装置からの直流電源出力、１３１，
２３１・・・・・・共有メモ９　Ｋおけるバスインタフ
ェース回路、１３２，２３２・・・・・・同制御回路、
１３３・・・・・・第１の共有メモリ部に内蔵されてい
るデュアルポート制御回路、１３４・・・・・・第１の
共有メモリ部に内蔵されているメモリ部。 代理人　弁理士　　内　原　　　音 第　／Ｉ！１

Claims (1)

【特許請求の範囲】
1. 主記憶、中央処理装置、周辺制御部等から構成される第
   １のデータ処理装置と、第１のデータ処理装置と同様構
   成をもつ第２のデータ処理装置と、第１および第２のデ
   ータ処理装置間で共通に使用される共有メモリとからな
   るマルチプロセッサシステムにおける共有メモリの電源
   供給方式において、第１のデータ処理装置に含まれる第
   １の共有メモリ部を第１のデータ処理装置から制御され
   る部分と、第１および第２のデータ処理装置から共通に
   制御される部分とに分け、第１のデータ処理装置から制
   御される部分は第１のデータ処理装置の第１の電源装置
   から受電され、第２のデータ処理装置に含まれる第２の
   共有メモリ部は第２のデータ処理装置の第２の電源装置
   から受電され、第１のデータ処理装置に含まれる、第１
   の共有メモリ部の共通に制御される部分は、第３の電源
   装置から受電できる手段と、第３の電源装置は第１のデ
   ータ処理装置の第１の電源装置がもつ交流電源の分配出
   力、または、第２のデータ処理装置の第２の電源装置が
   もつ交流電源の分配出力のいづれから受電できる切替手
   段をもち、第１のデータ処理装置の第１の電源装置の障
   害により第１のデータ処理装置の機能が停止した場合も
   、第１のデータ処理装置に含まれる第１の共有メモリ部
   の第１および、第２のデータ処理装置から共通に制御さ
   れる部分は機能を停止することなく、第２のデータ処理
   装置からアクセスすることを可能としたことを特徴とす
   る、共有メモリの電源供給方式。