JPH1198382A - 同期分離回路 - Google Patents

同期分離回路

Info

Publication number
JPH1198382A
JPH1198382A JP9252005A JP25200597A JPH1198382A JP H1198382 A JPH1198382 A JP H1198382A JP 9252005 A JP9252005 A JP 9252005A JP 25200597 A JP25200597 A JP 25200597A JP H1198382 A JPH1198382 A JP H1198382A
Authority
JP
Japan
Prior art keywords
level
video signal
counter
signal
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9252005A
Other languages
English (en)
Inventor
Yutaka Yamagata
裕 山形
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP9252005A priority Critical patent/JPH1198382A/ja
Priority to US09/153,353 priority patent/US6259485B1/en
Priority to DE69834696T priority patent/DE69834696T2/de
Priority to EP98307524A priority patent/EP0903936B1/en
Publication of JPH1198382A publication Critical patent/JPH1198382A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/04Synchronising
    • H04N5/08Separation of synchronising signals from picture signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Synchronizing For Television (AREA)
  • Television Signal Processing For Recording (AREA)
  • Picture Signal Circuits (AREA)

Abstract

(57)【要約】 【課題】 ノイズの影響を受けずに、ディジタル映像信
号から同期信号を確実に抽出できる同期信号分離回路を
提供する。 【解決手段】カウンタ3にレベルをプリセットしてお
く。レベル検出回路5でカウンタ3に保持されているレ
ベルと、現在の映像信号の最小値とを比較する。現在の
映像信号の最小値の方がカウンタ3のレベルより小さい
ときには、中間値算出回路6で、それまでのカウンタ3
の値と現在の映像信号の最小値との中間値を求め、これ
によりに、カウンタ3をプリセットしてレベルを更新す
る。これにより、カウンタ3の値がシンクチップレベル
に漸近する。スライス回路2により、カウンタ3の値を
基にして形成されたスライスレベルで映像信号をスライ
スして同期信号を抽出する。更に、マスク信号発生回路
9により、レベルの更新を所定期間行ってから一定時間
レベルの更新を禁止して、映像期間のノイズの影響を受
けないようにする。また、カウンタ3を増加させてレベ
ルを一定の割合で増加させていき、サグの影響を受けな
いようにする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、映像信号の同期
信号を抜き出す同期分離回路に関するもので、特に、デ
ィジタル化された映像信号から同期信号を取り出すもの
に係わる。
【0002】
【従来の技術】従来の同期分離回路は、図3に示すよう
に、映像信号をクランプして、このクランプされた映像
信号を所定レベルでスライスして、同期信号を振幅分離
する構成とされている(例えば、特開平6−25317
0号公報)。
【0003】すなわち、図3において、入力端子51に
映像信号が供給される。この入力端子51からの映像信
号は、クランプ回路52に供給される。クランプ回路5
2で、映像信号の例えばシンクチップレベルが一定とな
るようにクランプされる。このクランプ回路52の出力
がスライス回路53に供給される。スライス回路53に
は、映像信号のシンクチップレベルより僅かに高いレベ
ルがスライスレベルthとして設定されている。スライ
ス回路53で、映像信号のレベルとスライスレベルth
とが比較される。
【0004】入力された映像信号が映像期間にあるとき
には、クランプ回路52の出力レベルはスレショルドレ
ベルthより高くなっている。同期信号の期間になる
と、クランプ回路52の出力レベルがスレショルドレベ
ルthより低くなる。これにより、入力された映像信号
から同期信号を抽出できる。スライス回路53から出力
される同期信号は、出力端子54から取り出される。
【0005】
【発明が解決しようとする課題】近年、セットの小型、
軽量化、低コスト化を図るために、映像信号処理回路が
ディジタル化され、集積回路上に配置されている。そし
て、映像信号を直接ディジタル化し、このディジタル映
像信号から同期信号を分離するものが考えられている。
【0006】上述のように、アナログの映像信号から同
期信号を抽出する場合には、映像信号のシンクチップレ
ベルをクランプして、シンクチップレベルより僅かに大
きいスライスレベルでスライスすることで、同期信号が
分離できる。ところが、クランプされていない映像信号
を直接ディジタル化して処理した場合には、シンクチッ
プレベルが変動するため、同期信号を正確に抽出するこ
とが困難である。
【0007】そこで、図4Aに示すように、例えば、映
像信号の最小値S1を検出し、この映像信号の最小値S
1に基づいて形成されたスライスレベルと映像信号とを
比較して、同期信号を抽出することが考えられる。同期
信号のシンクチップレベルは映像信号の最小値となるの
で、このように映像信号の最小値を検出してスライスレ
ベルを形成すれば、同期信号のシンクチップレベルより
僅かに大きいレベルにスライスレベルを設定することが
でき、これにより、同期信号を抽出することができる。
【0008】ところが、図4Bに示すように、特に電界
の弱い所での受信信号やダビングを繰り返したテープの
再生信号では、映像信号中に低レベルまで垂れ下がるノ
イズNが発生していることがある。映像信号の最小値S
2に基づいてスライスレベルを形成すること、このよう
に低く垂れ下がるノイズNの影響により、スラスレベル
がシンクチップレベル以下となり、映像信号から同期信
号を抽出できなくなるという問題が生じる。
【0009】したがって、この発明の目的は、ノイズの
影響を受けずに、ディジタル映像信号から同期信号を確
実に抽出できる同期信号分離回路を提供することにあ
る。
【0010】
【課題を解決するための手段】請求項1に係わる発明
は、シンクチップレベルに基づくレベルを保持する保持
手段と、保持手段に保持されているスライスレベルと、
現在の映像信号の最小値とを比較し、現在の映像信号の
最小値が保持手段に保持されているレベルより小さいと
きに検出信号を出力する検出手段と、検出手段により現
在の映像信号の最小値が保持手段に保持されているレベ
ルより小さいときに、現在の映像信号の最小値に基づい
て保持手段のレベルを更新する更新手段と、保持手段の
レベルに基づいてスライスレベルを設定して映像信号を
スライスして同期信号を抽出するスライス手段とを備
え、更新手段によりスライスレベルを映像信号のシンク
チップレベルに徐々に漸近させていくようにしたことを
特徴とする同期分離回路である。
【0011】請求項2に係わる発明では、更新手段は、
保持手段に保持されていたレベルと、現在の映像信号の
最小値との中間値により保持手段のレベルを更新するよ
うにしている。
【0012】請求項3に係わる発明では、更に、保持手
段のレベルの更新を所定期間行ってから一定時間保持手
段のレベルの更新を禁止するマスク手段を設けるように
している。
【0013】請求項4に係わる発明では、更に、保持手
段に保持されるレベルを一定の割合で増加させていくレ
ベルアップ手段を設けるようにしている。
【0014】シンクチップレベルとして保持されている
値と、現在の映像信号の最小値とが比較され、現時点の
映像信号の方が保持されているレベルより小さいことが
検出されると、それまでの保持されていたレベルとその
ときの映像信号の最小値との中間値により、新たなレベ
ルに更新される。これら一連の動作により、保持されて
いたレベルが実際の映像信号のシンクチップレベルに漸
近し、このレベルに基づいてスライスレベルを設定して
映像信号をスライスすることにより、同期信号を確実に
検出できる。
【0015】そして、保持されているレベルの更新を所
定期間行ってから一定時間レベルの更新を禁止すること
により、映像期間でのノイズの影響が除去される。
【0016】また、保持されているレベルを一定の割合
で増加させていくことにより、サグにより信号レベルが
シンクチップレベル以下まで下がっても、保持されてい
るレベルがシンクチップレベルに漸近していく。
【0017】
【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照して説明する。図1は、この発明が適用
された同期分離回路の一例を示すものである。図1にお
いて、入力端子1にディジタル映像信号が供給される。
この入力端子1からのディジタル映像信号は、スライス
回路2に供給される。
【0018】スライス回路2はコンパレータであり、入
力映像信号の信号レベルと映像信号のシンクチップレベ
ルより僅かに大きいスライスレベルとを比較して、同期
信号を抽出するものである。この例では、入力映像信号
レベルと比較するスライスレベルとして、プリセット機
能付きアップカウンタ3の出力が用いられる。
【0019】後に説明するように、このプリセット機能
付きアップカウンタ3の値は、映像信号レベルのシンク
チップレベルに漸近していく。このアップカウンタ3の
値にオフセットを付加することで、シンクチップレベル
より僅かに大きいスライスレベルが設定される。映像区
間では、入力映像信号レベルの方がアップカウンタ3の
値より大きくなり、同期信号のシンクチップレベルにな
ると、入力映像信号レベルの方がアップカウンタ3の値
より小さくなる。これにより、スライス回路2の出力か
ら同期信号が抽出される。このようにして抽出された同
期信号は、出力端子4から出力される。
【0020】このように、アップカウンタ3の値を、映
像信号レベルのシンクチップレベルに漸近させていくた
めに、レベル検出回路5、中間値算出回路6、ANDゲ
ート7、カウントイネーブルパルス発生回路8、マスク
信号発生回路9が設けられる。
【0021】すなわち、入力端子1からのディジタル映
像信号は、レベル検出回路5に供給されると共に、中間
値算出回路6に供給される。レベル検出回路5及び中間
値算出回路6には、アップカウンタ3の値が供給され
る。
【0022】レベル検出回路5は、アップカウンタ3の
値と入力映像信号とのレベルを比較し、入力映像信号レ
ベルの値の方が小さい場合に、検出信号を出力する。例
えば、同期信号のシンクチップレベルでは、入力映像信
号レベルが方がアップカウンタ3の値より低くなり、レ
ベル検出回路5から検出出力が得られる。このレベル検
出回路5の出力は、ANDゲート7に供給されると共
に、カウントイネーブルパルス発生回路8及びマスク信
号発生回路9に供給される。
【0023】マスク信号発生回路9は、レベル検出回路
5により映像信号の方がレベルが低いことが検出される
と、所定の期間後に、一定期間ローレベルのマスク信号
を発生する。このマスク信号は、映像信号中に低レベル
まで下がるノイズが発生していた場合に、このノイズを
マスクするためのものである。このマスク信号がAND
ゲート7に供給される。
【0024】中間値算出回路6は、アップカウンタ3の
値と、入力映像信号レベルとの中間値を求める。この中
間値は、プリセット値としてアップカウンタ3に与えら
れる。
【0025】レベル検出回路5の出力からは、入力映像
信号レベルの方がアップカウンタ3の値より低い場合
に、検出信号が出力される。このとき、マスク信号発生
回路9の出力がハイレベルなら、ANDゲート7からプ
リセットパルスが発生される。ANDゲート7からプリ
セットパルスが発生されると、中間値算出回路6の値が
アップカウンタ3にプリセットされる。
【0026】例えば、同期信号のシンクチップレベルで
は、入力映像信号レベルが方がアップカウンタ3の値よ
り低くなり、レベル検出回路5から検出出力が得られ
る。同期信号の期間では、マスク信号発生回路9の出力
がハイレベルになっているため、ANDゲート7からプ
リセットパルスが発生される。これにより、中間値算出
回路6の値がアップカウンタ3にプリセットされる。こ
のときの中間値算出回路6の値は、それまでのアップカ
ウンタ3の値と、同期信号のシンクチップレベルとの中
間値となる。したがって、アップカウンタ3の値は、同
期信号のシンクチップレベルに漸近していく。
【0027】そして、レベル検出回路5の出力から、映
像信号の入力映像信号レベルが方がアップカウンタ3の
値より低くなることが検出されると、所定期間の後、マ
スク信号発生回路9からのマスク信号が一定期間ローレ
ベルとなる。このマスク信号により、次の水平期間の映
像期間中に発生する低レベルのノイズがマスクされる。
【0028】また、レベル検出回路5の出力から、入力
映像信号レベルがアップカウンタ3の値より低くなるこ
とが検出されると、所定期間後に、カウントイネーブル
パルス発生回路8からカウントイネーブルパルスが発生
される。このカウントイネーブルパルスがアップカウン
タ3に与えられると、アップカウンタ3がアップカウン
トされる。このように、アップカウンタ3はアップカウ
ントされていくため、サグ等が発生した場合にも、アッ
プカウンタ3の値がシンクチップレベルとなるように追
従していく。
【0029】図2は、この同期検出回路の各部の動作を
示すものである。図1における入力端子1に、図2Aに
示すような映像信号VIDEOが与えられたとする。こ
の映像信号中には、映像期間中に、低レベルまで垂れ下
がるノイズN1があり、同期信号中に、低レベルまで垂
れ下がるノイズN2がある。
【0030】図2Aにおいて、CNTはアップカウンタ
3の値を示す。上述のように、アップカウンタ3の値C
NTは、映像信号VIDEOの同期信号のシンクチップ
レベルに漸近していく。
【0031】時点t0 では、映像信号VIDEOはアッ
プカウンタ3の値CNTより大きいため、レベル検出回
路5の出力から検出出力が出力されない。
【0032】同期信号期間となる時点t1 で、映像信号
VIDEOがアップカウンタ3の値CNTより小さくな
る。このため、レベル検出回路5から検出出力が現れ、
図2Bに示すように、ANDゲート7からプリセットパ
ルスPRSETが発生される。
【0033】このプリセットパルスPRSETにより、
中間値算出回路6の値がアップカウンタ3にプリセット
される。これにより、図2Aに示すように、アップカウ
ンタ3の値が下がり、映像信号VIDEOのシンクチッ
プレベルに近づく。
【0034】そして、図2Cに示すように、時点t2
ら時点t4 の期間Tmaskで、マスク信号発生回路9の出
力がローレベルとなる。また、図2Dに示すように、時
点t3 でカウントイネーブルパルスENが発生される。
このカウントイネーブルパルスにより、図2Aに示すよ
うに、アップカウンタ3の値CNTがアップカウントさ
れる。
【0035】映像期間中には、低レベルまで垂れ下がる
ノイズN1があるが、ノイズN1が発生している期間で
は、図2Cに示すように、マスク信号発生回路9の出力
がローレベルとなっている。このため、このようなノイ
ズN1の影響を受けない。
【0036】同期信号期間に近づいて、時点t4 に達す
ると、図2Cに示すように、マスク信号発生回路9の出
力がハイレベルとなる。そして、同期信号期間となる時
点t5 で、映像信号VIDEOがアップカウンタ3の値
CNTより小さくなる。
【0037】映像信号VIDEOがアップカウンタ3の
値CNTより小さくなると、レベル検出回路5から検出
出力が現れ、図2Bに示すように、ANDゲート7から
プリセットパルスPRSETが発生される。このプリセ
ットパルスPRSETにより、中間値算出回路6の値が
アップカウンタ3にプリセットされる。
【0038】そして、図2Cに示すように、時点t6
ら時点t8 の期間Tmaskで、マスク信号発生回路9の出
力がローレベルとなる。また、図2Dに示すように、時
点t7 でカウントイネーブルパルスENが発生される。
このカウントイネーブルパルスにより、図2Aに示すよ
うに、アップカウンタ3の値CNTがアップカウントさ
れる。
【0039】同期信号期間の時点t5 には、ノイズN2
が発生しているため、アップカウンタ3の値CNTは、
それまでのアップカウンタ3の値とノイズN2のレベル
との中間値でプリセットされる。このとき、アップカウ
ンタ3の値CNTは、シンクチップレベル以下になる可
能性がある。しかしながら、時点t7 でアップカウンタ
3の値CNTがアップカウントされるため、アップカウ
ンタ3の値CNTの値がたとえシンクチップレベル以下
まで下がっても、その後、シンクチップレベルに漸近し
ていく。
【0040】このように、プリセット機能付きアップカ
ウンタ3の値は、映像期間中のノイズN1や、同期信号
期間中のノイズN2に係わらず、シンクチップレベルに
漸近していく。スライス回路2では、このシンクチップ
レベルに漸近するアップカウンタ3の値に基づいて設定
されたスライスレベルと、入力映像信号とが比較され
て、同期信号が抽出される。これにより、図2Eに示す
ように、ノイズの影響を受けずに、正確に同期信号SY
NCを抽出することができる。
【0041】なお、このようにして検出されたシンクチ
ッスレベルは、同期信号の抽出ばかりでなく、クランプ
レベルの規準として用いることができる。
【0042】
【発明の効果】この発明によれば、シンクチップレベル
として保持されている値と、現在の映像信号の最小値と
が比較され、現時点の映像信号の方が保持されているレ
ベルより小さいことが検出されると、それまで保持され
ていたレベルとそのときの映像信号の最小値との中間値
により、新たなレベルに更新される。これら一連の動作
により、保持されていたレベルが映像信号のシンクチッ
プレベルに漸近され、このシンクチップレベルに基づい
て設定されたスライスレベルを用いて映像信号をスライ
スすることにより、同期信号を確実に検出できる。
【0043】そして、保持されているレベルの更新を所
定期間行ってから一定時間レベルの更新を禁止すること
により、映像期間でのノイズの影響が除去される。ま
た、保持されているレベルを一定の割合で増加させてい
くことにより、サグによりスライスレベルがシンクチッ
プレベル以下まで下がっても、保持されているレベルが
シンクチップレベルに漸近していく。
【0044】このように、この発明によれば、実際の映
像信号のシンクチップレベルを検出することかできるの
で、ノイズの影響を受けずに、ディジタル映像信号から
同期信号を確実に抽出することができる。また、このよ
うにして検出されたシンクチップレベルは、同期信号の
抽出ばかりでなく、クランプの規準として値いることが
できる。
【図面の簡単な説明】
【図1】この発明が適用された同期分離回路の一例のブ
ロック図である。
【図2】この発明が適用された同期分離回路の一例の説
明に用いるタイミング図である。
【図3】従来の同期分離回路の一例の説明に用いるブロ
ック図である。
【図4】従来の同期分離回路の一例の説明に用いる波形
図である。
【符号の説明】
2・・・スライス回路,3・・・プリセット機能付きア
ップカウンタ,5・・・レベル検出回路,6・・・中間
値算出回路,8・・・カウントイネーブル信号発生回
路,9・・・マスク信号発生回路

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 シンクチップレベルに基づくレベルを保
    持する保持手段と、 上記保持手段に保持されているレベルと、現在の映像信
    号の最小値とを比較し、上記現在の映像信号の最小値が
    上記保持手段に保持されているレベルより小さいときに
    検出信号を出力する検出手段と、 上記検出手段により上記現在の映像信号の最小値が上記
    保持手段に保持されているレベルより小さいときに、上
    記現在の映像信号の最小値に基づいて上記保持手段のレ
    ベルを更新する更新手段と、 上記保持手段のレベルに基づいてスライスレベルを設定
    して上記映像信号をスライスして同期信号を抽出するス
    ライス手段とを備え、 上記更新手段により上記保持手段のレベルを上記映像信
    号のシンクチップレベルに徐々に漸近させていくように
    したことを特徴とする同期分離回路。
  2. 【請求項2】 上記更新手段は、上記保持手段に保持さ
    れていたレベルと、上記現在の映像信号の最小値との中
    間値により上記保持手段のレベルを更新するようにした
    請求項1記載の同期分離回路。
  3. 【請求項3】 更に、上記保持手段のレベルの更新を所
    定期間行ってから一定時間上記保持手段のレベルの更新
    を禁止するマスク手段を設けるようにした請求項1に記
    載の同期分離回路。
  4. 【請求項4】 更に、上記保持手段に保持されるレベル
    を一定の割合で増加させていくレベルアップ手段を設け
    るようにした請求項1に記載の同期分離回路。
JP9252005A 1997-09-17 1997-09-17 同期分離回路 Pending JPH1198382A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP9252005A JPH1198382A (ja) 1997-09-17 1997-09-17 同期分離回路
US09/153,353 US6259485B1 (en) 1997-09-17 1998-09-15 Sync separating circuit
DE69834696T DE69834696T2 (de) 1997-09-17 1998-09-16 Synchronisationssignal-Abtrennschaltung
EP98307524A EP0903936B1 (en) 1997-09-17 1998-09-16 Sync separating circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9252005A JPH1198382A (ja) 1997-09-17 1997-09-17 同期分離回路

Publications (1)

Publication Number Publication Date
JPH1198382A true JPH1198382A (ja) 1999-04-09

Family

ID=17231249

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9252005A Pending JPH1198382A (ja) 1997-09-17 1997-09-17 同期分離回路

Country Status (4)

Country Link
US (1) US6259485B1 (ja)
EP (1) EP0903936B1 (ja)
JP (1) JPH1198382A (ja)
DE (1) DE69834696T2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6882360B2 (en) * 2001-09-05 2005-04-19 General Instrument Corporation Method and apparatus for determining a level of a video signal
JP2007288260A (ja) * 2006-04-12 2007-11-01 Matsushita Electric Ind Co Ltd Vbiデータスライス回路
JP5237606B2 (ja) * 2007-10-10 2013-07-17 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 同期分離回路
TW200945909A (en) * 2008-04-22 2009-11-01 Novatek Microelectronics Corp Synchronization signal extraction device and related method
TWI419571B (zh) * 2009-07-03 2013-12-11 Acer Inc Effective display cycle judgment device and its judgment method, resolution judgment system and judgment method thereof

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4185299A (en) * 1978-08-18 1980-01-22 Rca Corporation Synchronization signal separator circuit
JPS5672581A (en) * 1979-11-16 1981-06-16 Matsushita Electric Ind Co Ltd Synchronizing signal separator
US4357629A (en) * 1980-12-29 1982-11-02 Motorola, Inc. Sync separator with variable bias control
JPS5892187A (ja) * 1981-11-27 1983-06-01 Pioneer Video Corp 同期分離回路
US4691248A (en) * 1983-07-14 1987-09-01 Victor Company Of Japan Synchronized signal separating circuit for a recording and reproducing apparatus
US4616270A (en) * 1983-07-14 1986-10-07 Victor Company Of Japan, Ltd. Synchronizing signal separating circuit for a recording and reproducing apparatus
US4707740A (en) * 1986-04-11 1987-11-17 Harris Corporation Sync detector having noise adjusted slice level
US4723165A (en) * 1986-11-26 1988-02-02 Zenith Electronics Corporation AC coupled sync separator system with filter DC feedback
DE4127120A1 (de) 1991-08-16 1993-02-18 Thomson Brandt Gmbh Verfahren und einrichtung zur abtrennung des synchronisationssignals aus einem bildsignal
US5754250A (en) * 1992-02-18 1998-05-19 Cooper; J. Carl Synchronizing signal separating apparatus and method
US5404172A (en) 1992-03-02 1995-04-04 Eeg Enterprises, Inc. Video signal data and composite synchronization extraction circuit for on-screen display
JPH06253170A (ja) 1993-02-26 1994-09-09 Sony Corp ビデオ信号処理回路
US5528303A (en) * 1993-11-01 1996-06-18 Elantec, Inc. Synchronizing signal active filter and method
US5486867A (en) 1993-11-30 1996-01-23 Raytheon Company High resolution digital phase detector
KR0155615B1 (ko) * 1995-07-27 1998-11-16 문정환 영상출력장치의 동기신호분리회로
CA2157986A1 (en) * 1995-09-11 1997-03-12 Gennum Corporation Sync separator and video signal detector circuits

Also Published As

Publication number Publication date
DE69834696D1 (de) 2006-07-06
EP0903936A2 (en) 1999-03-24
EP0903936B1 (en) 2006-05-31
US6259485B1 (en) 2001-07-10
DE69834696T2 (de) 2007-05-03
EP0903936A3 (en) 2000-10-18

Similar Documents

Publication Publication Date Title
JPH1198382A (ja) 同期分離回路
US7176979B2 (en) Synchronization pulse detection circuit
JP3788253B2 (ja) データスライス回路
ATE98825T1 (de) Verfahren zum einstellen elektronischer schaltungen.
CA2313979A1 (en) Synchronizing apparatus for a compressed audio/video signal receiver
KR100789682B1 (ko) 동기 검출기
JPH01314483A (ja) テレビジョン信号受信装置
JP2963915B2 (ja) 同期分離回路
JPS6039365A (ja) 周期的パルス状ノイズ除去装置
JP2001339619A (ja) サンドキャスルキャンセル装置
JP3547970B2 (ja) 同期分離回路
JPH07177378A (ja) 垂直同期信号分離回路
KR950002212Y1 (ko) 수직동기 분리회로
JP2004200900A (ja) 映像信号処理回路
JPH05335908A (ja) ゼロクロス検出装置
JPH0225314B2 (ja)
JPH0213068A (ja) クランプ回路
KR20000032548A (ko) 잡음 제거 기능을 갖는 수직 동기신호발생장치 및 방법
JP2003037511A (ja) 微弱信号抽出回路
JPS6231297A (ja) ビ−トレベル検知回路
JPH0799591A (ja) 同期分離装置
JPH08149338A (ja) 映像信号処理装置
JPS62226771A (ja) 同期信号分離装置
JPH0646284A (ja) 同期信号分離器
JPH0556303A (ja) 同期回路