JP5237606B2 - 同期分離回路 - Google Patents

同期分離回路 Download PDF

Info

Publication number
JP5237606B2
JP5237606B2 JP2007264519A JP2007264519A JP5237606B2 JP 5237606 B2 JP5237606 B2 JP 5237606B2 JP 2007264519 A JP2007264519 A JP 2007264519A JP 2007264519 A JP2007264519 A JP 2007264519A JP 5237606 B2 JP5237606 B2 JP 5237606B2
Authority
JP
Japan
Prior art keywords
level
slice level
sync
slice
pedestal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007264519A
Other languages
English (en)
Other versions
JP2009094876A (ja
Inventor
徹 岡田
博行 海老沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Priority to JP2007264519A priority Critical patent/JP5237606B2/ja
Priority to CN2008101692790A priority patent/CN101409780B/zh
Priority to US12/249,515 priority patent/US8212925B2/en
Publication of JP2009094876A publication Critical patent/JP2009094876A/ja
Application granted granted Critical
Publication of JP5237606B2 publication Critical patent/JP5237606B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/04Synchronising
    • H04N5/08Separation of synchronising signals from picture signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Synchronizing For Television (AREA)

Description

同期信号を含む映像信号から同期信号を分離する同期分離回路に関する。
従来より、TV受像機、ビデオ再生機など、各種の映像信号処理装置では、入力映像信号から同期信号を分離し、分離した同期信号を利用して再生などの処理を行っている。同期信号は、水平帰線期間や、垂直帰線期間において、低レベルの信号として映像信号に挿入されている。そこで、通常所定レベルのしきい値と映像信号を比較し、所定レベル以下の部分を抽出することで同期信号を分離している。
映像信号には、同期信号の底のレベルを示すシンクチップレベルと、カラーバースト信号が重畳されるポーチ部分のレベルであるペデスタルレベルがあり、映像信号をスライスして同期信号を得るために、これらシンクチップレベルおよびペデスタルレベルの中間レベルをスライスレベルに設定することが多い。
特開平11−220634号公報
上述のように、シンクチップレベルおよびペデスタルレベルの中間レベルをスライスレベルに設定している場合、ビデオ再生においてビデオの再生信号レベルが大きく変化する場合や、TV信号において、弱電界のため受信信号レベルが大きく変化する場合などでは、必ずしも適切な同期分離が行えない場合もある。
本発明は、同期信号を含む映像信号から、設定スライスレベルを利用して同期信号を分離する同期分離回路において、映像信号の最小レベルを検出する最小レベル検出手段と、水平同期信号の立ち下がりから所定期間経過後の映像信号のレベルからシンクチップレベルを検出するシンクチップレベル検出手段と、水平同期信号の立ち下がりから所定期間経過後の映像信号のレベルからペデスタルレベルを検出するペデスタルレベル検出手段と、前記シンクチップレベル検出手段によって検出されたシンクチップレベルと、前記ペデスタルレベル検出手段によって検出したペデスタルレベルの両方から、それらの中間にある目標スライスレベルを1垂直期間毎に算出する目標スライスレベル算出手段と、前記目標スライスレベルの算出に用いたシンクチップレベルおよびペデスタルレベルと、その段階ですでに設定されている現在スライスレベルを比較し、その比較結果において現在スライスレベルが不適であると判定された場合には前記最小レベル検出手段で検出した最小レベルに基づき前記設定スライスレベルを設定し、比較結果において現在スライスレベルが適であると判定された場合には前記設定スライスレベル所定の時定数を持って前記目標スライスレベルに近づくように変更するスライスレベル設定手段と、を有することを特徴とする。
また、前記スライスレベル設定手段は、前記スライスレベル設定手段は、初期設定として、前記最小レベルに応じて初期スライスレベルを設定することが好適である。
また、前記スライスレベル設定手段は、その時に設定されている現在スライスレベルが、検出したシンクチップレベルおよびペデスタルレベルの中間に入っていない時に不適と判断することが好適である。
本発明によれば、シンクチップレベルおよびペデスタルレベルから求めたスライスレベルが不適な場合に、最小レベルから求めたスライスレベルを採用できる。
以下、本発明の実施形態について、図面に基づいて説明する。
図1は、実施形態の構成を示すブロック図である。映像信号は、比較回路10に供給される。この比較回路10には、スライスレベルが供給されており、このスライスレベルで映像信号をスライスし、スライスレベル以下の部分を取り出し、水平および垂直同期信号を検出する。そして、検出した同期信号が比較回路から出力され、映像信号再生に使用される。なお、分離された同期信号から水平同期信号と、垂直同期信号が個別検出され、各種処理に利用される。
また、検出した水平同期信号は、シンクチップレベル検出部12供給され、ここで水平同期信号の立ち下がりから所定期間経過後の映像信号のレベルからシンクチップレベルが検出される。また、水平同期信号はペデスタルレベル検出部14にも供給され、ここで水平同期信号の立ち上がりから所定期間経過後の映像信号のレベルからペデスタルレベルが検出される。
この検出されたシンクチップレベルおよびペデスタルレベルは、目標スライスレベル算出部16に入力される。この目標スライスレベル算出部16は、入力されてくるシンクチップレベルおよびペデスタルレベルから、その中間の値に目標スライスレベルを設定する。例えば、両者レベルの真ん中にするが、いずれかから1/4離れた部分でもよく、ノイズなどの影響を考慮して、どちらかに余り近くない値に適宜設定される。
目標スライスレベルは、加算器18に供給され、ここで現在のスライスレベルが減算され、両者の差が算出される。加算器18の出力はゲインコントロール部20に供給され、ここで、所定のゲインが乗算される。例えば、このゲインは1/Xであり、X>1である。Xを大きくするほど、ゲインが小さくなり、時定数の大きなスライスレベル制御が行われる。なお、Xを、差の値に応じて変化させてもよい。
ゲインコントロール部20の出力は、加算器22に供給され、ここで現在のスライスレベルが加算され、新しいスライスレベルが算出され、これがスライスレベル制御部24に供給される。
ここで、この新しいスライスレベルは、各水平期間毎に算出される。しかし、実際に使用するスライスレベルを水平期間毎に変更するのは好ましくないと考えられ、スライスレベル制御部24は、1垂直期間(1フィールド)毎に、全部の平均値や、いくつかの平均値をとるなどの手法によって、1つの新しいスライスレベルを算出する。
そして、新しいスライスレベルが、スライスレベル記憶部26に供給され、1垂直期間毎に更新され、このスライスレベル記憶部26に記憶されているスライスレベルが、比較回路10に供給される。
さらに、映像信号は最小レベル検出部28に供給され、ここで最小レベルが水平ライン毎に検出される。そして、検出した最小レベルがスライスレベル制御部24に供給される。スライスレベル制御部24は、供給された最小レベルに適切な値αを加算して、最小レベルから算出したスライスレベルを生成する。最小レベルは、ほぼシンクチップレベルに対応するため、通常のシンクチップレベルとペデスタルレベルの値からその中間になるようにαを決定するとよい。
ここで、回路の立ち上がり時には、スライスレベルが決定されておらず、シンクチップレベルも、ペデスタルレベルも得られていない。一方、最小レベル検出部28は、映像信号があれば、最小レベルを検出できる。そこで、スライスレベル制御部24は、システム立ち上がり時において、最小レベルから算出したスライスレベルを採用し、これをスライスレベル記憶部26に供給、記憶する。また、スライスレベル制御部24は、目標スライスレベルが適切でないと判定した場合にも、最小レベルから算出したスライスレベルを採用し、これをスライスレベル記憶部26に供給、記憶する。なお、この適切でないという判定のため、このスライスレベル制御部24には、検出されたシンクチップレベルおよびペデスタルレベルも供給されている。
このようなスライスレベル設定の動作について、図2に基づいて説明する。まず、最小レベル検出部28は、映像信号について最小レベルを各水平ライン毎に検出する(S11)。検出された最小レベルはスライスレベル制御部24に供給され、スライスレベル制御部24は、供給される最小レベルにαを加算し、これをスライスレベルとし、スライスレベル記憶部26に記憶する(S12)。そこで、スライスレベル記憶部26に設定されたスライスレベルに基づいて、比較回路10が、映像信号から同期信号を分離し、シンクチップレベル検出部12、ペデスタルレベル検出部14がシンクチップレベル、ペデスタルレベルを検出する(S13)。
目標スライスレベル算出部16が、検出されたシンクチップレベル、ペデスタルレベルから目標スライスレベルを算出する(S14)。次に、スライスレベル制御部24が垂直同期信号を検出した場合(S15)には、スライスレベル部24は、シンクチップレベル、ペデスタルレベル、現在のスライスレベルが条件を満たしているかを判定する(S16)。すなわち、シンクチップレベル<スライスレベル<ペデスタルレベルという条件を満たすかどうかを判定する。シンクチップレベル、ペデスタルレベルは、1垂直期間における平均でもよいし、数水平期間の平均などでもよく、目標スライスレベル算出の基になるデータとすればよい。一方、スライスレベルは、その時利用されているスライスレベルである。これによって、入力映像信号が大きく異なって、スライスレベルが不適切となったことをすぐに検出できる。
そして、このS1の判定で、条件を満たしていないと判定された場合には、S12に戻り、最小レベルから求めたスライスレベルをスライスレベル記憶部26に記憶させる。そこで、スライスレベルをその時の映像信号に合わせた値にリセットすることができる。
一方、S15の判定で、条件を満たしていた場合には、目標スライスレベルに所定の時定数で近づけた新しいスライスレベルをスライスレベル記憶部26に記憶する(S17)。これによって、新しいスライスレベルに更新される。さらに、この更新されたスライスレベルが加算器18,22に供給される。
なお、最小レベルの検出の検出は、1水平ライン毎に行い、最小レベルから求めたスライスレベルのスライスレベル記憶部26への記憶は、1垂直期間を単位として行うことが好適である。この場合、S15においてNOの場合にS11に戻り、S12において1水平期間経過後の最小レベル+αをスライスレベル記憶部26に記憶すればよい。
このように、本実施形態によれば、設定されているスライスレベルが不適切な場合に、映像信号の最小レベルから求めたスライスレベルを採用する。これによって映像信号が変動した場合に、早期にスライスレベルのリセットを行うことができる。また、スライスレベルの変更について所定の時定数を設けて行うため、ノイズ等の影響を受けにくいという効果が得られる。
実施形態の構成を示す図である。 実施形態の動作を説明するフローチャートである。
符号の説明
10 比較回路、12 シンクチップレベル検出部、14 ペデスタルレベル検出部、16 目標スライスレベル算出部、18,22 加算器、20 ゲインコントロール部、24 スライスレベル制御部、26 スライスレベル記憶部、28 最小レベル検出部。

Claims (3)

  1. 同期信号を含む映像信号から、設定スライスレベルを利用して同期信号を分離する同期分離回路において、
    映像信号の最小レベルを検出する最小レベル検出手段と、
    水平同期信号の立ち下がりから所定期間経過後の映像信号のレベルからシンクチップレベルを検出するシンクチップレベル検出手段と、
    水平同期信号の立ち下がりから所定期間経過後の映像信号のレベルからペデスタルレベルを検出するペデスタルレベル検出手段と、
    前記シンクチップレベル検出手段によって検出されたシンクチップレベルと、前記ペデスタルレベル検出手段によって検出したペデスタルレベルの両方から、それらの中間にある目標スライスレベルを1垂直期間毎に算出する目標スライスレベル算出手段と、
    前記目標スライスレベルの算出に用いたシンクチップレベルおよびペデスタルレベルと、その段階ですでに設定されている現在スライスレベルを比較し、その比較結果において現在スライスレベルが不適であると判定された場合には前記最小レベル検出手段で検出した最小レベルに基づき前記設定スライスレベルを設定し、比較結果において現在スライスレベルが適であると判定された場合には前記設定スライスレベル所定の時定数を持って前記目標スライスレベルに近づくように変更するスライスレベル設定手段と、
    を有することを特徴とする同期分離回路。
  2. 請求項1に記載の同期分離回路であって、
    前記スライスレベル設定手段は、初期設定として、前記最小レベルに応じて初期スライスレベルを設定することを特徴とする同期分離回路。
  3. 請求項1または2に記載の同期分離回路であって、
    前記スライスレベル設定手段は、その時に設定されている現在スライスレベルが、検出したシンクチップレベルおよびペデスタルレベルの中間に入っていない時に不適と判断することを特徴とする同期分離回路。
JP2007264519A 2007-10-10 2007-10-10 同期分離回路 Active JP5237606B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007264519A JP5237606B2 (ja) 2007-10-10 2007-10-10 同期分離回路
CN2008101692790A CN101409780B (zh) 2007-10-10 2008-10-10 同步分离电路
US12/249,515 US8212925B2 (en) 2007-10-10 2008-10-10 Sync separation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007264519A JP5237606B2 (ja) 2007-10-10 2007-10-10 同期分離回路

Publications (2)

Publication Number Publication Date
JP2009094876A JP2009094876A (ja) 2009-04-30
JP5237606B2 true JP5237606B2 (ja) 2013-07-17

Family

ID=40533823

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007264519A Active JP5237606B2 (ja) 2007-10-10 2007-10-10 同期分離回路

Country Status (3)

Country Link
US (1) US8212925B2 (ja)
JP (1) JP5237606B2 (ja)
CN (1) CN101409780B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102710917A (zh) * 2011-03-28 2012-10-03 联咏科技股份有限公司 限幅电平计算装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4185299A (en) * 1978-08-18 1980-01-22 Rca Corporation Synchronization signal separator circuit
JPS5892187A (ja) * 1981-11-27 1983-06-01 Pioneer Video Corp 同期分離回路
ES2084079T3 (es) * 1991-09-27 1996-05-01 Siemens Ag Aparato para el procesamiento de señales de video divididas en lineas con una fase de separacion sincrona digital.
JPH05161031A (ja) * 1991-12-05 1993-06-25 Toshiba Corp 同期分離装置
JP3289532B2 (ja) * 1995-01-19 2002-06-10 ソニー株式会社 同期分離回路
JPH08275026A (ja) * 1995-03-30 1996-10-18 Matsushita Electric Ind Co Ltd 適応型同期分離回路
JPH1198382A (ja) * 1997-09-17 1999-04-09 Sony Corp 同期分離回路
JP3547970B2 (ja) 1998-01-29 2004-07-28 三洋電機株式会社 同期分離回路
JP2001128030A (ja) * 1999-10-29 2001-05-11 Matsushita Electric Ind Co Ltd ディジタル同期信号分離装置
JP2004248000A (ja) * 2003-02-14 2004-09-02 Mitsubishi Electric Corp デジタル水平同期信号分離回路
JP2004260321A (ja) * 2003-02-24 2004-09-16 Sony Corp 同期検出回路、同期検出方法
JP2004282450A (ja) * 2003-03-17 2004-10-07 Mitsubishi Electric Corp 同期信号分離回路

Also Published As

Publication number Publication date
US8212925B2 (en) 2012-07-03
JP2009094876A (ja) 2009-04-30
CN101409780B (zh) 2012-07-04
US20090096923A1 (en) 2009-04-16
CN101409780A (zh) 2009-04-15

Similar Documents

Publication Publication Date Title
US7584428B2 (en) Apparatus and method for detecting highlights of media stream
US7692724B2 (en) Method and apparatus to synchronize audio and video
JP4909165B2 (ja) シーン変化検出装置、符号化装置及びシーン変化検出方法
JP2006245694A (ja) 画像処理装置及び画像処理方法
TW200631407A (en) Digital video processing systems and methods for estimating horizontal sync in digital video signals
JP4559844B2 (ja) 画像処理装置及び画像処理方法
TWI303935B (en) Clock generation circuit and teletext broadcasting data sampling circuit
JP5237606B2 (ja) 同期分離回路
JP4353828B2 (ja) 誤検出防止回路
JP2006507759A5 (ja)
US20130094765A1 (en) Method for detecting black rim of image frame and image processing apparatus using the same
US8237861B2 (en) Video horizontal synchronizer
EP1501287A4 (en) DEVICE AND METHOD FOR PROCESSING VIDEO SIGNALS, RECORDING MEDIUM, AND PROGRAM
US20080012993A1 (en) VBI data slice circuit
KR20100082304A (ko) 비디오 처리 장치
JP2006314011A (ja) 同期分離回路
TWI444038B (zh) 電壓準位控制電路與其相關方法
JP4995460B2 (ja) デジタルビデオ処理システム及びデジタルビデオ信号の水平同期の設定方法
JP2004282450A (ja) 同期信号分離回路
JP3879234B2 (ja) ゴースト除去回路
JP2005348069A (ja) 著作権信号検出回路
JP2006135380A (ja) 映像信号判定方法及び装置
US20120236203A1 (en) Horizontal synchronization signal detection system and method
KR100427176B1 (ko) 비디오 신호를 이용한 동기 검출 방법
JP2005051676A (ja) 同期分離回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100127

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110602

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130128

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130329

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5237606

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160405

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250