JPH1197456A - 半導体層の成長方法および化合物半導体装置の製造方法 - Google Patents
半導体層の成長方法および化合物半導体装置の製造方法Info
- Publication number
- JPH1197456A JPH1197456A JP25578397A JP25578397A JPH1197456A JP H1197456 A JPH1197456 A JP H1197456A JP 25578397 A JP25578397 A JP 25578397A JP 25578397 A JP25578397 A JP 25578397A JP H1197456 A JPH1197456 A JP H1197456A
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- semiconductor layer
- selective growth
- growing
- group iii
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【課題】 半導体層上に、ＧａＡｓ等の化合物半導体層
を、析出物を形成することなく、また十分な堆積速度で
選択成長できる成長方法、およびかかる選択成長方法を
使った化合物半導体装置の製造方法を提供する。 【解決手段】 選択成長を行う気相堆積装置中におい
て、Ｇａの原料として、ジメチルガリウムクロライドを
使う。
を、析出物を形成することなく、また十分な堆積速度で
選択成長できる成長方法、およびかかる選択成長方法を
使った化合物半導体装置の製造方法を提供する。 【解決手段】 選択成長を行う気相堆積装置中におい
て、Ｇａの原料として、ジメチルガリウムクロライドを
使う。
Description
【０００１】
【発明の属する技術分野】本発明は一般に半導体装置の
製造に関し、特に化合物半導体層の選択成長方法、およ
び選択成長した化合物半導体層を有する化合物半導体装
置の製造方法に関する。ＧａＡｓ等のIII-V 族化合物半
導体を活性領域とする半導体装置は、電子の有効質量が
小さく、非常に高速で動作するため、高速動作を要求さ
れる様々な高周波用途に広く使われている。かかる化合
物半導体装置には、ＭＥＳＦＥＴやＨＥＭＴ等の電界効
果型装置が含まれる。
製造に関し、特に化合物半導体層の選択成長方法、およ
び選択成長した化合物半導体層を有する化合物半導体装
置の製造方法に関する。ＧａＡｓ等のIII-V 族化合物半
導体を活性領域とする半導体装置は、電子の有効質量が
小さく、非常に高速で動作するため、高速動作を要求さ
れる様々な高周波用途に広く使われている。かかる化合
物半導体装置には、ＭＥＳＦＥＴやＨＥＭＴ等の電界効
果型装置が含まれる。
【０００２】
【従来の技術】従来のＭＥＳＦＥＴでは、チャネル領域
上に直接にソース電極あるいはドレイン電極等のオーミ
ック電極が形成されていたため、金属/ 半導体接合界面
において形成されるポテンシャルバリアに起因してソー
スあるいはドレイン抵抗が増大する等の問題が生じてい
た。また同様に、従来のＨＥＭＴでは、電子供給層上に
直接にオーミック電極が形成されていたため、同様な直
列抵抗の増大の問題が生じていた。これに対し、Ｓｉ−
ＭＯＳＦＥＴと同様に、チャネル領域の両端にｎ型不純
物をイオン注入してｎ型あるいはｎ+ 型の拡散領域を、
ソース領域あるいはドレイン領域として形成することも
可能であるが、かかる方法ではイオン注入に伴う高温で
の熱処理の結果、注入された不純物元素の分布プロファ
イルが制御困難になる等の問題が生じる。
上に直接にソース電極あるいはドレイン電極等のオーミ
ック電極が形成されていたため、金属/ 半導体接合界面
において形成されるポテンシャルバリアに起因してソー
スあるいはドレイン抵抗が増大する等の問題が生じてい
た。また同様に、従来のＨＥＭＴでは、電子供給層上に
直接にオーミック電極が形成されていたため、同様な直
列抵抗の増大の問題が生じていた。これに対し、Ｓｉ−
ＭＯＳＦＥＴと同様に、チャネル領域の両端にｎ型不純
物をイオン注入してｎ型あるいはｎ+ 型の拡散領域を、
ソース領域あるいはドレイン領域として形成することも
可能であるが、かかる方法ではイオン注入に伴う高温で
の熱処理の結果、注入された不純物元素の分布プロファ
イルが制御困難になる等の問題が生じる。
【０００３】これに対し、従来より、ＧａＡｓ等よりな
るチャネル層上に、ソース領域あるいはドレイン領域に
対応して導電性の化合物半導体層を選択成長し、このよ
うに選択成長した化合物半導体層をソース領域およびド
レイン領域として使うことが提案されている。図７
（Ａ）〜（Ｃ）は、かかる従来の選択成長したソースお
よびドレイン領域を有するＭＥＳＦＥＴ１の製造工程を
示す。
るチャネル層上に、ソース領域あるいはドレイン領域に
対応して導電性の化合物半導体層を選択成長し、このよ
うに選択成長した化合物半導体層をソース領域およびド
レイン領域として使うことが提案されている。図７
（Ａ）〜（Ｃ）は、かかる従来の選択成長したソースお
よびドレイン領域を有するＭＥＳＦＥＴ１の製造工程を
示す。
【０００４】図７（Ａ）を参照するに、半絶縁性ＧａＡ
ｓ基板２上にはｎ型のチャネル領域２Ａが形成されてお
り、前記基板２上には、形成しようとするソース領域お
よびドレイン領域に対応して、前記チャネル領域２Ａの
表面を露出する開口部３Ａ，３Ｂが形成されたＳｉＯＮ
等の絶縁層３が形成される。次に、図７（Ｂ）の工程に
おいて、通常のＴＭＧａ（トリメチルガリウム）あるい
はＴＥＧａ（トリエチルガリウム）およびアルシン（Ａ
ｓＨ3 ）を気相原料として使い、さらにシラン（ＳｉＨ
4 ）を不純物原料として使ったＭＯＶＰＥ法により、前
記開口部３Ａ，３Ｂにおいてソース領域４Ａおよびドレ
イン領域４Ｂが選択的に成長され、さらに図７（Ｃ）の
工程において、前記絶縁膜３中の、前記ソース領域４Ａ
とドレイン領域４Ｂとの間の部分にショットキー電極５
が、ゲート電極として形成される。
ｓ基板２上にはｎ型のチャネル領域２Ａが形成されてお
り、前記基板２上には、形成しようとするソース領域お
よびドレイン領域に対応して、前記チャネル領域２Ａの
表面を露出する開口部３Ａ，３Ｂが形成されたＳｉＯＮ
等の絶縁層３が形成される。次に、図７（Ｂ）の工程に
おいて、通常のＴＭＧａ（トリメチルガリウム）あるい
はＴＥＧａ（トリエチルガリウム）およびアルシン（Ａ
ｓＨ3 ）を気相原料として使い、さらにシラン（ＳｉＨ
4 ）を不純物原料として使ったＭＯＶＰＥ法により、前
記開口部３Ａ，３Ｂにおいてソース領域４Ａおよびドレ
イン領域４Ｂが選択的に成長され、さらに図７（Ｃ）の
工程において、前記絶縁膜３中の、前記ソース領域４Ａ
とドレイン領域４Ｂとの間の部分にショットキー電極５
が、ゲート電極として形成される。
【０００５】図８は、図７（Ａ）〜（Ｃ）の工程，特に
図７（Ｂ）の工程において、ソース領域４Ａおよびドレ
イン領域４Ｂを選択成長により形成する際に使われるＭ
ＯＶＰＥ装置１０の構成を示す。図８を参照するに、Ｍ
ＯＶＰＥ装置１０は、バッチ式の反応室１１を備え、反
応室１１中にはモータ１１Ａにより回転されるホルダ１
１Ｂが設けられ、前記ホルダ１１Ｂ上には、サセプタ１
１Ｃを介してウェハ１１Ｄが保持される。さらに、前記
反応室１１中には、各々のサセプタ１１Ｃに対応して、
ヒータ１１Ｅが設けられる。
図７（Ｂ）の工程において、ソース領域４Ａおよびドレ
イン領域４Ｂを選択成長により形成する際に使われるＭ
ＯＶＰＥ装置１０の構成を示す。図８を参照するに、Ｍ
ＯＶＰＥ装置１０は、バッチ式の反応室１１を備え、反
応室１１中にはモータ１１Ａにより回転されるホルダ１
１Ｂが設けられ、前記ホルダ１１Ｂ上には、サセプタ１
１Ｃを介してウェハ１１Ｄが保持される。さらに、前記
反応室１１中には、各々のサセプタ１１Ｃに対応して、
ヒータ１１Ｅが設けられる。
【０００６】さらに、前記ＭＯＶＰＥ装置１０はキャリ
アガスライン１２を含み、前記ライン１２には、典型的
にはＨ2 等よりなるキャリアガスが供給される。さら
に、装置１０は、アルシンおよびシランをそれぞれＡｓ
原料およびドーパントガスとして保持するボンベ１３
Ａ，１３Ｂを含み、前記ボンベ１３Ａ中のアルシンは、
バルブ１３ａおよび供給ライン１４を介して、前記ライ
ン１２に供給されたキャリアガスと共に、前記反応室１
１に供給される。同様に、ボンベ１３Ｂ中のシランも、
ボンベ１３Ｂと協働するバルブ１３ｂおよび前記供給ラ
イン１４を介して、前記ライン１２に供給されたキャリ
アガスと共に、反応室１１に供給される。
アガスライン１２を含み、前記ライン１２には、典型的
にはＨ2 等よりなるキャリアガスが供給される。さら
に、装置１０は、アルシンおよびシランをそれぞれＡｓ
原料およびドーパントガスとして保持するボンベ１３
Ａ，１３Ｂを含み、前記ボンベ１３Ａ中のアルシンは、
バルブ１３ａおよび供給ライン１４を介して、前記ライ
ン１２に供給されたキャリアガスと共に、前記反応室１
１に供給される。同様に、ボンベ１３Ｂ中のシランも、
ボンベ１３Ｂと協働するバルブ１３ｂおよび前記供給ラ
イン１４を介して、前記ライン１２に供給されたキャリ
アガスと共に、反応室１１に供給される。
【０００７】さらに、前記ＭＯＶＰＥ装置１０は、Ｇａ
の原料を保持するバブラ１５Ａと、Ｉｎ等、他のIII 族
原料を保持するバブラ１５Ｂとを備え、前記バブラ１５
Ａおよび１５Ｂには、ライン１２からキャリアガスが供
給され、バブリングが生じる。バブラ１５Ａで形成され
たＧａの気相原料は、キャリアガスと共に、バルブ１５
ａおよびライン１４を通って前記反応室１１に供給さ
れ、同様にバブラ１５Ｂで形成された他のIII 族元素の
気相原料も、キャリアガスと共に、バルブ１５ｂおよび
ライン１４を通って前記反応室１１に供給される。さら
に、前記ボンベ１３Ａおよび１３Ｂ、およびバブラ１５
Ａおよび１５Ｂには、それぞれパージ用のバルブ１３
ａ’，１３ｂ’, １５ａ’，１５ｂ’が設けられ、これ
らのバルブは外部のスクラバに接続されたパージライン
１４’に接続される。また、反応室１１は、排気ライン
１６を介して、前記スクラバに接続される。
の原料を保持するバブラ１５Ａと、Ｉｎ等、他のIII 族
原料を保持するバブラ１５Ｂとを備え、前記バブラ１５
Ａおよび１５Ｂには、ライン１２からキャリアガスが供
給され、バブリングが生じる。バブラ１５Ａで形成され
たＧａの気相原料は、キャリアガスと共に、バルブ１５
ａおよびライン１４を通って前記反応室１１に供給さ
れ、同様にバブラ１５Ｂで形成された他のIII 族元素の
気相原料も、キャリアガスと共に、バルブ１５ｂおよび
ライン１４を通って前記反応室１１に供給される。さら
に、前記ボンベ１３Ａおよび１３Ｂ、およびバブラ１５
Ａおよび１５Ｂには、それぞれパージ用のバルブ１３
ａ’，１３ｂ’, １５ａ’，１５ｂ’が設けられ、これ
らのバルブは外部のスクラバに接続されたパージライン
１４’に接続される。また、反応室１１は、排気ライン
１６を介して、前記スクラバに接続される。
【０００８】反応室１１は、前記排気ライン１６を介し
て減圧され、前記供給ライン１４を介して供給された気
相原料の分解により、前記ウェハ１１Ｄ上において半導
体層の堆積が生じる。
て減圧され、前記供給ライン１４を介して供給された気
相原料の分解により、前記ウェハ１１Ｄ上において半導
体層の堆積が生じる。
【０００９】
【発明が解決しようとする課題】しかし、かかるソース
領域４Ａおよびドレイン領域４Ｂの選択成長にＴＭＧａ
を使う工程では、図７（Ｂ），（Ｃ）に示したように、
ソース領域４Ａおよびドレイン領域４Ｂの形成の際、絶
縁膜３上に析出物４Ｘが形成されやすく、かかる析出物
４Ｘは、形成されるＭＥＳＦＥＴのデバイス特性や歩留
まり等に悪影響を与える。析出物４Ｘの組成は分析して
いないが、ＧａとＡｓの有機化合物であると考えられ
る。
領域４Ａおよびドレイン領域４Ｂの選択成長にＴＭＧａ
を使う工程では、図７（Ｂ），（Ｃ）に示したように、
ソース領域４Ａおよびドレイン領域４Ｂの形成の際、絶
縁膜３上に析出物４Ｘが形成されやすく、かかる析出物
４Ｘは、形成されるＭＥＳＦＥＴのデバイス特性や歩留
まり等に悪影響を与える。析出物４Ｘの組成は分析して
いないが、ＧａとＡｓの有機化合物であると考えられ
る。
【００１０】かかる析出物４Ｘの形成は、図７（Ｂ）の
ＭＯＶＰＥ工程において、Ｇａの気相原料としてＤＥＧ
ａＣｌ（ジエチルガリウムクロライド）を使えば回避す
ることはできるが、ＤＥＧａＣｌは室温では蒸気圧が
０．１Ｔｏｒｒ以下と低く、特に図８に示すような、反
応室１１の容積が大きい量産用のバッチ式装置１０で
は、十分な堆積速度を得ることができない。ＤＥＧａＣ
ｌを使う場合、バブラ、例えばバブラ１５Ａの温度を５
０〜６０°Ｃ程度まで上げれば実用的な堆積速度を得る
ことはできるが、この場合、バブラ１５Ａの熱、あるい
はバブラ１５Ａで気化したＤＥＧａＣｌの熱が隣接する
バブラ１５Ｂに対して影響し、バブラ１５Ａとバブラ１
５Ｂとの間に熱的な干渉が生じやすくなる。例えば、Ｄ
ＥＧａＣｌからＨ2 キャリアガスの配管等、他の配管に
も熱が伝達され、その結果、他の気相原料の蒸気圧が上
昇してしまう。バブラの温度制御は非常に高精度である
必要があり、かかる構成では所望の温度制御、典型的に
は±１°Ｃ以内の精度の温度制御を行うことが困難にな
る。
ＭＯＶＰＥ工程において、Ｇａの気相原料としてＤＥＧ
ａＣｌ（ジエチルガリウムクロライド）を使えば回避す
ることはできるが、ＤＥＧａＣｌは室温では蒸気圧が
０．１Ｔｏｒｒ以下と低く、特に図８に示すような、反
応室１１の容積が大きい量産用のバッチ式装置１０で
は、十分な堆積速度を得ることができない。ＤＥＧａＣ
ｌを使う場合、バブラ、例えばバブラ１５Ａの温度を５
０〜６０°Ｃ程度まで上げれば実用的な堆積速度を得る
ことはできるが、この場合、バブラ１５Ａの熱、あるい
はバブラ１５Ａで気化したＤＥＧａＣｌの熱が隣接する
バブラ１５Ｂに対して影響し、バブラ１５Ａとバブラ１
５Ｂとの間に熱的な干渉が生じやすくなる。例えば、Ｄ
ＥＧａＣｌからＨ2 キャリアガスの配管等、他の配管に
も熱が伝達され、その結果、他の気相原料の蒸気圧が上
昇してしまう。バブラの温度制御は非常に高精度である
必要があり、かかる構成では所望の温度制御、典型的に
は±１°Ｃ以内の精度の温度制御を行うことが困難にな
る。
【００１１】そこで、本発明は上記の課題を解決した新
規で有用な化合物半導体装置の製造方法を提供すること
を概括的課題とする本発明のより具体的な課題は、バッ
チ式のような大型の堆積装置においても十分な堆積速度
が選られる化合物半導体層の選択成長方法、およびかか
る選択成長方法を使った化合物半導体装置の製造方法を
提供することにある。
規で有用な化合物半導体装置の製造方法を提供すること
を概括的課題とする本発明のより具体的な課題は、バッ
チ式のような大型の堆積装置においても十分な堆積速度
が選られる化合物半導体層の選択成長方法、およびかか
る選択成長方法を使った化合物半導体装置の製造方法を
提供することにある。
【００１２】
【課題を解決するための手段】本発明は、上記の課題
を、請求項１に記載したように、半導体層上に、Ｇａを
III 族元素として含むIII-V 族化合物半導体よりなる選
択成長層を含む化合物半導体装置の製造方法において、
気相成長装置中において、前記半導体層上に、前記選択
成長層を、Ｇａの原料としてジメチルガリウムクロライ
ドを使って成長させる選択成長工程を含むことを特徴と
する、化合物半導体装置の製造方法により、または請求
項２に記載したように、前記III-V 族化合物半導体は、
Ｇａ以外のIII 族元素を含む混晶よりなることを特徴と
する、請求項１記載の化合物半導体装置の製造方法によ
り、または請求項３に記載したように、前記III-V 族化
合物半導体は、ＡｌＧａＡｓの混晶よりなることを特徴
とする、請求項１または２記載の化合物半導体装置の製
造方法により、または請求項４に記載したように、前記
III-V 族化合物半導体は、ＩｎＧａＡｓの混晶よりなる
ことを特徴とする、請求項１または２記載の化合物半導
体装置の製造方法により、または請求項５に記載したよ
うに、前記III-V 族化合物半導体は、ＡｌＧａＩｎＡｓ
の混晶よりなることを特徴とする、請求項１または２記
載の化合物半導体装置の製造方法により、または請求項
６に記載したように、前記選択成長工程は、前記ジメチ
ルガリウムクロライド原料を、室温でバブリングする工
程を含むことを特徴とする、請求項１〜５のうち、いず
れか一項記載の化合物半導体装置の製造方法により、ま
たは請求項７に記載したように、前記選択成長工程は、
絶縁膜をマスクとして実行されることを特徴とする、請
求項１〜６のうち、いずれか一項記載の化合物半導体装
置の製造方法により、または請求項８に記載したよう
に、前記選択成長工程は、金属または金属化合物をマス
クとして実行されることを特徴とする、請求項１〜６の
うち、いずれか一項記載の化合物半導体装置の製造方法
により、または請求項９に記載したように、前記選択成
長工程は、金属または金属化合物パターンと絶縁膜パタ
ーンとをマスクとして実行されることを特徴とする、請
求項１〜６のうち、いずれか一項記載の化合物半導体装
置の製造方法により、または請求項１０に記載したよう
に、前記気相成長装置は、バッチ式の気相成長装置であ
ることを特徴とする、請求項１〜９のうち、いずれか一
項記載の化合物半導体装置の製造方法により、または請
求項１１に記載したように、第１の半導体層上に、Ｇａ
をIII 族元素として含むIII-V 族化合物よりなる第２の
半導体層を選択的に成長させる半導体層の成長方法にお
いて、気相成長装置中において、前記第１の半導体層上
に、前記第２の半導体層を、Ｇａの原料としてジメチル
ガリウムクロライドを使って成長させる工程を含むこと
を特徴とする半導体層の成長方法により、または請求項
１２に記載したように、前記III-V 族化合物半導体は、
Ｇａ以外のIII 族元素を含む混晶よりなることを特徴と
する、請求項１１記載の半導体層の成長方法により、ま
たは請求項１３に記載したように、前記III-V 族化合物
半導体は、ＡｌＧａＡｓの混晶よりなることを特徴とす
る、請求項１１または１２記載の半導体層の成長方法に
より、または請求項１４に記載したように、前記III-V
族化合物半導体は、ＩｎＧａＡｓの混晶よりなることを
特徴とする、請求項１１または１２記載の半導体層の成
長方法により、または請求項１５に記載したように、前
記III-V 族化合物半導体は、ＡｌＧａＩｎＡｓの混晶よ
りなることを特徴とする、請求項１１または１２記載の
半導体層の成長方法により、または請求項１６に記載し
たように、前記選択成長工程は、前記ジメチルガリウム
クロライド原料を、室温でバブリングする工程を含むこ
とを特徴とする、請求項１１〜１５のうち、いずれか一
項記載の半導体層の成長方法により、または請求項１７
に記載したように、前記選択成長工程は、絶縁膜をマス
クとして実行されることを特徴とする、請求項１１〜１
６のうち、いずれか一項記載の半導体層の成長方法によ
り、または請求項１８に記載したように、前記選択成長
工程は、金属または金属化合物をマスクとして実行され
ることを特徴とする請求項１１〜１６のうち、いずれか
一項記載の半導体層の成長方法により、または請求項１
９に記載したように、前記選択成長工程は、金属または
金属化合物パターンと絶縁膜パターンとをマスクとして
実行されることを特徴とする請求項１１〜１６のうち、
いずれか一項記載の半導体層の成長方法により、または
請求項２０に記載したように、前記気相成長装置は、バ
ッチ式の気相成長装置であることを特徴とする請求項１
１〜１９のうち、いずれか一項記載の半導体層の成長方
法により、解決する。 ［作用］以下、本発明の原理を、本発明で使うバッチ式
の気相成長装置の構成を示す図１を参照しながら説明す
る。ただし、図１中、先に説明した部分に対応する部分
には同一の参照符号を付し、説明を省略する。
を、請求項１に記載したように、半導体層上に、Ｇａを
III 族元素として含むIII-V 族化合物半導体よりなる選
択成長層を含む化合物半導体装置の製造方法において、
気相成長装置中において、前記半導体層上に、前記選択
成長層を、Ｇａの原料としてジメチルガリウムクロライ
ドを使って成長させる選択成長工程を含むことを特徴と
する、化合物半導体装置の製造方法により、または請求
項２に記載したように、前記III-V 族化合物半導体は、
Ｇａ以外のIII 族元素を含む混晶よりなることを特徴と
する、請求項１記載の化合物半導体装置の製造方法によ
り、または請求項３に記載したように、前記III-V 族化
合物半導体は、ＡｌＧａＡｓの混晶よりなることを特徴
とする、請求項１または２記載の化合物半導体装置の製
造方法により、または請求項４に記載したように、前記
III-V 族化合物半導体は、ＩｎＧａＡｓの混晶よりなる
ことを特徴とする、請求項１または２記載の化合物半導
体装置の製造方法により、または請求項５に記載したよ
うに、前記III-V 族化合物半導体は、ＡｌＧａＩｎＡｓ
の混晶よりなることを特徴とする、請求項１または２記
載の化合物半導体装置の製造方法により、または請求項
６に記載したように、前記選択成長工程は、前記ジメチ
ルガリウムクロライド原料を、室温でバブリングする工
程を含むことを特徴とする、請求項１〜５のうち、いず
れか一項記載の化合物半導体装置の製造方法により、ま
たは請求項７に記載したように、前記選択成長工程は、
絶縁膜をマスクとして実行されることを特徴とする、請
求項１〜６のうち、いずれか一項記載の化合物半導体装
置の製造方法により、または請求項８に記載したよう
に、前記選択成長工程は、金属または金属化合物をマス
クとして実行されることを特徴とする、請求項１〜６の
うち、いずれか一項記載の化合物半導体装置の製造方法
により、または請求項９に記載したように、前記選択成
長工程は、金属または金属化合物パターンと絶縁膜パタ
ーンとをマスクとして実行されることを特徴とする、請
求項１〜６のうち、いずれか一項記載の化合物半導体装
置の製造方法により、または請求項１０に記載したよう
に、前記気相成長装置は、バッチ式の気相成長装置であ
ることを特徴とする、請求項１〜９のうち、いずれか一
項記載の化合物半導体装置の製造方法により、または請
求項１１に記載したように、第１の半導体層上に、Ｇａ
をIII 族元素として含むIII-V 族化合物よりなる第２の
半導体層を選択的に成長させる半導体層の成長方法にお
いて、気相成長装置中において、前記第１の半導体層上
に、前記第２の半導体層を、Ｇａの原料としてジメチル
ガリウムクロライドを使って成長させる工程を含むこと
を特徴とする半導体層の成長方法により、または請求項
１２に記載したように、前記III-V 族化合物半導体は、
Ｇａ以外のIII 族元素を含む混晶よりなることを特徴と
する、請求項１１記載の半導体層の成長方法により、ま
たは請求項１３に記載したように、前記III-V 族化合物
半導体は、ＡｌＧａＡｓの混晶よりなることを特徴とす
る、請求項１１または１２記載の半導体層の成長方法に
より、または請求項１４に記載したように、前記III-V
族化合物半導体は、ＩｎＧａＡｓの混晶よりなることを
特徴とする、請求項１１または１２記載の半導体層の成
長方法により、または請求項１５に記載したように、前
記III-V 族化合物半導体は、ＡｌＧａＩｎＡｓの混晶よ
りなることを特徴とする、請求項１１または１２記載の
半導体層の成長方法により、または請求項１６に記載し
たように、前記選択成長工程は、前記ジメチルガリウム
クロライド原料を、室温でバブリングする工程を含むこ
とを特徴とする、請求項１１〜１５のうち、いずれか一
項記載の半導体層の成長方法により、または請求項１７
に記載したように、前記選択成長工程は、絶縁膜をマス
クとして実行されることを特徴とする、請求項１１〜１
６のうち、いずれか一項記載の半導体層の成長方法によ
り、または請求項１８に記載したように、前記選択成長
工程は、金属または金属化合物をマスクとして実行され
ることを特徴とする請求項１１〜１６のうち、いずれか
一項記載の半導体層の成長方法により、または請求項１
９に記載したように、前記選択成長工程は、金属または
金属化合物パターンと絶縁膜パターンとをマスクとして
実行されることを特徴とする請求項１１〜１６のうち、
いずれか一項記載の半導体層の成長方法により、または
請求項２０に記載したように、前記気相成長装置は、バ
ッチ式の気相成長装置であることを特徴とする請求項１
１〜１９のうち、いずれか一項記載の半導体層の成長方
法により、解決する。 ［作用］以下、本発明の原理を、本発明で使うバッチ式
の気相成長装置の構成を示す図１を参照しながら説明す
る。ただし、図１中、先に説明した部分に対応する部分
には同一の参照符号を付し、説明を省略する。
【００１３】図１を参照するに、本発明では、バブラ１
５Ａ中に、Ｇａソースとして、前記ＴＭＧａあるいはＤ
ＥＧａＣｌのかわりに、ＤＭＧａＣｌを保持する。ＤＭ
ＧａＣｌでは、室温での蒸気圧が０．５Ｔｏｒｒ以上に
なるため、室温でのバブリングでも反応室１１中におい
て十分な堆積速度が得られ、このため隣接するバブラ１
５Ｂ（図８参照）中に他のIII 族元素の原料を保持し、
反応室１１中において基板１１Ｄ上にかかるＧａと他の
III 族元素とを含むIII-V 族混晶を形成する場合でも、
バブラ同士が熱的に干渉することがない。
５Ａ中に、Ｇａソースとして、前記ＴＭＧａあるいはＤ
ＥＧａＣｌのかわりに、ＤＭＧａＣｌを保持する。ＤＭ
ＧａＣｌでは、室温での蒸気圧が０．５Ｔｏｒｒ以上に
なるため、室温でのバブリングでも反応室１１中におい
て十分な堆積速度が得られ、このため隣接するバブラ１
５Ｂ（図８参照）中に他のIII 族元素の原料を保持し、
反応室１１中において基板１１Ｄ上にかかるＧａと他の
III 族元素とを含むIII-V 族混晶を形成する場合でも、
バブラ同士が熱的に干渉することがない。
【００１４】また、図２（Ａ），（Ｂ）に示すように、
図１の気相堆積装置を使って基板２上にＧａＡｓ選択成
長領域４Ａ，４Ｂを形成した場合、図７（Ｂ），（Ｃ）
の工程で生じていたような析出物の形成は生じない。
図１の気相堆積装置を使って基板２上にＧａＡｓ選択成
長領域４Ａ，４Ｂを形成した場合、図７（Ｂ），（Ｃ）
の工程で生じていたような析出物の形成は生じない。
【００１５】
【発明の実施の形態】図３は、本発明の実施例で使われ
るバッチ式の気相成長装置の構成を示す。ただし、図３
中、先に説明した部分に対応する部分には同一の参照符
号を付し、説明を省略する。図３を参照するに、図示の
気相成長装置は図２の気相成長装置１０と実質的に同一
の構成を有するが、前記バブラ１５Ａ中には、Ｇａソー
スとしてＴＭＧａの代わりにＤＭＧａＣｌが保持されて
おり、また図示の例では、隣接するバブラ１５Ｂ中には
ＴＭＩｎ（トリメチルインジウム）が、Ｉｎの原料とし
て保持されている。図３の気相成長装置はバッチ式の装
置であり、典型的にはウェハホルダ上の断面積が７００
ｃｍ2 程度の大きな反応室１１を有することを特徴とす
る。 ［実施例１］図４（Ａ）〜（Ｃ）および図５（Ｄ），
（Ｅ）は、図３の気相成長装置を使って行われる本発明
の第１実施例によるＭＥＳＦＥＴ２０の製造方法を示
す。
るバッチ式の気相成長装置の構成を示す。ただし、図３
中、先に説明した部分に対応する部分には同一の参照符
号を付し、説明を省略する。図３を参照するに、図示の
気相成長装置は図２の気相成長装置１０と実質的に同一
の構成を有するが、前記バブラ１５Ａ中には、Ｇａソー
スとしてＴＭＧａの代わりにＤＭＧａＣｌが保持されて
おり、また図示の例では、隣接するバブラ１５Ｂ中には
ＴＭＩｎ（トリメチルインジウム）が、Ｉｎの原料とし
て保持されている。図３の気相成長装置はバッチ式の装
置であり、典型的にはウェハホルダ上の断面積が７００
ｃｍ2 程度の大きな反応室１１を有することを特徴とす
る。 ［実施例１］図４（Ａ）〜（Ｃ）および図５（Ｄ），
（Ｅ）は、図３の気相成長装置を使って行われる本発明
の第１実施例によるＭＥＳＦＥＴ２０の製造方法を示
す。
【００１６】図４（Ａ）を参照するに、半絶縁性ＧａＡ
ｓ基板２１上には、ｎ型のチャネル領域２１Ａがイオン
注入等により形成されており、前記基板２１上にはＳｉ
ＯＮあるいはＳｉＯ2 よりなるマスク層２２が形成され
ている。また、前記マスク層２２には、形成しようとす
るＭＥＳＦＥＴ２０のソース領域およびドレイン領域に
対応して、開口部２２Ａおよび２２Ｂがそれぞれ形成さ
れている。
ｓ基板２１上には、ｎ型のチャネル領域２１Ａがイオン
注入等により形成されており、前記基板２１上にはＳｉ
ＯＮあるいはＳｉＯ2 よりなるマスク層２２が形成され
ている。また、前記マスク層２２には、形成しようとす
るＭＥＳＦＥＴ２０のソース領域およびドレイン領域に
対応して、開口部２２Ａおよび２２Ｂがそれぞれ形成さ
れている。
【００１７】図４（Ａ）の構造は、図３の反応室１１中
にウェハ１１Ｄとして導入され、バブラ１５Ａ中のＤＭ
ＧａＣｌを、ボンベ１３Ａ中のアルシンおよびボンベ１
３Ｂ中のシランと共に、ライン１２に供給されるＨ2 キ
ャリアガスにより前記反応室１１中に供給することによ
り、前記基板２１上に、前記開口部２２Ａ，２２Ｂにそ
れぞれ対応して、ＧａＡｓよりなるソース領域２３Ａお
よびドレイン領域２３Ｂをエピタキシャルに成長させ
る。ソース領域２３Ａおよびドレイン領域２３Ｂの成長
は、典型的には反応室１１の内圧を５０Ｔｏｒｒ，基板
温度を６５０°Ｃ、バブラ１５ＡへのＨ2 キャリアガス
の流量を５００ｓｃｃｍ、またバブラ１５Ａの温度を２
０±１°Ｃ以内に設定して行う。また、アルシンの流量
は、例えば５００ｓｃｃｍに設定する。
にウェハ１１Ｄとして導入され、バブラ１５Ａ中のＤＭ
ＧａＣｌを、ボンベ１３Ａ中のアルシンおよびボンベ１
３Ｂ中のシランと共に、ライン１２に供給されるＨ2 キ
ャリアガスにより前記反応室１１中に供給することによ
り、前記基板２１上に、前記開口部２２Ａ，２２Ｂにそ
れぞれ対応して、ＧａＡｓよりなるソース領域２３Ａお
よびドレイン領域２３Ｂをエピタキシャルに成長させ
る。ソース領域２３Ａおよびドレイン領域２３Ｂの成長
は、典型的には反応室１１の内圧を５０Ｔｏｒｒ，基板
温度を６５０°Ｃ、バブラ１５ＡへのＨ2 キャリアガス
の流量を５００ｓｃｃｍ、またバブラ１５Ａの温度を２
０±１°Ｃ以内に設定して行う。また、アルシンの流量
は、例えば５００ｓｃｃｍに設定する。
【００１８】上記の条件により、前記開口部２２Ａおよ
び２２Ｂにおいて、ソース領域２３Ａおよびドレイン領
域２３Ｂが、０．３ｎｍ／ｓｅｃの堆積速度で成長する
ことが確認された。ただし、この値は、４インチ径の基
板を使い、マスク２２の開口率が約１０％の場合につい
てのものである。また、ボンベ１３Ｂ中のシランのかわ
りにジシラン（Ｓｉ2 Ｈ6 ）をｎ型ドーピングガスとし
て使うこともできる。例えば、濃度が５０ｐｐｍのジシ
ランを５０ｓｃｃｍの流量で反応室１１中に供給するこ
とにより、形成されるソース領域２３Ａおよびドレイン
領域２３Ｂのキャリア密度を４．５×１０18／ｃｍ3 に
設定することが可能になる。
び２２Ｂにおいて、ソース領域２３Ａおよびドレイン領
域２３Ｂが、０．３ｎｍ／ｓｅｃの堆積速度で成長する
ことが確認された。ただし、この値は、４インチ径の基
板を使い、マスク２２の開口率が約１０％の場合につい
てのものである。また、ボンベ１３Ｂ中のシランのかわ
りにジシラン（Ｓｉ2 Ｈ6 ）をｎ型ドーピングガスとし
て使うこともできる。例えば、濃度が５０ｐｐｍのジシ
ランを５０ｓｃｃｍの流量で反応室１１中に供給するこ
とにより、形成されるソース領域２３Ａおよびドレイン
領域２３Ｂのキャリア密度を４．５×１０18／ｃｍ3 に
設定することが可能になる。
【００１９】図４（Ｂ）の工程の後、図４（Ｃ）に示す
ように、図４（Ｂ）の構造上に開口部２４Ａを有するレ
ジストパターン２４を形成し、レジストパターン２４を
マスクに前記絶縁膜２２をパターニングし、ゲート電極
に対応する開口部２２Ｃを絶縁膜２２中に形成する。さ
らに、図５（Ｄ）の工程において、前記開口部２２Ｃを
埋めるように、ＷＳｉ，ＷＴｉ，ＷＮあるいはＷＳｉＮ
等の高融点金属化合物よりなるゲート電極２５を形成
し、さらに図５（Ｅ）の工程において前記ソース領域２
３Ａおよびドレイン領域２３Ｂ上にオーミック電極２６
Ａ，２６Ｂをそれぞれ形成する。さらに、図５（Ｅ）の
構造では、前記絶縁膜２２上に、前記オーミック電極２
６Ａ，２６Ｂおよびゲート電極２５を覆うように、Ｓｉ
Ｎよりなるパッシベーション膜２７が形成される。
ように、図４（Ｂ）の構造上に開口部２４Ａを有するレ
ジストパターン２４を形成し、レジストパターン２４を
マスクに前記絶縁膜２２をパターニングし、ゲート電極
に対応する開口部２２Ｃを絶縁膜２２中に形成する。さ
らに、図５（Ｄ）の工程において、前記開口部２２Ｃを
埋めるように、ＷＳｉ，ＷＴｉ，ＷＮあるいはＷＳｉＮ
等の高融点金属化合物よりなるゲート電極２５を形成
し、さらに図５（Ｅ）の工程において前記ソース領域２
３Ａおよびドレイン領域２３Ｂ上にオーミック電極２６
Ａ，２６Ｂをそれぞれ形成する。さらに、図５（Ｅ）の
構造では、前記絶縁膜２２上に、前記オーミック電極２
６Ａ，２６Ｂおよびゲート電極２５を覆うように、Ｓｉ
Ｎよりなるパッシベーション膜２７が形成される。
【００２０】本実施例では、ソース領域２３Ａおよびド
レイン領域２３Ｂの形成を、図３のバッチ式処理装置に
おいて、ＧａのソースとしてＤＭＧａＣｌを使うことに
より、有機Ｇａ化合物の析出物を生じることなく、また
室温でバブリングを行うことにより、他のIII 族元素の
バブリングに影響することなく、十分な成長速度で行う
ことができる。
レイン領域２３Ｂの形成を、図３のバッチ式処理装置に
おいて、ＧａのソースとしてＤＭＧａＣｌを使うことに
より、有機Ｇａ化合物の析出物を生じることなく、また
室温でバブリングを行うことにより、他のIII 族元素の
バブリングに影響することなく、十分な成長速度で行う
ことができる。
【００２１】図５（Ｅ）の半導体装置は、オーミック電
極２６Ａあるいは２６Ｂの下にソース領域２３Ａあるい
は２３Ｂが形成されているため、ソース抵抗が低く、優
れた高周波特性を示す。以上の実施例では、ソース領域
２３Ａおよび２３Ｂをｎ型ＧａＡｓの選択成長により形
成したが、本発明はかかる実施例に限定されるものでは
なく、領域２３Ａあるいは２３Ｂを、ＡｌＧａＡｓある
いはＩｎＧａＡｓ、あるいはＡｌＧａＩｎＡｓ等の混晶
により形成してもよい。特にＩｎＧａＡｓを選択成長領
域２３Ａあるいは２３Ｂに使った場合、オーミック電極
形成後の熱処理工程が省略できるので有利である。
極２６Ａあるいは２６Ｂの下にソース領域２３Ａあるい
は２３Ｂが形成されているため、ソース抵抗が低く、優
れた高周波特性を示す。以上の実施例では、ソース領域
２３Ａおよび２３Ｂをｎ型ＧａＡｓの選択成長により形
成したが、本発明はかかる実施例に限定されるものでは
なく、領域２３Ａあるいは２３Ｂを、ＡｌＧａＡｓある
いはＩｎＧａＡｓ、あるいはＡｌＧａＩｎＡｓ等の混晶
により形成してもよい。特にＩｎＧａＡｓを選択成長領
域２３Ａあるいは２３Ｂに使った場合、オーミック電極
形成後の熱処理工程が省略できるので有利である。
【００２２】本発明では、バブラ１５ＡにおけるＤＭＧ
ａＣｌのバブリングが室温で行われるため、隣接する、
例えばＴＭＩｎあるいはＴＭＡｌを保持するバブラ１５
Ｂでのバブリング温度が変化する等の問題は生じること
がなく、選択成長を安定して行うことが可能になる。例
えばＴＭＩｎをバブラ１５Ｂでバブリングする場合、バ
ブラ１５Ｂの温度は２０±１°Ｃ以内に保持する必要が
ある。 ［実施例２］図６（Ａ）〜（Ｃ）は、本発明の第２実施
例によるＭＥＳＦＥＴ３０の製造工程を示す。ただし、
図６（Ａ）〜（Ｃ）中、先に説明した部分には対応する
参照符号を付し、説明を省略する。
ａＣｌのバブリングが室温で行われるため、隣接する、
例えばＴＭＩｎあるいはＴＭＡｌを保持するバブラ１５
Ｂでのバブリング温度が変化する等の問題は生じること
がなく、選択成長を安定して行うことが可能になる。例
えばＴＭＩｎをバブラ１５Ｂでバブリングする場合、バ
ブラ１５Ｂの温度は２０±１°Ｃ以内に保持する必要が
ある。 ［実施例２］図６（Ａ）〜（Ｃ）は、本発明の第２実施
例によるＭＥＳＦＥＴ３０の製造工程を示す。ただし、
図６（Ａ）〜（Ｃ）中、先に説明した部分には対応する
参照符号を付し、説明を省略する。
【００２３】図６（Ａ）を参照するに、本実施例では前
記ＧａＡｓ基板２１上にｎ型ＩｎＧａＡｓ層２１Ｄおよ
び非ド−プＧａＡｓ層２１Ｅが順次形成されており、さ
らに前記ＧａＡｓ層２１Ｅ中のＩｎＧａＡｓ層２１Ｄを
露出する凹部中には、、前記ｎ型領域２１Ａの代わり
に、組成がＡｌ0.25Ｇａ0.75Ａｓの非ドープＡｌＧａＡ
ｓ層（２１Ａ）1 と非ドープＧａＡｓ層（２１Ａ）2 と
よりなるチャネル構造２１Ａ’が形成され、前記チャネ
ル構造２１Ａ’に対応して、最初のゲート電極２５が形
成される。ゲート電極２５は、ＷＳｉ，ＷＴｉ，ＷＮあ
るいはＷＳｉＮ等の高融点金属化合物よりなり、さらに
前記基板２１上には、ＳｉＯ2 あるいはＳｉＯＮよりな
る絶縁膜２２が、ゲート電極２５の形状に対応した形状
で形成される。
記ＧａＡｓ基板２１上にｎ型ＩｎＧａＡｓ層２１Ｄおよ
び非ド−プＧａＡｓ層２１Ｅが順次形成されており、さ
らに前記ＧａＡｓ層２１Ｅ中のＩｎＧａＡｓ層２１Ｄを
露出する凹部中には、、前記ｎ型領域２１Ａの代わり
に、組成がＡｌ0.25Ｇａ0.75Ａｓの非ドープＡｌＧａＡ
ｓ層（２１Ａ）1 と非ドープＧａＡｓ層（２１Ａ）2 と
よりなるチャネル構造２１Ａ’が形成され、前記チャネ
ル構造２１Ａ’に対応して、最初のゲート電極２５が形
成される。ゲート電極２５は、ＷＳｉ，ＷＴｉ，ＷＮあ
るいはＷＳｉＮ等の高融点金属化合物よりなり、さらに
前記基板２１上には、ＳｉＯ2 あるいはＳｉＯＮよりな
る絶縁膜２２が、ゲート電極２５の形状に対応した形状
で形成される。
【００２４】次に、図６（Ｂ）の工程において、図６
（Ａ）の構造上に、前記チャネル構造２１Ａ’に対応す
る領域を露出する開口部３１Ａが形成されたレジストパ
ターン３１Ａが形成され、レジストパターン３１Ａをマ
スクに、前記基板２１の主面に略垂直な方向に作用する
異方性エッチングを行い、前記ゲート電極２５の側壁に
側壁絶縁膜２２ａ，２２ｂを形成する。さらに、前記レ
ジストパターン３１およびゲート電極２５、さらに側壁
絶縁膜２２ａ，２２ｂをマスクに、前記基板２１を、基
板２１の主面に略垂直な方向にエッチングし、前記ゲー
ト電極２５直下のｎ型領域２１Ａの両側に、凹部２１
Ｂ，２１Ｃを形成する。
（Ａ）の構造上に、前記チャネル構造２１Ａ’に対応す
る領域を露出する開口部３１Ａが形成されたレジストパ
ターン３１Ａが形成され、レジストパターン３１Ａをマ
スクに、前記基板２１の主面に略垂直な方向に作用する
異方性エッチングを行い、前記ゲート電極２５の側壁に
側壁絶縁膜２２ａ，２２ｂを形成する。さらに、前記レ
ジストパターン３１およびゲート電極２５、さらに側壁
絶縁膜２２ａ，２２ｂをマスクに、前記基板２１を、基
板２１の主面に略垂直な方向にエッチングし、前記ゲー
ト電極２５直下のｎ型領域２１Ａの両側に、凹部２１
Ｂ，２１Ｃを形成する。
【００２５】次に、図６（Ｃ）の工程において、図６
（Ｂ）の構造を、レジストパターン３１を除去した後、
図５の気相堆積装置の反応室１１に導入し、ＤＭＧａＣ
ｌをＧａの原料として、ＧａＡｓ領域２３Ａ，２３Ｂ
を、ぞれぞれ前記凹部２１Ｂ，２１Ｃを埋めるように選
択成長により形成する。その際、ゲート電極２５および
側壁絶縁膜２２ａ，２２ｂは、絶縁膜２２と共に、選択
成長マスクとして作用する。
（Ｂ）の構造を、レジストパターン３１を除去した後、
図５の気相堆積装置の反応室１１に導入し、ＤＭＧａＣ
ｌをＧａの原料として、ＧａＡｓ領域２３Ａ，２３Ｂ
を、ぞれぞれ前記凹部２１Ｂ，２１Ｃを埋めるように選
択成長により形成する。その際、ゲート電極２５および
側壁絶縁膜２２ａ，２２ｂは、絶縁膜２２と共に、選択
成長マスクとして作用する。
【００２６】本実施例によるＭＥＳＦＥＴ３０では、ソ
ース領域２３Ａおよびドレイン領域２３Ｂが、チャネル
領域として作用するｎ型領域２１Ａの両側に形成される
ため、素子の直列抵抗がさらに減少する。ＭＥＳＦＥＴ
３０は、前記ソース領域２３Ａおよびドレイン領域２３
Ｂ上にそれぞれオーミック電極（図示せず）を、図５
（Ｅ）と同様に形成することにより完成する。
ース領域２３Ａおよびドレイン領域２３Ｂが、チャネル
領域として作用するｎ型領域２１Ａの両側に形成される
ため、素子の直列抵抗がさらに減少する。ＭＥＳＦＥＴ
３０は、前記ソース領域２３Ａおよびドレイン領域２３
Ｂ上にそれぞれオーミック電極（図示せず）を、図５
（Ｅ）と同様に形成することにより完成する。
【００２７】ＭＥＳＦＥＴ２０と同様に、ソース領域２
３Ａおよびドレイン領域２３ＢはＧａＡｓに限定される
ものではなく、ＡｌＧａＡｓ，ＩｎＧａＡｓあるいはＡ
ｌＧａＩｎＡｓ等の混晶であってもよい。以上、本発明
をＭＥＳＦＥＴについて行ったが、本発明はＭＥＳＦＥ
Ｔに限定されるものではなく、ＨＥＭＴ等の他の電界効
果形化合物半導体装置に対しても有効である。
３Ａおよびドレイン領域２３ＢはＧａＡｓに限定される
ものではなく、ＡｌＧａＡｓ，ＩｎＧａＡｓあるいはＡ
ｌＧａＩｎＡｓ等の混晶であってもよい。以上、本発明
をＭＥＳＦＥＴについて行ったが、本発明はＭＥＳＦＥ
Ｔに限定されるものではなく、ＨＥＭＴ等の他の電界効
果形化合物半導体装置に対しても有効である。
【００２８】以上、本発明を好ましい実施例について説
明したが、本発明はこれらの実施例に限定されるもので
はなく、特許請求の範囲に記載した要旨内において、様
々な変形・変更が可能である。
明したが、本発明はこれらの実施例に限定されるもので
はなく、特許請求の範囲に記載した要旨内において、様
々な変形・変更が可能である。
【００２９】
【発明の効果】請求項１〜２０記載の本発明の特徴によ
れば、半導体層上に、ＧａをIII 族元素として含むIII-
V 族化合物半導体よりなる選択成長層を含む化合物半導
体装置の製造方法において、気相成長装置中において、
前記半導体層上に前記選択成長層を、Ｇａの原料として
ジメチルガリウムクロライドを使って選択成長させるこ
とにより、前記選択成長層が、前記半導体層上に析出物
を生じることなく、またジメチルガリウムクロライドの
バブリングを室温で行うことにより、他の原料のバブリ
ング、従って気相原料の供給速度に影響を与えることな
く、しかも十分な成長速度で、形成される。このため、
本発明は、特に複数のバブラを使って混晶系材料により
選択成長層を形成するのに適している。また、本発明
は、特に、反応室の容積が大きい量産用のバッチ式気相
成長装置において効果を発揮する。
れば、半導体層上に、ＧａをIII 族元素として含むIII-
V 族化合物半導体よりなる選択成長層を含む化合物半導
体装置の製造方法において、気相成長装置中において、
前記半導体層上に前記選択成長層を、Ｇａの原料として
ジメチルガリウムクロライドを使って選択成長させるこ
とにより、前記選択成長層が、前記半導体層上に析出物
を生じることなく、またジメチルガリウムクロライドの
バブリングを室温で行うことにより、他の原料のバブリ
ング、従って気相原料の供給速度に影響を与えることな
く、しかも十分な成長速度で、形成される。このため、
本発明は、特に複数のバブラを使って混晶系材料により
選択成長層を形成するのに適している。また、本発明
は、特に、反応室の容積が大きい量産用のバッチ式気相
成長装置において効果を発揮する。
【図１】本発明の原理を説明する図である。
【図２】（Ａ），（Ｂ）は、本発明の原理を説明する別
の図である。
の図である。
【図３】本発明で使われる気相成長装置の構成を示す図
である。
である。
【図４】（Ａ）〜（Ｃ）は、本発明の第１実施例による
ＭＥＳＦＥＴの製造工程を示す図（その１）である。
ＭＥＳＦＥＴの製造工程を示す図（その１）である。
【図５】（Ｄ），（Ｅ）は、本発明の第１実施例による
ＭＥＳＦＥＴの製造工程を示す図（その２）である。
ＭＥＳＦＥＴの製造工程を示す図（その２）である。
【図６】（Ａ）〜（Ｃ）は、本発明の第２実施例による
ＭＥＳＦＥＴの製造工程を示す図である。
ＭＥＳＦＥＴの製造工程を示す図である。
【図７】（Ａ）〜（Ｃ）は、従来のＭＥＳＦＥＴの製造
工程およびその問題点を説明する図である。
工程およびその問題点を説明する図である。
【図８】従来の気相成長装置の構成を示す図である。
１，２０ ＭＥＳＦＥＴ ２，２１ ＧａＡｓ基板 ２Ａ．２１Ａ ｎ型領域 ３，２２ 絶縁膜 ３Ａ，３Ｂ，２２Ａ，２２Ｂ 開口部 ４Ａ，４Ｂ，２３Ａ，２３Ｂ ＧａＡｓ選択成長領域 ４Ｘ 析出物 １０ 気相成長装置 １１ 反応室 １１Ａ モータ １１Ｂ ホルダ １１Ｃ サセプタ １１Ｄ ウェハ １１Ｅ ヒータ １２ キャリアガスライン １３Ａ，１３Ｂ 気相原料ボンベ １３ａ，１３ｂ，１５ａ，１５ｂ 供給系バルブ １３ａ’，１３ｂ’，１５ａ’，１５ｂ’ 排出系バル
ブ １４ 供給ライン １４’ベントライン １５Ａ，１５Ｂ バブラ １６ 排出ライン ２２ａ，２２ｂ 側壁絶縁膜 ２１Ｂ，２１Ｃ 凹部 ２４，３１ レジスト ２４Ａ，３１Ａ レジスト開口部 ２５ ゲート電極 ２６Ａ，２６Ｂ オーミック電極 ２７ パッシベーション膜
ブ １４ 供給ライン １４’ベントライン １５Ａ，１５Ｂ バブラ １６ 排出ライン ２２ａ，２２ｂ 側壁絶縁膜 ２１Ｂ，２１Ｃ 凹部 ２４，３１ レジスト ２４Ａ，３１Ａ レジスト開口部 ２５ ゲート電極 ２６Ａ，２６Ｂ オーミック電極 ２７ パッシベーション膜
Claims (20)
- 【請求項１】 半導体層上に、ＧａをIII 族元素として
含むIII-V 族化合物半導体よりなる選択成長層を含む化
合物半導体装置の製造方法において、 気相成長装置中において、前記半導体層上に、前記選択
成長層を、Ｇａの原料としてジメチルガリウムクロライ
ドを使って成長させる選択成長工程を含むことを特徴と
する、化合物半導体装置の製造方法。 - 【請求項２】 前記III-V 族化合物半導体は、Ｇａ以外
のIII 族元素を含む混晶よりなることを特徴とする、請
求項１記載の化合物半導体装置の製造方法。 - 【請求項３】 前記III-V 族化合物半導体は、ＡｌＧａ
Ａｓの混晶よりなることを特徴とする、請求項１または
２記載の化合物半導体装置の製造方法。 - 【請求項４】 前記III-V 族化合物半導体は、ＩｎＧａ
Ａｓの混晶よりなることを特徴とする、請求項１または
２記載の化合物半導体装置の製造方法。 - 【請求項５】 前記III-V 族化合物半導体は、ＡｌＧａ
ＩｎＡｓの混晶よりなることを特徴とする、請求項１ま
たは２記載の化合物半導体装置の製造方法。 - 【請求項６】 前記選択成長工程は、前記ジメチルガリ
ウムクロライド原料を、室温でバブリングする工程を含
むことを特徴とする、請求項１〜５のうち、いずれか一
項記載の化合物半導体装置の製造方法。 - 【請求項７】 前記選択成長工程は、絶縁膜をマスクと
して実行されることを特徴とする、請求項１〜６のう
ち、いずれか一項記載の化合物半導体装置の製造方法。 - 【請求項８】 前記選択成長工程は、金属あるいは金属
化合物をマスクとして実行されることを特徴とする、請
求項１〜６のうち、いずれか一項記載の化合物半導体装
置の製造方法。 - 【請求項９】 前記選択成長工程は、金属あるいは金属
化合物パターンと、絶縁膜パターンとをマスクとして実
行されることを特徴とする、請求項１〜６のうち、いず
れか一項記載の化合物半導体装置の製造方法。 - 【請求項１０】 前記気相成長装置は、バッチ式の気相
成長装置であることを特徴とする、請求項１〜９のう
ち、いずれか一項記載の化合物半導体装置の製造方法。 - 【請求項１１】 第１の半導体層上に、ＧａをIII 族元
素として含むIII-V族化合物よりなる第２の半導体層を
選択的に成長させる半導体層の成長方法において、 気相成長装置中において、前記第１の半導体層上に、前
記第２の半導体層を、Ｇａの原料としてジメチルガリウ
ムクロライドを使って成長させる工程を含むことを特徴
とする半導体層の成長方法。 - 【請求項１２】 前記III-V 族化合物半導体は、Ｇａ以
外のIII 族元素を含む混晶よりなることを特徴とする、
請求項１１記載の半導体層の成長方法。 - 【請求項１３】 前記III-V 族化合物半導体は、ＡｌＧ
ａＡｓの混晶よりなることを特徴とする、請求項１１ま
たは１２記載の半導体層の成長方法。 - 【請求項１４】 前記III-V 族化合物半導体は、ＩｎＧ
ａＡｓの混晶よりなることを特徴とする、請求項１１ま
たは１２記載の半導体層の成長方法。 - 【請求項１５】 前記III-V 族化合物半導体は、ＡｌＧ
ａＩｎＡｓの混晶よりなることを特徴とする、請求項１
１または１２記載の半導体層の成長方法。 - 【請求項１６】 前記選択成長工程は、前記ジメチルガ
リウムクロライド原料を、室温でバブリングする工程を
含むことを特徴とする、請求項１１〜１５のうち、いず
れか一項記載の半導体層の成長方法。 - 【請求項１７】 前記選択成長工程は、絶縁膜をマスク
として実行されることを特徴とする、請求項１１〜１６
のうち、いずれか一項記載の半導体層の成長方法。 - 【請求項１８】 前記選択成長工程は、金属または金属
化合物をマスクとして実行されることを特徴とする請求
項１１〜１６のうち、いずれか一項記載の半導体層の成
長方法。 - 【請求項１９】 前記選択成長工程は、金属または金属
化合物パターンと絶縁膜パターンとをマスクとして実行
されることを特徴とする請求項１１〜１６のうち、いず
れか一項記載の半導体層の成長方法。 - 【請求項２０】 前記気相成長装置は、バッチ式の気相
成長装置であることを特徴とする請求項１１〜１９のう
ち、いずれか一項記載の半導体層の成長方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25578397A JPH1197456A (ja) | 1997-09-19 | 1997-09-19 | 半導体層の成長方法および化合物半導体装置の製造方法 |
| US09/083,398 US6242327B1 (en) | 1997-09-19 | 1998-05-22 | Compound semiconductor device having a reduced source resistance |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25578397A JPH1197456A (ja) | 1997-09-19 | 1997-09-19 | 半導体層の成長方法および化合物半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1197456A true JPH1197456A (ja) | 1999-04-09 |
Family
ID=17283581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25578397A Pending JPH1197456A (ja) | 1997-09-19 | 1997-09-19 | 半導体層の成長方法および化合物半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1197456A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006140450A (ja) * | 2004-10-05 | 2006-06-01 | Rohm & Haas Electronic Materials Llc | 有機金属化合物 |
-
1997
- 1997-09-19 JP JP25578397A patent/JPH1197456A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006140450A (ja) * | 2004-10-05 | 2006-06-01 | Rohm & Haas Electronic Materials Llc | 有機金属化合物 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2817995B2 (ja) | ▲ｉｉｉ▼―▲ｖ▼族化合物半導体ヘテロ構造基板および▲ｉｉｉ▼―▲ｖ▼族化合物ヘテロ構造半導体装置 | |
| JP3093904B2 (ja) | 化合物半導体結晶の成長方法 | |
| US8030638B2 (en) | Quasi single crystal nitride semiconductor layer grown over polycrystalline SiC substrate | |
| JP3279528B2 (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体の製造方法 | |
| JPH0629215A (ja) | 半導体層の選択的なエピタキシ方法 | |
| US6242327B1 (en) | Compound semiconductor device having a reduced source resistance | |
| JP2000195801A (ja) | 半導体装置の製造方法 | |
| US5656076A (en) | Method for growing III-V group compound semiconductor crystal | |
| JP3326704B2 (ja) | Ｉｉｉ／ｖ系化合物半導体装置の製造方法 | |
| JP2000077336A (ja) | 半導体成長用基板およびその製造方法ならびに半導体装置 | |
| JPH1197456A (ja) | 半導体層の成長方法および化合物半導体装置の製造方法 | |
| JP5331978B2 (ja) | 電界効果トランジスタの製造方法及びその電界効果トランジスタ | |
| JP3223575B2 (ja) | 化合物半導体とその製造方法 | |
| JP3388189B2 (ja) | 化合物半導体装置の製造方法 | |
| JP2008103546A (ja) | Ｉｉｉ−ｖ族化合物半導体素子及びｉｉｉ−ｖ族化合物半導体エピタキシャルウェハ | |
| JP3416051B2 (ja) | Ｉｉｉ−ｖ族化合物半導体装置の製造方法 | |
| JP3194327B2 (ja) | 有機金属気相成長法 | |
| US11646200B2 (en) | Integration of a III-V construction on a group IV substrate | |
| JPH11268996A (ja) | 化合物半導体混晶の成長方法 | |
| JP3035953B2 (ja) | ▲ｉｉｉ▼―▲ｖ▼族化合物半導体の気相成長方法 | |
| JPH0485946A (ja) | 化合物半導体装置の製造方法 | |
| JP2897107B2 (ja) | 結晶成長方法 | |
| JPH04306821A (ja) | 化合物半導体結晶成長方法 | |
| JP2005347499A (ja) | 電界効果トランジスタ用エピタキシャルウェハ及び高電子移動度トランジスタ用エピタキシャルウェハ | |
| JP2002367918A (ja) | Ｉｉｉ−ｖ族化合物半導体の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040420 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040618 |
|
| A02 | Decision of refusal |
Effective date: 20041019 Free format text: JAPANESE INTERMEDIATE CODE: A02 |