JPH0629215A - 半導体層の選択的なエピタキシ方法 - Google Patents

半導体層の選択的なエピタキシ方法

Info

Publication number
JPH0629215A
JPH0629215A JP3268528A JP26852891A JPH0629215A JP H0629215 A JPH0629215 A JP H0629215A JP 3268528 A JP3268528 A JP 3268528A JP 26852891 A JP26852891 A JP 26852891A JP H0629215 A JPH0629215 A JP H0629215A
Authority
JP
Japan
Prior art keywords
epitaxy
etching
group
selective
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3268528A
Other languages
English (en)
Inventor
Rosette Azoulay
ロゼット・アズラ
Louis Dugrand
ルイス・デュグラン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CENTRE NAT ETD TELECOMM
France Telecom R&D SA
Original Assignee
CENTRE NAT ETD TELECOMM
Centre National dEtudes des Telecommunications CNET
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CENTRE NAT ETD TELECOMM, Centre National dEtudes des Telecommunications CNET filed Critical CENTRE NAT ETD TELECOMM
Publication of JPH0629215A publication Critical patent/JPH0629215A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 記載した欠点の回避を可能にするＯＭＣＶＤ
成長構造における完全に選択的なエピタキシおよび任意
なエツチング方法を提供することにある。 【構成】 この方法はＩＩＩ−ＶまたはＩＩ−ＶＩ単結
晶材料２上にマスク層６を堆積し、前記マスク層６を選
択的なエピタキシが実施できる材料の区域に面する開口
１０を形成するためにエツチングし、かつ次いで 半導
体層のエピタキシをＯＭＣＶＤ構造において前記区域上
に、大気圧下で、前記マスクされた材料を同時に少なく
とも１つのＩＩＩまたはＩＩ族元素および少なくとも１
つのＶまたはＶＩ族元素の化学的物体の蒸気に、ならび
に塩酸またはＶまたはＶＩ族元素の少なくとも１つのハ
ロゲン化物の蒸気にさらす。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体層の選択的なエ
ピタキシ方法に関し、より詳細には、とくにマイクロエ
レクトロニクスおよびオプトエレクトロニクスにとくに
使用できるエピタキシ成長の多層半導体構造の製造を可
能にするＯＭＣＶＤ成長構造（フレーム）におけるＩＩ
Ｉ−ＶまたはＩＩ−ＶＩ族材料の選択的なエピタキシお
よび任意のエツチング方法に関するものである。したが
つて、これらの構造は集積回路、埋め込みレーザソー
ス、集積レーザ導波成分、フオトコンダクタ等の製造に
使用される。本発明はとくに遠距離通信の分野に適用さ
れる。
【０００２】
【従来の技術】ＩＩＩ−Ｖ族材料は元素の周期分類のコ
ラムＩＩＩの１またはそれ以上の元素およびコラムＶの
１またはそれ以上の元素を含みそしてＩＩ−ＶＩ族材料
は前記分類の少なくとも１つのＩＩ族元素および少なく
とも１つのＶＩ族元素を含んでいる材料である。
【０００３】同一支持板上への幾つかのＩＩＩ−Ｖまた
はＩＩ−ＶＩ成分の集積がマイクロエレクトロニクスお
よびオプトエレクトロニクス双方における製造の目標で
ある。このため、前記材料のエツチングオプト選択的な
エピタキシングの手順を制御する必要がある。
【０００４】選択的なエピタキシは誘電体層または金属
層により部分的にマスクされた単結晶基板上への局部的
な単結晶堆積の製造を可能にする。エピタキシは成長が
マスクの開口において単に行われるとき全体的に選択的
であると言われそして堆積は、マスクされた部分および
マスクされない部分の相対的な寸法に関係なく、マスク
上に観察されない。
【０００５】さらに、最終構造が平らであるならば、す
なわちすべての構成要素が同一レベルならば、次の技術
的工程が非常に容易に行われる。それゆえ、所望の形状
にしたがつて板をエツチングしかつこの方法において画
成されたキヤビテイまたは溝内に構成要素を選択的に堆
積することができねばならない。
【０００６】それゆえ、以下の工程、すなわち、 １．マスクの堆積 ２．マスクのエツチング ３．マスクの開口を通しての基板のエツチング ４．マスクの開口の構成要素の選択的なエピタキシ を実行する問題がある。
【０００７】現在、工程３および４は、エツチング室か
らエピタキシ室へのサンプルの転送の間中基板の表面を
汚染することができる異なる構造において行われてい
る。これはとくに一般に使用される異なる型のエツチン
グおよびエピタキシによる。
【０００８】したがつて、現在、ＩＩＩ−Ｖ族材料のエ
ピタキシは超高真空状態で運転する分子ビームエピタキ
シまたはＭＢＥ、または大気圧または低圧で運転するＯ
ＭＣＶＤと呼ばれる有機金属化合物を使用する気相成長
により行われている。さらに、これらの材料のエツチン
グは現在湿式方法、すなわち大気圧で溶液中に酸の混合
物を使用する化学エツチング、または低圧で反応イオン
エツチング（ＲＩＥ）のごとき乾式方法により行われて
いる。とくに、エル・ヘンリおよびシー・ボードリの名
義で提出されたフランス特許第２６１５６５５号はＣＨ
4 ／Ａｒ／Ｈ2のガス状混合物および１ないし４Ｐａの
圧力によるＲＩＥエツチングを教示している。
【０００９】一般に、ＧａＡｓのＯＭＣＶＤエピタキシ
はそれぞれのガリウムおよび砒素源としてトリメチルガ
リウム（ＴＭＧ）およびＡｓＨ3 で出発する大気圧で行
われる。ＧａＡｌＡｓエピタキシのために、またアルミ
ニウム源としてトリメチルアルミニウム（ＴＭＡｌ）が
使用される。エピタキシがマスクとして誘電体で被覆さ
れた基板上で行われるとき、ＧａＡｓまたはＧａＡｌＡ
ｓの成長がマスクの開口における単結晶かつ一般には誘
電体上の多結晶である。かくして、この型の成長は完全
に選択的でない。
【００１０】ＧａＡｓの完全に選択的なエピタキシを、
すなわち誘電体上のいかなる堆積もなしに得るために、
２つのＯＭＣＶＤエピタキシのアプローチが研究されて
おり、その一方は物理的な成長条件（反応炉圧力、基板
温度）を変化することでありかつ他方は化学的な成長条
件（新たな分子の製造）を変化することである。
【００１１】これらの公知の完全に選択的なＯＭＣＶＤ
エピタキシ方法は、残念ながら、有害であるかも知れな
い過程の補完的な制約（より困難な性能条件、製造コス
トの増加）を導く低圧でエピタキシする必要、またはエ
ピタキシされるべき各材料用の特別な分子を合成する必
要のごとき特別な制約を導く。
【００１２】ＳｉＮX により部分的にマスクされたＧａ
Ａｓ基板上のＧａＡｓの低圧の完全に選択的なエピタキ
シ（１０Ｔｏｒｒ，すなわち１．３・１０3 Ｐａ）が雑
誌クリスタル・グロース、１９８５年、７３、７３ない
し７６ページの「低圧ＭＯＶＰＥによるＧａＡｓの選択
的なエピタキシヤル成長」と題するケー・カモン等によ
る論文に記載されている。このエピタキシはそれぞれガ
リウムおよび砒素源としてＴＭＣおよび砒素により出発
して実施される。
【００１３】１９８９年６月３日の雑誌「応用物理（Ａ
ｐｐｌ．ｐＨＹｓ．Ｌｅｔｔ．）」５４，第１０号、９
１０−９１２ページの「ＧａＡｓの通常の金属有機気相
エピタキシにおける選択的なエピタキシ」と題するテイ
ー・エフ・クーシユ等による論文において完全に選択的
なＧａＡｓエピタキシがガリウム先駆物質として低圧
（９０Ｔｏｒｒ，すなわち１．２・１０3 Ｐａ）でジエ
チルガリウム塩化物（ＤＥＧａＣｌ）を使用して記載さ
れている。低圧、すなわち大気圧より低い圧力の使用に
関連付けられる制約とは別に、この方法は市場で手に入
らずかつそれゆえ方法を複雑にしかつより高価にする特
別な分子の製造を要求する。
【００１４】
【発明が解決すべき課題】公知のＲＩＥエツチングおよ
びＭＢＥ成長は低圧を使用する欠点を容認しかつ湿式エ
ツチングは等方性である欠点を容認し、それは微細また
は超微細サイズのエツチングされたパターンの獲得を可
能にしない。
【００１５】それゆえ、本発明は上述した欠点の回避を
可能にするＯＭＣＶＤ成長構造における完全に選択的な
エピタキシおよび任意なエツチング方法を提供する。と
くに、この方法は従来の物理的成長条件および前記成長
に一般に使用されかつ市場で手に入る化学的物体を使用
する。この方法はまた同一成長構造においてＩＩＩ−Ｖ
またはＩＩ−ＶＩ基板のエツチングを可能にする。
【００１６】
【課題を解決するための手段】上記課題を解決するため
に、本発明は、より詳細には、以下の工程、すなわち、
ａ）それぞれＩＩＩ−ＶまたはＩＩ−ＶＩ単結晶材料上
にエピタキシ抵抗マスク層を堆積し、ｂ）前記マスク層
を選択的なエピタキシが実施されることができる材料の
区域に面する開口を形成するためにエツチングし、そし
てｃ）半導体層をＯＭＣＶＤ構造において前記区域上に
エピタキシ成長させることを組み込んでいる少なくとも
１つのＩＩＩ族元素および少なくとも１つのＶ族元素ま
たは少なくとも１つのＩＩ族元素および少なくとも１つ
のＶＩ族元素によつて構成される半導体層の選択的なエ
ピタキシ方法において、前記工程ｃ）が、大気圧下で、
前記マスクされた材料を同時に少なくとも１つのＩＩＩ
またはＩＩ族元素および少なくとも１つのＶまたはＶＩ
族元素の化学的物体の蒸気に、ならびに塩酸またはＶま
たはＶＩ族元素の少なくとも１つのハロゲン化物の蒸気
にさらすことからなり、化学的物体およびハロゲン化物
のＩＩＩおよびＶまたはＩＩまたはＶＩ族元素半導体層
を形成すべくなされる元素であり、前記化学的物体は有
機金属および／または半導体化合物であることを特徴と
する半導体層の選択的なエピタキシ方法。
【００１７】用語「単結晶」は固体単結晶基板、基板上
にエピタキシされた単結晶半導体層または単結晶半導体
層の積み重ねを意味するものと理解される。
【００１８】本発明による方法はいかなる半導体層にも
および二成分、三成分または四成分のＩＩＩ−Ｖ族材料
に適用可能である。とくに、ＩＩＩ族元素はガリウム、
インジウム、アルミニウムおよびその混合物からえらば
れそしてＶ族元素は燐、砒素、アンチモニおよびその混
合物から選ばれる。
【００１９】本発明はＧａＡｓまたは０＜ｘ＜１の関係
を有するＧａ1 - X ＡｌX Ａｓのエピタキシにとくに良
好に適用されるが、またすべてのインジウムおよび／ま
たは燐組成物のＩｎＰ，ＧａＩＩｎＡｓおよびＧａＩｎ
ＡｓＰに適用される。
【００２０】さらに、本方法はいかなる半導体材料にも
および二成分、三成分または四成分のＩＩ−ＶＩ族材料
に適用される。ＩＩ族元素は亜鉛、カドミウム、水銀お
よびその混合物から選ばれそしてＶＩ族元素は硫黄、セ
レニウム、テルルおよびその混合物から選ばれる。
【００２１】ＩＩＩ−Ｖ半導体層は元素ＩＩＩのポリア
ルキルおよび元素Ｖのポリアルキルの熱分解によるかま
たは元素ＩＩＩポリアルキルおよび元素Ｖの水素化合物
の熱分解により成長させられる。
【００２２】ＩＩ−ＶＩ層の成長は元素ＩＩのポリアル
キルおよび元素ＶＩのポリアルキルの熱分解によるかま
たは元素ＩＩのポリアルキルおよび元素ＶＩの水素化合
物の熱分解により行われる。使用されるアルキル基は１
ないし３個の炭素原子を有する。
【００２３】とくに、ガリウム、インジウムまたはアル
ミニウムをそれぞれ含有する半導体層の堆積はトリメチ
ルガリウム（ＴＭＧ）またはトリエチルガリウム（ＴＥ
Ｇ）；トリエチルインジウム（ＴＥＩ）またはトリメチ
ルインジウム（ＴＭＩ）およびトリメチルアルミニウム
（ＴＭＡｌ）の分解により行われる。
【００２４】燐、砒素またはアンチモニを含有する半導
体層の堆積はホスヘン（ＰＨ3 ）、トリメチルホスヘン
（ＴＭＴ）またはトリエチルホスヘン（ＴＥＰ）；アル
シン（ＡｓＨ3 ）またはトリメチルアルシン（ＴＭＡ
ｓ）およびアンチモニ水素化物（ＳｂＨ3 ）またはトリ
メチルアンチモニ（ＴＭＳ）の分解により行われる。
【００２５】亜鉛、カドミウムまたは水銀を含有する層
の堆積はそれぞれジエチルスズ（ＤＥＺ）、トリメチル
亜鉛（ＴＭＺ）またはジメチル亜鉛（ＤＭＺ）；ジメチ
ルカドミウム（ＤＭＣ）およびジメチル水銀（ＤＭＨ
ｇ）の分解により行われる。硫黄、セレニウムまたはテ
ルルを含有する層の堆積に関して、それぞれ硫化水素
（Ｈ2 Ｓ）；セレン化水素（Ｈ2 Ｓｅ）またはジメチル
セレニウム（ＤＭＳｅ）およびトリメチルテルル（ＤＭ
Ｔｅ）またはジエチルテルル（ＤＥＴｅ）が使用され
る。
【００２６】ｐドーピングされたＩＩＩ−Ｖ族半導体層
のエピタキシは選択的なエピタキシがそれに実行される
ことができる材料を元素の周期分類のＩＩ族元素の有機
金属化合物の作用に従わさせることにより得られる。こ
の有機化合物は一般に上述した金属ポリアルキルの１つ
である。
【００２７】ｎドーピングされたＩＩＩ−Ｖのエピタキ
シされた層を得るために、材料はまた有機金属化合物ま
たは、前記で言及されたように、元素の周期分類のコラ
ムＶＩの元素の水素化合物にさらされる。また、有機金
属化合物またはコラムＩＶの水素化合物を使用すること
ができる。このために、シラン（ＳｉＨ4 ）またはトリ
メチルスズ（ＴＭＳ）を使用することができる。
【００２８】ｎドーピングされたＩＩ−ＶＩエピタキシ
された層を得るために、材料はＴＭＧのごときコラムＩ
ＩＩの元素の有機金属化合物の蒸気にさらされる。
【００２９】すべてのポリアルキルおよび水素化合物は
ドーピングされてもまたはされなくてもよくかつ市場で
手に入るＩＩＩ−ＶまたはＩＩ−ＶＩ層のＯＭＣＶＤ成
長に通常使用される。
【００３０】一般に、ＩＩＩ−ＶおよびＩＩ−ＶＩ層の
エピタキシは層と同一の性質の基板、すなわち、ＩＩＩ
−ＶまたはＩＩ−ＶＩ材料上で行われる。しかしなが
ら、ＧａＡｓ基板上のＺｎＳｅの選択的なエピタキシの
場合に異なる性質の基板を使用することができる。
【００３１】選択的なエピタキシに使用される元素Ｖま
たはＶＩのハロゲン化物は塩化物、臭化物またはフッ化
物にすることができかつ塩化物が好適である。
【００３２】ＧａＡｓまたは０＜ｘ≦１の関係を有する
Ｇａ1 - X ＡｌX Ａｓの選択的なエピタキシの特別な場
合において、三塩化砒素（ＡｓＣｌ3 ）が選択的なハロ
ゲン化物として使用される。この製品は純粋な形で市場
で手に入る利点を有する。
【００３３】ＧａＩｎＡｓＰエピタキシのために、選択
的なハロゲン化物としてＡｓＣｌ3またはＰＣｌ3 を使
用することができる。ＨｇＣｄＴｅのためにＨＣｌが使
用される。ＺｎＳｅエピタキシのために、選択的なハロ
ゲン化物としてＳｅＣｌ4 が使用され、一方０＜ｙ＜１
の関係を有するＺｎＳ1 - y Ｓｅy のために選択的なハ
ロゲン化物としてＳｅＣｌ4 またはＳＣｌ4 のいずれか
が使用される。
【００３４】本発明による方法はまた、工程ｂ）とｃ）
との間で、選択的なエピタキシが行われることができか
つエピタキシに関してと同一のＯＭＣＶＤ成長構造を使
用するＩＩＩ−ＶまたはＩＩ−ＶＩ族材料のマスクされ
てない区域のエツチングを許容する。かくして、エツチ
ング構造から選択的なエピタキシ構造へのＩＩＩ−Ｖま
たはＩＩ−ＶＩ材料の転送を除去することにより、エピ
タキシが行われることができる材料の表面の汚染の危険
が減少する。加えて、前記エツチングは異方性である。
【００３５】選択的なエピタキシと同様に、エピタキシ
が実施されることができるＩＩＩ−ＶまたはＩＩ−ＶＩ
のマスクされてない区域のエツチングはエツチングされ
るべき材料を構成するＩＩＩ，Ｖ，ＩＩまたはＶＩ族元
素の少なくとも１つのハロゲン化物の蒸気を使用して低
圧で実施される。
【００３６】ＧａＡｓエツチングのために、元素Ｖのハ
ロゲン化物かつとくに三塩化砒素が使用される。ＧａＩ
ｎＡｓＰエツチングのために、ＰＣｌ3 またはＡｓＣｌ
3 を使用することができる。ＨＣｌはＨｇＣｄＴｅエツ
チングに使用されることができそしてＺｎＳｅエツチン
グのために、エツチングされるべき材料の組成の結果と
してＳｅＣｌ4 またはＳＣｌ4 のいずれかが使用され
る。
【００３７】本発明による方法は、ＩＩＩ−ＶまたはＩ
Ｉ−ＶＩ族材料のエピタキシおよび／またはエツチング
のためにＩＩＩ，Ｖ，ＩＩまたはＶＩ族元素のハロゲン
化物を導入するためのラインが付加されて、現存するＯ
ＭＣＶＤ成長構造により行われることができる。
【００３８】使用される成長温度は通常使用される温度
である。ＧａＡｓエピタキシに関して、一般に使用され
る成長温度は６５０ないし７５０°Ｃの間である。この
範囲が好ましくは成長に使用される。しかしながら、堆
積の選択性を損なうことなしにこの温度外で作動するこ
とができる。
【００３９】ＩＩＩ−Ｖ族材料の選択的なエピタキシお
よびエツチングは高温、即ち６００°Ｃ以上で行われ、
その結果エピタキシおよび／またはエツチングを形成す
るのに使用される材料はこの温度で安定しなければなら
ず、それはとくにマイクロエレクトロニクスにおいて一
般に使用される感光性樹脂の使用を排除する。エツチン
グマスクはとくに誘電体または金属でありそして例えば
シリコン窒化物、シリコン二酸化物、または単結晶形状
で堆積されるタングステンである。
【００４０】本発明によれば、０＜Ｒ≦６かつ好ましく
は１．５≦Ｒ≦６のような元素ＩＩＩ（またはＩＩ）の
ポリアルキル／元素Ｖ（またはＶＩ）のハロゲン化物の
比Ｒのすべての値に関して選択的なエピタキシを得るこ
とができる。しかしながら、この比の最適値はその最高
値、すなわち成長構造における元素ＩＩＩまたはＩＩの
ハロゲン化物の最低値を示す値に対応する。かくして、
エピタキシされた層の最も魅力のある表面状態が得られ
るのはこれらの条件下である。ＧａＡｓおよびＧａ
1 - X ＡｌX Ａｓエピタキシの特別な場合に、ＡｓＨ3
／ＴＭＧ最適比は２０である。
【００４１】本発明の方法はどのような結晶方位を有す
る材料にも適用されることができる。しかしながら、一
般には＜００１＞面が使用され、なぜならばこれはオプ
トエレクトロニクスにおいて一般に使用される２つの裂
開面＜１１０＞および＜１１０＞を有するためである。
留意されるべきことは材料のこの方位が成長の選択性に
影響を持たないということである。
【００４２】本発明の他の特徴および利点は添付図面を
参照して以下の例示的かつ非限定的な説明から推測され
ることができる。
【００４３】
【実施例】以下の説明はＧａＡｓ基板上のＧａＡｓまた
はＧａＡｌＡｓの選択的なエピタキシに関する。しかし
ながら、前述されたように、本発明は非常に多くの全般
的な用途を有する。
【００４４】図１ないし図４は本発明による方法の種々
の工程を断面形状で略示する。図１に示されるように、
出発製品は単結晶ＧａＡＡｓ基板２であり、選択的なエ
ピタキシが行われることができる表面４は＜００１＞面
に対して平行である。前記基板２上には、選択的なエピ
タキシおよびエツチングマスクが製造されるシリコン窒
化物（ＳｉＮ4 ）層６が堆積される。
【００４５】層６の表面上には次いで感光性樹脂からら
作られかつ公知の方法を使用するフオトリソグラフマス
ク８が形成される。このマスク８は選択的なエピタキシ
が行われることができる基板ふの区域に面する開口１０
を有する。これに樹脂８によりマスクされてない区域を
それから除去するためにマスク層６のエツチングが続
く。このエツチングはフッ化水素酸溶液を使用する化学
的エツチングである。化学的な方法を使用する公知の方
法においての樹脂マスク８の除去に続いて、図２に示さ
れる構造が得られる。得られたマスク層のパターン６
ａ、ならびに開口９は基板２の方向＜１１０＞および＜
１１０＞に対して平行な帯片により構成される。
【００４６】これにシリコン窒化物で被覆されない基板
２の領域のエツチングが続く。このエツチングは、図５
に示される方法において、ＡｓＣｌ3 供給が付加される
公知のＯＭＣＶＤ構造においてＡｓＣｌ3 により実施さ
れる。このエツチングは大気圧で実施される。基板に形
成される穴は図２に符号１２で示される。
【００４７】同一のＯＭＣＶＤ構造を使用して、これに
選択的なＧａＡｓエピタキシが追随する。得られる構造
は図３に示される。基板２の穴１２にエピタキシされた
ＧａＡｓは符号１４で示される。
【００４８】この選択的なエピタキシは基板２を６５０
ないし７５０°Ｃに加熱しかつ一般に水素により構成さ
れるベクトルガスに希釈されたＴＭＧ，ＡｓＨ3 および
ＡｓＣｌ3 の混合物を使用することにより実施される。
エピタキシは大気圧で実施される。
【００４９】これらの条件により、完全に選択的なエピ
タキシが得られそして誘電体表面が成長ガスにさらされ
たＧａＡｓ表面より長いけれども、クリスタライトはシ
リコン窒化物パターン６ａ上に現れない。さらに、エピ
タキシヤル成長の間中生じる結晶面はパターン６ａの方
向、すなわち、方向＜１１０＞または＜１１０＞に追随
する。
【００５０】本発明者等は成長率に関してＴＭＧ／Ａｓ
Ｃｌ3 比の影響を研究しかつ成長率はこの比により増加
すすることが判った。これらの結果を説明するために、
彼らは以下の反応メカニズムを提案している。
【００５１】すなわち、ＡｓＣｌ3 は以下の反応
（１）、 ＡｓＣｌ3 ＋３／２Ｈ2 ＝１／４Ａｓ4 ＋３ＨＣｌ （１） にしたがつて分解する。
【００５２】形成される塩化水素ガス（ＨＣｌ）は次い
で誘電体上に吸収されかつ成長を阻止する。２つの反応
は開口１２において競合しており、エツチングは次式
（２） ＧａＡｓ＋ＨＣｌ＝ＧａＣｌ＋１／４Ａｓ＋１／２Ｈ2 （２） により支配されそして成長は式（３） Ｇａ（ＣＨ3 ）＋ＡｓＨ3 ＝ＧａＡｓ＋３ＣＨ4 （３） により支配される。
【００５３】ＴＭＧ／ＡｓＣｌ3 比を変化することによ
り、これらの反応の一方または他方を有利にすることが
できかつ続いて堆積率を変化することができる。
【００５４】ＴＭＧ／ＡｓＣｌ3 比の最適値は、これら
の条件によりエピタキシされた帯片１４の最も魅力のあ
る表面状態が得られるため、ＡｓＣｌ3 およびマスクの
パターン６ａの最低値に対応する値である。この最適値
は２０である。化学的エツチングによるマスクのパター
ン６ａの除去に続いて、図４の構造が得られる。
【００５５】エピタキシの存続時間およびガス流量に作
用することにより、その表面が基板２の表面と同一であ
るエピタキシされた区域１４を形成することができる。
これは示される全く平らな構造を付与する。
【００５６】同一方法において、本発明者は補完的なエ
ピタキシガスとしてＴＭＡｌを使用するｘ＝０．２を有
するＧａ1 - X ＡｌX Ａｓの選択的なエピタキシを実施
した。運転条件は、得られた結果であるように同一であ
つた。
【００５７】図５はＩＩＩ−Ｖ基板のエツチングおよび
その上のＩＩＩ−Ｖ半導体層の選択的なエピタキシのた
めのＯＭＣＶＤ構造を略示する。
【００５８】垂直形状を有するこの装置は、その中に処
理されるべきマスクされたＩＩＩ−Ｖ単結晶材料基板２
４を支持するサセプタ２２が配置されるシリカガラス反
応炉２０を有する。
【００５９】基板をエツチングしかつ選択的なエピタキ
シヤル成長に必要なガスは反応炉２０の端部の一方２６
に導入され、他方は反応ガス（ＣＨ4 ，ＧａＣｌ等）お
よび反応しなかつたガスを排出するのに使用される。
【００６０】図５は反応炉２０内に砒素を導入するため
のパイプ２８、ＡｓＣｌ3 を導入するためのパイプ３
０、ＴＭＡｌを導入するためのパイプ３２およびＴＭＧ
を導入するためのパイプ３４を示す。
【００６１】エピタキシされた区域のｎまたはｐ型のド
ーピングを実施するために、前記装置はまたＤＥＺ導入
パイプ３６およびＳｉＨ4 供給パイプ３８からなる。
【００６２】これらの異なるパイプはマイクロコンピユ
ータ型の電子制御回路４２により公知の方法において制
御される電子弁４０を備えている。また、水素からなる
ベクトルガスを導入するためのパイプ４１がある。
【００６３】ＯＭＣＶＤ構造は公知の方法において制御
される。シリカガラス反応炉２０はエピタキシおよびエ
ツチングの間中基板を加熱するためのハロゲンランプ炉
中に置かれ、前記ランプは符号４６で示される。
【００６４】本発明による方法によれば、図６ないし図
９に略示されるように、同一基板上にレーザおよび導波
管の集積を引き起こすことができる。
【００６５】方位＜１００＞の単結晶ＧａＡｓ基板上
に、有機金属化合物および／または前述されたハロゲン
化合物を使用するレーザの種々の層のエピタキシ、例え
ばｎドーピングされたＧａＡｓバツフア層５２のエピタ
キシ、ｘ＝０．３０を有するより下方のｎドーピングさ
れたＧａ1 - X ＡｌX Ａｓ閉じ込め層のエピタキシ、次
いで意図的にでなくドーピングされたＧａＡｓ能動層５
６のエピタキシ、ｘ＝０．３０を有する上方のｐドーピ
ングされたＧａ1 - X ＡｌX Ａｓ閉じ込め層５８および
最後にｐ＋ドーピングされたＧａＡｓ接触層６０がＯＭ
ＣＶＤ構造において連続して行われる。
【００６６】シリコン窒化物マスク６２は次いで図１な
いし図４に記載された方法において製造され、製造され
るべきレーザの横方向寸法および導波管の横方向寸法を
一定にする。
【００６７】次いで、図５の装置を使用して、エピタキ
シされた層６０ないし５２が種々の導波管層の選択的な
エピタキシが行われることができる基板５８の領域が露
出されるまでエツチングされる。このエツチングはＡｓ
Ｃｌ3 により大気圧で実施されかつこの方法においてレ
ーザが形成される。
【００６８】次いで同一構造を使用して、導波管の下方
閉じ込め層を構成するｘ＝０．３０を有するＧａ1 - X
ＡｌX Ａｓ層６２の選択的なエピタキシがあり、案内層
を構成するＧａＡｓ層６４のエピタキシがこれに続きか
つ次いで導波管の上方閉じ込め層を構成するｘ＝０．３
０を有するＧａ1 - X ＡｌX Ａｓ層６４のエピタキシが
ある。層６２，６４および６６の厚さは案内層６４がレ
ーザの能動層５６の延長部に置かれるようになつてい
る。窒化物マスク６２の除去後、平らな構造が得られ
る。
【００６９】堆積およびエツチング条件は図１ないし図
４に関連して説明された条件と同一である。
【００７０】層６２ないし６６を成長させる代わりに、
ｘ＝０．３５ないし０．４０を有する厚くｐドーピング
されたＧａ1 - X ＡｌX Ａｓの厚い層を成長させること
ができる。これは横方向閉じ込めを有する単一の埋め込
みレーザを付与する。
【００７１】本発明による方法は、それらを製造するた
めの通常の方法に反して、平らな表面を有するレーザ−
導波管またはレーザのみの構造の獲得を可能にする。Ｇ
ａＡｓ基板上にこれらの集積構造を製造するのに代え
て、それらの構造はＩｎＰ基板上に製造されることがで
きる。このために必要なことは単に、ＧａＡｓ層をＩｎ
Ｐ層にかつＧａＡｌＡｓ層をＧａＡｓＩｎＰ層に置き換
えることである。
【００７２】
【発明の効果】以上のごとく、本発明によれば、以下の
工程、すなわち、ａ）それぞれＩＩＩ−ＶまたはＩＩ−
ＶＩ単結晶材料上にエピタキシ抵抗マスク層を堆積し、
ｂ）前記マスク層を選択的なエピタキシが実施されるこ
とができる材料の区域に面する開口を形成するためにエ
ツチングし、そしてｃ）半導体層をＯＭＣＶＤ構造にお
いて前記区域上にエピタキシ成長させることを組み込ん
でいる少なくとも１つのＩＩＩ族元素および少なくとも
１つのＶ族元素または少なくとも１つのＩＩ族元素およ
び少なくとも１つのＶＩ族元素によつて構成される半導
体層の選択的なエピタキシ方法において、前記工程ｃ）
が、大気圧下で、前記マスクされた材料を同時に少なく
とも１つのＩＩＩまたはＩＩ族元素および少なくとも１
つのＶまたはＶＩ族元素の化学的物体の蒸気に、ならび
に塩酸またはＶまたはＶＩ族元素の少なくとも１つのハ
ロゲン化物の蒸気にさらすことからなり、化学的物体お
よびハロゲン化物のＩＩＩおよびＶまたはＩＩまたはＶ
Ｉ族元素半導体層を形成すべくなされる元素であり、前
記化学的物体は有機金属および／または半導体化合物で
ある構成としたので、工程ｂ）とｃ）との間で、選択的
なエピタキシが行われることができかつエピタキシに関
してと同一のＯＭＣＶＤ成長構造を使用するＩＩＩ−Ｖ
またはＩＩ−ＶＩ族材料のマスクされてない区域のエツ
チングを許容し、また、エツチング構造から選択的なエ
ピタキシ構造へのＩＩＩ−ＶまたはＩＩ−ＶＩ材料の転
送を除去することにより、エピタキシが行われることが
できる材料の表面の汚染の危険が減少する半導体層の選
択的なエピタキシ方法を提供することができる。
【図面の簡単な説明】
【図１】本発明による方法の工程を示す概略断面図であ
る。
【図２】本発明による方法の工程を示す概略断面図であ
る。
【図３】本発明による方法の工程を示す概略断面図であ
る。
【図４】本発明による方法の工程を示す概略断面図であ
る。
【図５】本発明の方法を実施するためのエピタキシ構造
を示す概略図である。
【図６】集積されたレーザ−導波管構造の本発明による
製造を示す概略図である。
【図７】集積されたレーザ−導波管構造の本発明による
製造を示す概略図である。
【図８】集積されたレーザ−導波管構造の本発明による
製造を示す概略図である。
【図９】集積されたレーザ−導波管構造の本発明による
製造を示す概略図である。
【符号の説明】
２ 基板 ６ マスク層 ８ 樹脂マスク ９ 開口 ５０ 単結晶ＧａＡｓ基板 ５２ ＧａＡｓハツフア層 ５６ 能動層 ６０ 接触層
フロントページの続き (71)出願人 591051690 フランス・テレコム・エタブリスマン・オ ウトノム・デ・ドロワ・パブリック（セン トル・ナショナル・デチュード・デ・テレ コミュニカシオン) ＦＲＡＮＣＥ ＴＥＬＥＣＯＭ ＥＴＡＢ ＬＩＳＳＥＭＥＮＴ ＡＵＴＯＮＯＭＥ ＤＥ ＤＲＯＩＴ ＰＵＢＬＩＣ （ＣＥ ＮＴＲＥ ＮＡＴＩＯＮＡＬ Ｄ’ＥＴＵ ＤＥＳ ＤＥＳ ＴＥＬＥＣＯＭＭＵＮＩ ＣＡＴＩＯＮＳ) フランス国 92131 イッスィ・レ・ムリ ノー、リュ・デュ・ジェネラル・ルクレー ル 38／40 (72)発明者 ロゼット・アズラ フランス国 92260 フォンテナ・オ・ロ ゼ、リュ・デ・サン・ソーヴェウル 38 (72)発明者 ルイス・デュグラン フランス国 77500 シェル、ブルヴァ ル・ダルサス・ローレン ６

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 以下の工程、すなわち、 ａ）それぞれＩＩＩ−ＶまたはＩＩ−ＶＩ単結晶材料
    （２）上にエピタキシ抵抗マスク層（６）を堆積し、 ｂ）前記マスク層を選択的なエピタキシが実施されるこ
    とができる材料の区域に面する開口（９）を形成するた
    めにエツチングし、そして ｃ）半導体層（１４）をＯＭＣＶＤ構造において前記区
    域上にエピタキシ成長させることを組み込んでいる少な
    くとも１つのＩＩＩ族元素および少なくとも１つのＶ族
    元素または少なくとも１つのＩＩ族元素および少なくと
    も１つのＶＩ族元素によつて構成される半導体層の選択
    的なエピタキシ方法において、 前記工程ｃ）が、大気圧下で、前記マスクされた材料を
    同時に少なくとも１つのＩＩＩまたはＩＩ族元素および
    少なくとも１つのＶまたはＶＩ族元素の化学的物体の蒸
    気に、ならびに塩酸またはＶまたはＶＩ族元素の少なく
    とも１つのハロゲン化物の蒸気にさらすことからなり、
    化学的物体およびハロゲン化物のＩＩＩおよびＶまたは
    ＩＩまたはＶＩ族元素半導体層を形成すべくなされる元
    素であり、前記化学的物体は有機金属および／または半
    導体化合物であることを特徴とする半導体層の選択的な
    エピタキシ方法。
  2. 【請求項２】 前記ＩＩＩ族元素はガリウム、インジウ
    ム、アルミニウムおよびその混合物からえらばれそして
    Ｖ族元素は燐、砒素、アンチモニおよびその混合物から
    選ばれることを特徴とする請求項１に記載の半導体層の
    選択的なエピタキシ方法。
  3. 【請求項３】 前記ＩＩ族元素は亜鉛、カドミウム、水
    銀およびその混合物から選ばれそしてＶＩ族元素は硫
    黄、セレニウム、テルルおよびその混合物から選ばれる
    ことを特徴とする請求項１に記載の半導体層の選択的な
    エピタキシ方法。
  4. 【請求項４】 前記ＶまたはＶＩ族元素のハロゲン化物
    は塩化物であることを特徴とする請求項１に記載の半導
    体層の選択的なエピタキシ方法。
  5. 【請求項５】 前記ＧａＡｓまたは０＜ｘ＜１の関係を
    有するＧａ1 - X ＡｌX Ａｓのエピタキシに適用され、
    三塩化砒素がハロゲン化物として使用されることを特徴
    とする請求項１に記載の半導体層の選択的なエピタキシ
    方法。
  6. 【請求項６】 ｎまたはｐドーピングされたＩＩＩ−Ｖ
    またはＩＩ−ＶＩ層のエピタキシに適用され、材料はま
    た有機金属化合物および／またはｎまたはｐドーピング
    元素の水素化合物の蒸気にさらされることを特徴とする
    請求項１に記載の半導体層の選択的なエピタキシ方法。
  7. 【請求項７】 工程ｂ）とｃ）との間の、材料のマスク
    されない区域のエツチング（１２）からなり、前記エツ
    チングがまた選択的なエピタキシに使用されるＯＭＣＶ
    Ｄ構造において大気圧で実施され、前記エツチングがエ
    ツチングされるべき材料を構成するＩＩＩまたはＶまた
    はＩＩまたはＶＩ族元素の少なくとも１つのハロゲン化
    物の蒸気により実施されることを特徴とする請求項１に
    記載の半導体層の選択的なエピタキシ方法。
  8. 【請求項８】 ＧａＡｓのエツチングに適用され、三塩
    化砒素が前記エツチングに使用されることを特徴とする
    請求項７に記載の半導体層の選択的なエピタキシ方法。
  9. 【請求項９】 工程ｂ）とｃ）との間の、材料のマスク
    されない区域のエツチング（１２）からなり、前記エツ
    チングがまた選択的なエピタキシに使用されるＯＭＣＶ
    Ｄ構造において大気圧で実施され、前記エツチングがエ
    ツチングされるべき材料を構成する少なくとも１つのハ
    ロゲン化砒素Ａｓの蒸気により実施されることを特徴と
    する請求項５に記載の半導体層の選択的なエピタキシ方
    法。
JP3268528A 1990-09-20 1991-09-20 半導体層の選択的なエピタキシ方法 Pending JPH0629215A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9011615A FR2667197B1 (fr) 1990-09-20 1990-09-20 Procede d'epitaxie selective et de gravure de materiau iii-v ou ii-vi dans un meme bati de croissance omcvd.
FR9011615 1990-09-20

Publications (1)

Publication Number Publication Date
JPH0629215A true JPH0629215A (ja) 1994-02-04

Family

ID=9400488

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3268528A Pending JPH0629215A (ja) 1990-09-20 1991-09-20 半導体層の選択的なエピタキシ方法

Country Status (5)

Country Link
US (1) US5212113A (ja)
EP (1) EP0477096B1 (ja)
JP (1) JPH0629215A (ja)
DE (1) DE69128678T2 (ja)
FR (1) FR2667197B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2484037A (en) * 2009-12-24 2012-03-28 Murata Manufacturing Co Antenna and mobile terminal

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5827365A (en) * 1991-07-05 1998-10-27 Mitsubishi Kasei Corporation Compound semiconductor and its fabrication
WO1993001614A1 (en) * 1991-07-05 1993-01-21 Mitsubishi Kasei Corporation Compound semiconductor and manufacturing method therefor
BE1006865A6 (nl) * 1992-04-29 1995-01-10 Imec Inter Uni Micro Electr Werkwijze voor het fabriceren van opto-electronische componenten.
JP3444610B2 (ja) * 1992-09-29 2003-09-08 三菱化学株式会社 半導体レーザ装置
DE4421539C2 (de) * 1993-06-22 2001-03-22 Mitsubishi Chem Corp Verfahren zur Herstellung eines Halbleiters aus einer Verbindung der Gruppe II-VI
JP2822868B2 (ja) * 1993-12-10 1998-11-11 日本電気株式会社 半導体レーザの製造方法
JP3330218B2 (ja) * 1994-03-25 2002-09-30 三菱電機株式会社 半導体装置の製造方法，及び半導体装置
JP3729210B2 (ja) * 1994-07-26 2005-12-21 富士通株式会社 半導体装置の製造方法
US5818078A (en) * 1994-08-29 1998-10-06 Fujitsu Limited Semiconductor device having a regrowth crystal region
FR2761811B1 (fr) * 1997-04-03 1999-07-16 France Telecom Technologie sans gravure pour integration de composants
US6122109A (en) * 1998-04-16 2000-09-19 The University Of New Mexico Non-planar micro-optical structures
US20090087967A1 (en) * 2005-11-14 2009-04-02 Todd Michael A Precursors and processes for low temperature selective epitaxial growth
EP1965416A3 (en) * 2005-12-22 2009-04-29 Freiberger Compound Materials GmbH Free-Standing III-N layers or devices obtained by selective masking of III-N layers during III-N layer growth
WO2008067854A1 (en) * 2006-12-08 2008-06-12 Lumilog Method for manufacturing a single crystal of nitride by epitaxial growth on a substrate preventing growth on the edges of the substrate
US8603898B2 (en) 2012-03-30 2013-12-10 Applied Materials, Inc. Method for forming group III/V conformal layers on silicon substrates
US9425299B1 (en) 2015-06-08 2016-08-23 Sandisk Technologies Llc Three-dimensional memory device having a heterostructure quantum well channel
US9941295B2 (en) 2015-06-08 2018-04-10 Sandisk Technologies Llc Method of making a three-dimensional memory device having a heterostructure quantum well channel
US9941363B2 (en) 2015-12-18 2018-04-10 International Business Machines Corporation III-V transistor device with self-aligned doped bottom barrier
US9721963B1 (en) 2016-04-08 2017-08-01 Sandisk Technologies Llc Three-dimensional memory device having a transition metal dichalcogenide channel
US9818801B1 (en) 2016-10-14 2017-11-14 Sandisk Technologies Llc Resistive three-dimensional memory device with heterostructure semiconductor local bit line and method of making thereof

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1444502B2 (de) * 1963-08-01 1970-01-08 IBM Deutschland Internationale Büro-Maschinen OmbH, 7032 Sindelfingen Verfahren zur Regelung der Schärfe von an Galliumarsenid-Einkristallen zu bildenden pn-übergängen
US4368098A (en) * 1969-10-01 1983-01-11 Rockwell International Corporation Epitaxial composite and method of making
US4488914A (en) * 1982-10-29 1984-12-18 The United States Of America As Represented By The Secretary Of The Air Force Process for the epitaxial deposition of III-V compounds utilizing a continuous in-situ hydrogen chloride etch
GB2162207B (en) * 1984-07-26 1989-05-10 Japan Res Dev Corp Semiconductor crystal growth apparatus
DE3726971A1 (de) * 1987-08-13 1989-02-23 Standard Elektrik Lorenz Ag Methode zur herstellung planarer epitaxieschichten mittels selektiver metallorganischer gasphasenepitaxie (movpe)
EP0305144A3 (en) * 1987-08-24 1989-03-08 Canon Kabushiki Kaisha Method of forming crystalline compound semiconductor film
JPH01175727A (ja) * 1987-12-29 1989-07-12 Nec Corp ３−ｖ族化合物半導体の選択埋め込み成長方法
US5103271A (en) * 1989-09-28 1992-04-07 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method of fabricating the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2484037A (en) * 2009-12-24 2012-03-28 Murata Manufacturing Co Antenna and mobile terminal
US9070970B2 (en) 2009-12-24 2015-06-30 Murata Manufacturing Co., Ltd. Antenna device and mobile terminal
US9490529B2 (en) 2009-12-24 2016-11-08 Murata Manufacturing Co., Ltd. Antenna device and mobile terminal

Also Published As

Publication number Publication date
EP0477096B1 (fr) 1998-01-14
EP0477096A1 (fr) 1992-03-25
DE69128678D1 (de) 1998-02-19
FR2667197A1 (fr) 1992-03-27
US5212113A (en) 1993-05-18
FR2667197B1 (fr) 1993-12-24
DE69128678T2 (de) 1998-07-23

Similar Documents

Publication Publication Date Title
JPH0629215A (ja) 半導体層の選択的なエピタキシ方法
US4808551A (en) Method for halide VPE of III-V compound semiconductors
US4659401A (en) Growth of epitaxial films by plasma enchanced chemical vapor deposition (PE-CVD)
Stringfellow Organometallic vapor-phase epitaxial growth of III–V semiconductors
US4767494A (en) Preparation process of compound semiconductor
US5019529A (en) Heteroepitaxial growth method
US6071351A (en) Low temperature chemical vapor deposition and etching apparatus and method
JPH09315899A (ja) 化合物半導体気相成長方法
US4773355A (en) Growth of epitaxial films by chemical vapor deposition
US6108360A (en) Long wavelength DH, SCH and MQW lasers based on Sb
GB2162862A (en) Process for forming monocrystalline thin film of compound semiconductor
CA1337170C (en) Method for forming crystalline deposited film
Kuech The use of chloride based precursors in metalorganic vapor phase epitaxy
US5229319A (en) Method for producing compound semiconductors and apparatus therefor
JP3223575B2 (ja) 化合物半導体とその製造方法
KR100262018B1 (ko) 화합물 반도체와 그 제조방법
US5827365A (en) Compound semiconductor and its fabrication
US5441913A (en) Process of making a semiconductor epitaxial substrate
US6245144B1 (en) Doping control in selective area growth (SAG) of InP epitaxy in the fabrication of solid state semiconductor lasers
JP2821563B2 (ja) 化合物結晶のエピタキシャル成長方法及びそのドーピング方法
US5900056A (en) Method for growing epitaxial layers of III-V compound semiconductors
Mullin Single crystal growth II: epitaxial growth
McCrary et al. Low pressure MOCVD in a vertical reactor: growth and characterization of InGaAsP on (100) InP for 1.3 μm lasers
Cheng et al. Material Technologies
JP2620546B2 (ja) 化合物半導体のエピタキシヤル層の製造方法