JP3388189B2 - 化合物半導体装置の製造方法 - Google Patents
化合物半導体装置の製造方法Info
- Publication number
- JP3388189B2 JP3388189B2 JP26061798A JP26061798A JP3388189B2 JP 3388189 B2 JP3388189 B2 JP 3388189B2 JP 26061798 A JP26061798 A JP 26061798A JP 26061798 A JP26061798 A JP 26061798A JP 3388189 B2 JP3388189 B2 JP 3388189B2
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- layer
- mask
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Bipolar Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は一般に半導体装置の
製造に関し、特に化合物半導体装置の製造に関する。化
合物半導体装置は電子の有効質量が小さく、このため超
高速動作が要求される高周波用途において広く使われて
いる。
製造に関し、特に化合物半導体装置の製造に関する。化
合物半導体装置は電子の有効質量が小さく、このため超
高速動作が要求される高周波用途において広く使われて
いる。
【０００２】一般に電界効果型化合物半導体装置では、
電子走行層上、ゲート電極の両側に直接に、あるいはキ
ャップ層を介してオーミック電極が、それぞれソース電
極およびドレイン電極として形成される。一方、このよ
うな電界効果型化合物半導体装置において動作速度をさ
らに向上させるため、前記電子走行層上にソースおよび
ドレイン領域に対応して化合物半導体よりなる再成長領
域をエピタキシャルに形成し、ソース抵抗を減少させる
構成が提案されている。かかる構成では、ソース電極お
よびドレイン電極はこのようにして形成された再成長領
域上に形成される。
電子走行層上、ゲート電極の両側に直接に、あるいはキ
ャップ層を介してオーミック電極が、それぞれソース電
極およびドレイン電極として形成される。一方、このよ
うな電界効果型化合物半導体装置において動作速度をさ
らに向上させるため、前記電子走行層上にソースおよび
ドレイン領域に対応して化合物半導体よりなる再成長領
域をエピタキシャルに形成し、ソース抵抗を減少させる
構成が提案されている。かかる構成では、ソース電極お
よびドレイン電極はこのようにして形成された再成長領
域上に形成される。
【０００３】
【従来の技術】図１は、このようなソース領域およびド
レイン領域の再成長工程を含む化合物半導体装置の製造
工程の一部を示す。図１を参照するに、半絶縁性ＧａＡ
ｓ基板１１中にはｎ型領域１１Ａが活性領域として形成
されており、前記基板１１上にはソース領域およびドレ
イン領域を露出する開口部を形成されたマスク１２が形
成され、前記開口部においてｎ型ＧａＡｓよりなるソー
ス領域１３Ａおよびドレイン領域１３Ｂが、基板１１上
における再成長によりエピタキシャルに形成される。マ
スク１２としては、前記ＧａＡｓソース領域１３Ａある
いはドレイン領域１３Ｂの選択的な成長が生じるよう
に、典型的にはＳｉＯＮやＳｉＮ、あるいはＳｉＯ2 が
使われる。
レイン領域の再成長工程を含む化合物半導体装置の製造
工程の一部を示す。図１を参照するに、半絶縁性ＧａＡ
ｓ基板１１中にはｎ型領域１１Ａが活性領域として形成
されており、前記基板１１上にはソース領域およびドレ
イン領域を露出する開口部を形成されたマスク１２が形
成され、前記開口部においてｎ型ＧａＡｓよりなるソー
ス領域１３Ａおよびドレイン領域１３Ｂが、基板１１上
における再成長によりエピタキシャルに形成される。マ
スク１２としては、前記ＧａＡｓソース領域１３Ａある
いはドレイン領域１３Ｂの選択的な成長が生じるよう
に、典型的にはＳｉＯＮやＳｉＮ、あるいはＳｉＯ2 が
使われる。
【０００４】
【発明が解決しようとする課題】一般に、図１のソース
領域１３Ａおよびドレイン領域１３Ｂの再成長は、Ｇａ
の原料としてＴＭＧａあるいはＴＥＧａを使い、Ａｓの
原料としてアルシン（ＡｓＨ3 ）を使ったＭＯＶＰＥ法
により行われるが、このような方法ではマスク１２上へ
の、主としてＧａＡｓの多結晶体よりなる析出物の堆積
が生じ易い問題が発生する。これらの析出物は半導体装
置製造の際の歩留まりを深刻に低下させてしまう。ま
た、これらの析出物の堆積を回避するにはＭＯＶＰＥ法
による堆積を行なう際の圧力や温度、さらにＩＩＩ族元
素アルキルのモル分率を非常に狭い範囲に制御する必要
があるが、かかる制御は半導体装置製造の際の再現性の
深刻な低下を招く。また、かかる選択成長に最適な条件
とＦＥＴ製造プロセスに最適な条件とが一致しないこと
もある。
領域１３Ａおよびドレイン領域１３Ｂの再成長は、Ｇａ
の原料としてＴＭＧａあるいはＴＥＧａを使い、Ａｓの
原料としてアルシン（ＡｓＨ3 ）を使ったＭＯＶＰＥ法
により行われるが、このような方法ではマスク１２上へ
の、主としてＧａＡｓの多結晶体よりなる析出物の堆積
が生じ易い問題が発生する。これらの析出物は半導体装
置製造の際の歩留まりを深刻に低下させてしまう。ま
た、これらの析出物の堆積を回避するにはＭＯＶＰＥ法
による堆積を行なう際の圧力や温度、さらにＩＩＩ族元
素アルキルのモル分率を非常に狭い範囲に制御する必要
があるが、かかる制御は半導体装置製造の際の再現性の
深刻な低下を招く。また、かかる選択成長に最適な条件
とＦＥＴ製造プロセスに最適な条件とが一致しないこと
もある。
【０００５】これに対して従来より、ＭＯＶＰＥ法によ
るＧａＡｓ領域の再成長をＨＣｌの存在下で行なうこと
により、かかるマスク上への析出物の堆積が抑制される
ことが知られている（Nataf, et al., Selective growt
h of GaAs and Al0.35Ga0.65As on GaAs patterned sub
strates by HCl assisted low pressure metalorganic
vapour phase epitaxy, J. Crystal Growth, 165 (196
6), 1-7。この現象の機構としては様々なものが推測さ
れているが、ＭＯＶＰＥ法による堆積をＨＣｌの存在下
で行なうことにより、ＳｉＯＮマスク１２表面のダング
リングボンドがＣｌで終端され、その結果マスク上への
Ｇａの堆積が抑制されるものである可能性がある。また
仮にＧａがマスク表面近傍に到達しても、周囲のＣｌと
結合することにより蒸気圧の高いＧａＣｌが直ちに形成
され、形成されたＧａＣｌは堆積することなく飛散する
と考えられる。その他、マスク上に付着したＧａをＨＣ
ｌによるエッチングで除去することも考えられる。
るＧａＡｓ領域の再成長をＨＣｌの存在下で行なうこと
により、かかるマスク上への析出物の堆積が抑制される
ことが知られている（Nataf, et al., Selective growt
h of GaAs and Al0.35Ga0.65As on GaAs patterned sub
strates by HCl assisted low pressure metalorganic
vapour phase epitaxy, J. Crystal Growth, 165 (196
6), 1-7。この現象の機構としては様々なものが推測さ
れているが、ＭＯＶＰＥ法による堆積をＨＣｌの存在下
で行なうことにより、ＳｉＯＮマスク１２表面のダング
リングボンドがＣｌで終端され、その結果マスク上への
Ｇａの堆積が抑制されるものである可能性がある。また
仮にＧａがマスク表面近傍に到達しても、周囲のＣｌと
結合することにより蒸気圧の高いＧａＣｌが直ちに形成
され、形成されたＧａＣｌは堆積することなく飛散する
と考えられる。その他、マスク上に付着したＧａをＨＣ
ｌによるエッチングで除去することも考えられる。
【０００６】このように、ＧａＡｓの再成長時にＨＣｌ
を導入することにより、マスク上へのＧａＡｓの堆積が
抑止でき、効果的な選択成長が可能なことが知られてい
る。しかし、ＨＣｌは腐食性のガスであり、実際のＭＯ
ＶＰＥ装置中における使用が困難である問題点を有す
る。またＨＣｌを使った場合には再成長の活性化エネル
ギが大きくなり、再成長領域１３Ａ，１３Ｂを形成する
際の堆積速度の温度依存性が大きくなる。同様な問題
は、ＡｓＣｌ3 を導入した場合にも生じる。
を導入することにより、マスク上へのＧａＡｓの堆積が
抑止でき、効果的な選択成長が可能なことが知られてい
る。しかし、ＨＣｌは腐食性のガスであり、実際のＭＯ
ＶＰＥ装置中における使用が困難である問題点を有す
る。またＨＣｌを使った場合には再成長の活性化エネル
ギが大きくなり、再成長領域１３Ａ，１３Ｂを形成する
際の堆積速度の温度依存性が大きくなる。同様な問題
は、ＡｓＣｌ3 を導入した場合にも生じる。
【０００７】そこで、本発明は上記の課題を解決した新
規で有用な化合物半導体装置の製造方法を説明すること
を特徴とする。本発明のより具体的な課題は、マスクを
使った化合物半導体層の選択成長を含む半導体装置の製
造方法において、かかる化合物半導体膜の選択成長を簡
単に、しかも安定して行なえる方法を提供することにあ
る。
規で有用な化合物半導体装置の製造方法を説明すること
を特徴とする。本発明のより具体的な課題は、マスクを
使った化合物半導体層の選択成長を含む半導体装置の製
造方法において、かかる化合物半導体膜の選択成長を簡
単に、しかも安定して行なえる方法を提供することにあ
る。
【０００８】
【課題を解決するための手段】本発明は、上記の課題
を、請求項１に記載したように、気相成長法による化合
物半導体層の再成長工程を含む化合物半導体装置の製造
方法において、前記再成長工程は、化合物半導体層上に
マスクパターンを形成する工程と、前記マスクパターン
で覆われた化合物半導体層上にＩＩＩ族有機原料と、Ｖ
族原料と、（Ｒ2 Ｎ）2 ＡｓＣｌまたは（Ｒ2 Ｎ）2 Ｐ
Ｃｌとを供給し（ただしＲはアルキル基）、前記マスク
パターンより露出された前記化合物半導体層上に再成長
化合物半導体層を選択成長させる工程とを含むことを特
徴とする化合物半導体装置の製造方法により、または請
求項２に記載したように、前記選択成長工程は、化合物
（Ｒ2 Ｎ）2 ＡｓＣｌとして、［（ＣＨ3 ）2 Ｎ］2 Ａ
ｓＣｌを、または化合物（Ｒ2 Ｎ）2 ＰＣｌとして、
［（ＣＨ3 ）2 Ｎ］ 2 ＰＣｌを供給することを特徴とす
る請求項１記載の化合物半導体装置の製造方法により、
または請求項３に記載したように、前記選択成長工程
は、Ａｓを含むＩＩＩ−Ｖ族化合物半導体層を再成長さ
せることを特徴とする請求項１記載の化合物半導体装置
の製造方法により、または請求項４に記載したように、
前記選択成長工程は、Ｐを含むＩＩＩ−Ｖ族化合物半導
体層を再成長させることを特徴とする請求項１記載の化
合物半導体装置の製造方法により、または請求項５に記
載したように、前記マスクパターンは、ＳｉＯＮ，Ｓｉ
Ｏ2 およびＳｉＮx よりなる群から選ばれる絶縁パター
ンであることを特徴とする請求項１〜４のうち、いずれ
か一項記載の化合物半導体装置の製造方法により、また
は請求項６に記載したように、前記マスクパターンは、
Ｗ，ＷＳｉ，ＷＳｉＮよりなる群から選ばれる高融点金
属パターンであることを特徴とする請求項１〜５のう
ち、いずれか一項記載の化合物半導体装置の製造方法に
より、解決する。［作用］図２は、図１の工程におい
て、ソース領域１３Ａおよびドレイン領域１３Ｂを選択
成長により形成する際に使われる減圧ＭＯＶＰＥ装置２
０の構成を示す。
を、請求項１に記載したように、気相成長法による化合
物半導体層の再成長工程を含む化合物半導体装置の製造
方法において、前記再成長工程は、化合物半導体層上に
マスクパターンを形成する工程と、前記マスクパターン
で覆われた化合物半導体層上にＩＩＩ族有機原料と、Ｖ
族原料と、（Ｒ2 Ｎ）2 ＡｓＣｌまたは（Ｒ2 Ｎ）2 Ｐ
Ｃｌとを供給し（ただしＲはアルキル基）、前記マスク
パターンより露出された前記化合物半導体層上に再成長
化合物半導体層を選択成長させる工程とを含むことを特
徴とする化合物半導体装置の製造方法により、または請
求項２に記載したように、前記選択成長工程は、化合物
（Ｒ2 Ｎ）2 ＡｓＣｌとして、［（ＣＨ3 ）2 Ｎ］2 Ａ
ｓＣｌを、または化合物（Ｒ2 Ｎ）2 ＰＣｌとして、
［（ＣＨ3 ）2 Ｎ］ 2 ＰＣｌを供給することを特徴とす
る請求項１記載の化合物半導体装置の製造方法により、
または請求項３に記載したように、前記選択成長工程
は、Ａｓを含むＩＩＩ−Ｖ族化合物半導体層を再成長さ
せることを特徴とする請求項１記載の化合物半導体装置
の製造方法により、または請求項４に記載したように、
前記選択成長工程は、Ｐを含むＩＩＩ−Ｖ族化合物半導
体層を再成長させることを特徴とする請求項１記載の化
合物半導体装置の製造方法により、または請求項５に記
載したように、前記マスクパターンは、ＳｉＯＮ，Ｓｉ
Ｏ2 およびＳｉＮx よりなる群から選ばれる絶縁パター
ンであることを特徴とする請求項１〜４のうち、いずれ
か一項記載の化合物半導体装置の製造方法により、また
は請求項６に記載したように、前記マスクパターンは、
Ｗ，ＷＳｉ，ＷＳｉＮよりなる群から選ばれる高融点金
属パターンであることを特徴とする請求項１〜５のう
ち、いずれか一項記載の化合物半導体装置の製造方法に
より、解決する。［作用］図２は、図１の工程におい
て、ソース領域１３Ａおよびドレイン領域１３Ｂを選択
成長により形成する際に使われる減圧ＭＯＶＰＥ装置２
０の構成を示す。
【０００９】図２を参照するに、ＭＯＶＰＥ装置２０
は、バッチ式の反応室２１を備え、反応室２１中にはモ
ータにより回転されるホルダ２１Ａが設けられ、前記ホ
ルダ２１Ａ上には、サセプタを介してウェハ２１Ｂが保
持される。さらに、前記反応室２１中には、各々のサセ
プタに対応してヒータが設けられる。さらに、前記ＭＯ
ＶＰＥ装置２０はキャリアガスライン２２を含み、前記
ライン２２には、典型的にはＨ2 等よりなるキャリアガ
スが供給される。さらに、装置２０は、アルシンをＡｓ
原料として保持するボンベ２３を含み、前記ボンベ２３
中のアルシンは、バルブ２３ａ，２３ｂおよび供給ライ
ン２４を介して、前記ライン２２に供給されたキャリア
ガスと共に、前記反応室２１に供給される。
は、バッチ式の反応室２１を備え、反応室２１中にはモ
ータにより回転されるホルダ２１Ａが設けられ、前記ホ
ルダ２１Ａ上には、サセプタを介してウェハ２１Ｂが保
持される。さらに、前記反応室２１中には、各々のサセ
プタに対応してヒータが設けられる。さらに、前記ＭＯ
ＶＰＥ装置２０はキャリアガスライン２２を含み、前記
ライン２２には、典型的にはＨ2 等よりなるキャリアガ
スが供給される。さらに、装置２０は、アルシンをＡｓ
原料として保持するボンベ２３を含み、前記ボンベ２３
中のアルシンは、バルブ２３ａ，２３ｂおよび供給ライ
ン２４を介して、前記ライン２２に供給されたキャリア
ガスと共に、前記反応室２１に供給される。
【００１０】さらに、前記ＭＯＶＰＥ装置２０は、ＴＭ
ＧａをＧａの原料として保持するバブラ２５Ａと、前記
バブラ２５Ａに協働する恒温槽２５Ｂとを含み、さらに
ビスジメチルアミノ砒素クロライド（ＢＤＭＡＡｓＣ
ｌ：［（ＣＨ3 ）2 Ｎ］2 ＡｓＣｌ）を保持するバブラ
２５Ｃとこれに協働する恒温槽２５Ｄを備える。前記バ
ブラ２５Ａおよび２５Ｃには、ライン２２からキャリア
ガスが供給され、バブリングが生じる。バブラ２５Ａで
形成されたＧａの気相原料は、キャリアガスと共に、バ
ルブ２５ａ，２５ｂおよびライン２４を通って前記反応
室２１に供給され、同様にバブラ２５Ｃで形成されたＢ
ＤＭＡＡｓＣｌも、キャリアガスと共に、バルブ２５
ｃ，２５ｄおよびライン２４を通って前記反応室２１に
供給される。さらに、前記ボンベ２３およびバブラ２５
Ａおよび２５Ｃには、それぞれパージ用のバルブ２３
ａ’，２５ａ’, ２５ｃ’が設けられ、これらのバルブ
はドライポンプ２６を介して外部のスクラバ２７に接続
されたパージライン２４’に接続される。また、反応室
２１は、排気ライン２８を介して、前記スクラバ２７に
接続される。
ＧａをＧａの原料として保持するバブラ２５Ａと、前記
バブラ２５Ａに協働する恒温槽２５Ｂとを含み、さらに
ビスジメチルアミノ砒素クロライド（ＢＤＭＡＡｓＣ
ｌ：［（ＣＨ3 ）2 Ｎ］2 ＡｓＣｌ）を保持するバブラ
２５Ｃとこれに協働する恒温槽２５Ｄを備える。前記バ
ブラ２５Ａおよび２５Ｃには、ライン２２からキャリア
ガスが供給され、バブリングが生じる。バブラ２５Ａで
形成されたＧａの気相原料は、キャリアガスと共に、バ
ルブ２５ａ，２５ｂおよびライン２４を通って前記反応
室２１に供給され、同様にバブラ２５Ｃで形成されたＢ
ＤＭＡＡｓＣｌも、キャリアガスと共に、バルブ２５
ｃ，２５ｄおよびライン２４を通って前記反応室２１に
供給される。さらに、前記ボンベ２３およびバブラ２５
Ａおよび２５Ｃには、それぞれパージ用のバルブ２３
ａ’，２５ａ’, ２５ｃ’が設けられ、これらのバルブ
はドライポンプ２６を介して外部のスクラバ２７に接続
されたパージライン２４’に接続される。また、反応室
２１は、排気ライン２８を介して、前記スクラバ２７に
接続される。
【００１１】反応室２１は、前記排気ライン２７を介し
て減圧され、前記供給ライン２４を介して供給された気
相原料の分解により、前記ウェハ２１Ｂ上において半導
体層の堆積が生じる。図３は図１で説明したソース領域
１３Ａおよびドレイン領域１３Ｂの再成長を図２の堆積
装置中において実行した場合に得られる構造を示す。た
だし、図３中、先に説明した部分には同一の参照符号を
付し、説明を省略する。
て減圧され、前記供給ライン２４を介して供給された気
相原料の分解により、前記ウェハ２１Ｂ上において半導
体層の堆積が生じる。図３は図１で説明したソース領域
１３Ａおよびドレイン領域１３Ｂの再成長を図２の堆積
装置中において実行した場合に得られる構造を示す。た
だし、図３中、先に説明した部分には同一の参照符号を
付し、説明を省略する。
【００１２】図３を参照するに、前記ソース領域１３Ａ
あるいはドレイン領域１３ＢをＧａＡｓ基板１１上に再
成長させる際に、Ｖ族原料としてアルシンに前記ＢＤＭ
ＡＡｓＣｌを添加した場合を示す。本発明によれば、前
記マスク１２表面のダングリングボンドがＢＤＭＡＡｓ
Ｃｌから放出されるＣｌにより終端され、その結果マス
ク表面へのＧａ、従って多結晶ＧａＡｓの堆積が回避さ
れる。
あるいはドレイン領域１３ＢをＧａＡｓ基板１１上に再
成長させる際に、Ｖ族原料としてアルシンに前記ＢＤＭ
ＡＡｓＣｌを添加した場合を示す。本発明によれば、前
記マスク１２表面のダングリングボンドがＢＤＭＡＡｓ
Ｃｌから放出されるＣｌにより終端され、その結果マス
ク表面へのＧａ、従って多結晶ＧａＡｓの堆積が回避さ
れる。
【００１３】図４（Ａ），（Ｂ）は、ＧａＡｓ基板上に
円形領域を露出するマスクをＳｉＯＮにより形成し、そ
の上にｎ型ＧａＡｓ層を再成長させた場合の、前記マス
クおよびＧａＡｓ層上への析出物の堆積の様子を示す。
すなわち、円形の領域は再成長したＧａＡｓ層を、その
周囲の領域はＳｉＯＮマスクを示す。図４（Ａ）は前記
再成長を、ＭＯＶＰＥ法により、６５０°Ｃの温度でＴ
ＥＧを４．４×１０-5ｍｏｌ／ｍｉｎの流量で、またア
ルシンを２．２×１０-2ｍｏｌ／ｍｉｎの流量で供給し
た場合の結果を、また図４（Ｂ）は前記再成長を、図２
の堆積装置を使ったＭＯＶＰＥ法により、６５０°Ｃの
温度においてＴＥＧを４．４×１０-5ｍｏｌ／ｍｉｎの
流量で、アルシンを２．２×１０-2ｍｏｌ／ｍｉｎの流
量で、またＢＤＭＡＡｓＣｌを流量９００ｓｃｃｍのキ
ャリアガスでバブリングした場合の結果を示す。ただ
し、ＢＤＭＡＡｓＣｌは図２のバブラ２５Ｃ中に２２°
Ｃの温度で保持されている。
円形領域を露出するマスクをＳｉＯＮにより形成し、そ
の上にｎ型ＧａＡｓ層を再成長させた場合の、前記マス
クおよびＧａＡｓ層上への析出物の堆積の様子を示す。
すなわち、円形の領域は再成長したＧａＡｓ層を、その
周囲の領域はＳｉＯＮマスクを示す。図４（Ａ）は前記
再成長を、ＭＯＶＰＥ法により、６５０°Ｃの温度でＴ
ＥＧを４．４×１０-5ｍｏｌ／ｍｉｎの流量で、またア
ルシンを２．２×１０-2ｍｏｌ／ｍｉｎの流量で供給し
た場合の結果を、また図４（Ｂ）は前記再成長を、図２
の堆積装置を使ったＭＯＶＰＥ法により、６５０°Ｃの
温度においてＴＥＧを４．４×１０-5ｍｏｌ／ｍｉｎの
流量で、アルシンを２．２×１０-2ｍｏｌ／ｍｉｎの流
量で、またＢＤＭＡＡｓＣｌを流量９００ｓｃｃｍのキ
ャリアガスでバブリングした場合の結果を示す。ただ
し、ＢＤＭＡＡｓＣｌは図２のバブラ２５Ｃ中に２２°
Ｃの温度で保持されている。
【００１４】図４（Ａ）を参照するに、ＧａＡｓ再成長
層の形成をＴＥＧとアルシンのみの供給で行なった場合
には、白い斑点で示される析出物が多量にＳｉＯＮマス
ク上に生じているのがわかる。これに対し、図４（Ｂ）
に示すＧａＡｓ再成長層をＴＥＧとアルシンの他にＢＤ
ＭＡＡｓＣｌを供給して形成した場合には、析出物の量
が著しく減少していることがわかる。
層の形成をＴＥＧとアルシンのみの供給で行なった場合
には、白い斑点で示される析出物が多量にＳｉＯＮマス
ク上に生じているのがわかる。これに対し、図４（Ｂ）
に示すＧａＡｓ再成長層をＴＥＧとアルシンの他にＢＤ
ＭＡＡｓＣｌを供給して形成した場合には、析出物の量
が著しく減少していることがわかる。
【００１５】さらに、図４（Ａ），（Ｂ）の実験では、
ＧａＡｓ再成長層のサイズに対する成長速度の依存性
が、ＧａＡｓ再成長層の形成の際に前記ＢＤＭＡＡｓＣ
ｌを供給した場合に実質的に小さくなることが見出され
た。一般に、このようなマスクを使った化合物半導体層
の再成長においては、マスク上に堆積したＩＩＩ族ある
いはＶ族元素がマスク表面を横方向に輸送され再成長領
域に堆積を生じるため、マスク表面積が大きいほど、換
言すると再成長領域のサイズが小さいほど再成長層の成
長速度が増大する傾向がある。
ＧａＡｓ再成長層のサイズに対する成長速度の依存性
が、ＧａＡｓ再成長層の形成の際に前記ＢＤＭＡＡｓＣ
ｌを供給した場合に実質的に小さくなることが見出され
た。一般に、このようなマスクを使った化合物半導体層
の再成長においては、マスク上に堆積したＩＩＩ族ある
いはＶ族元素がマスク表面を横方向に輸送され再成長領
域に堆積を生じるため、マスク表面積が大きいほど、換
言すると再成長領域のサイズが小さいほど再成長層の成
長速度が増大する傾向がある。
【００１６】図５は再成長領域のサイズと再成長層の成
長速度との関係を、ＧａＡｓ層の再成長に使われる気相
原料を様々に変化させた場合について示す。図５を参照
するに、□は前記ＧａＡｓ再成長層の形成をＴＭＧとア
ルシンの供給により行なった、従来の再成長工程に対応
する場合を示す。この場合には、再成長層の成長速度は
パターンサイズが減少するにつれて増大するのがわか
る。
長速度との関係を、ＧａＡｓ層の再成長に使われる気相
原料を様々に変化させた場合について示す。図５を参照
するに、□は前記ＧａＡｓ再成長層の形成をＴＭＧとア
ルシンの供給により行なった、従来の再成長工程に対応
する場合を示す。この場合には、再成長層の成長速度は
パターンサイズが減少するにつれて増大するのがわか
る。
【００１７】一方図５中、△はＭＯＶＰＥ工程において
ＢＤＭＡＡｓＣｌとアルシンのみを供給した場合を示す
が、この場合には成長速度が負になっており、堆積では
なくエッチングが生じている。また、エッチング速度は
パターンサイズが減少するにつれて増大するのがわか
る。これに対し、●は前記□で示したデータと△で示し
たデータから予測される、前記ＧａＡｓ層の再成長を行
なった場合の成長速度を、また○は実際に観測された成
長速度を示す。
ＢＤＭＡＡｓＣｌとアルシンのみを供給した場合を示す
が、この場合には成長速度が負になっており、堆積では
なくエッチングが生じている。また、エッチング速度は
パターンサイズが減少するにつれて増大するのがわか
る。これに対し、●は前記□で示したデータと△で示し
たデータから予測される、前記ＧａＡｓ層の再成長を行
なった場合の成長速度を、また○は実際に観測された成
長速度を示す。
【００１８】図５の結果より、ＧａＡｓ再成長層を形成
する際に気相原料中にＢＤＭＡＡｓＣｌを添加すること
により、再成長層の成長速度の、パターンサイズ依存性
が実質的に抑制されることがわかる。図６（Ａ），
（Ｂ）は、このようにして得られたＧａＡｓ再成長層の
断面形状を示す。ただし、図６（Ａ）は前記ＧａＡｓ再
成長層の形成をＴＭＧａとアルシンの供給により行なっ
た場合を、また図６（Ｂ）は前記再成長層の形成をＴＭ
Ｇａとアルシンに加え、ＢＤＭＡＡｓＣｌを供給して行
なった場合を示す。
する際に気相原料中にＢＤＭＡＡｓＣｌを添加すること
により、再成長層の成長速度の、パターンサイズ依存性
が実質的に抑制されることがわかる。図６（Ａ），
（Ｂ）は、このようにして得られたＧａＡｓ再成長層の
断面形状を示す。ただし、図６（Ａ）は前記ＧａＡｓ再
成長層の形成をＴＭＧａとアルシンの供給により行なっ
た場合を、また図６（Ｂ）は前記再成長層の形成をＴＭ
Ｇａとアルシンに加え、ＢＤＭＡＡｓＣｌを供給して行
なった場合を示す。
【００１９】図６（Ａ）を参照するに、前記ＧａＡｓ再
成長層の形成をＴＭＧａとアルシンの供給により行なっ
た場合には、膜厚が径方向に実質的に変動するのに対
し、前記再成長層の形成をＴＭＧａとアルシンに加え、
ＢＤＭＡＡｓＣｌを供給して行なった場合には、一様な
膜厚分布が得られることがわかる。本発明によるＧａＡ
ｓ層のＢＤＭＡＡｓＣｌを使った再成長は、ＳｉＯＮマ
スクの他に、ＳｉＮあるいはＳｉＯ2 等の絶縁マスクを
使った場合にも有効である。さらに、Ｗ，ＷＳｉあるい
はＷＳｉＮ等の導体マスクを使った場合に有効である。
成長層の形成をＴＭＧａとアルシンの供給により行なっ
た場合には、膜厚が径方向に実質的に変動するのに対
し、前記再成長層の形成をＴＭＧａとアルシンに加え、
ＢＤＭＡＡｓＣｌを供給して行なった場合には、一様な
膜厚分布が得られることがわかる。本発明によるＧａＡ
ｓ層のＢＤＭＡＡｓＣｌを使った再成長は、ＳｉＯＮマ
スクの他に、ＳｉＮあるいはＳｉＯ2 等の絶縁マスクを
使った場合にも有効である。さらに、Ｗ，ＷＳｉあるい
はＷＳｉＮ等の導体マスクを使った場合に有効である。
【００２０】
【発明の実施の形態】［第１実施例］図７（Ａ）〜
（Ｃ）は本発明の第１実施例によるＭＥＳＦＥＴの製造
方法を示す。図７（Ａ）を参照するに、半絶縁性ＧａＡ
ｓ基板４１中にはｎ型ＧａＡｓよりなる活性領域４１Ａ
がＳｉのイオン注入により形成され、さらに前記基板４
１上に前記活性領域４１Ａに対応してＷ，ＷＳｉあるい
はＷＳｉＮよりなるゲート電極４２が形成される。さら
に前記基板４１上には前記ゲート電極４２を覆うように
ＳｉＯＮ，ＳｉＮあるいはＳｉＯ2 よりなるマスク層が
堆積され、レジストパターンを使ったドライエッチング
により、形成したいＭＥＳＦＥＴのソース領域およびド
レイン領域にそれぞれ対応して開口部４３ａ，４３ｂが
前記マスク層中に形成される。これに伴い、マスク層は
パターニングされ、マスクパターン４３Ａ，４３Ｂが形
成される。また、かかるドライエッチングに伴い、前記
ゲート電極４２の側壁には側壁絶縁膜４３Ｃおよび４３
Ｄが自己整合的に形成される。
（Ｃ）は本発明の第１実施例によるＭＥＳＦＥＴの製造
方法を示す。図７（Ａ）を参照するに、半絶縁性ＧａＡ
ｓ基板４１中にはｎ型ＧａＡｓよりなる活性領域４１Ａ
がＳｉのイオン注入により形成され、さらに前記基板４
１上に前記活性領域４１Ａに対応してＷ，ＷＳｉあるい
はＷＳｉＮよりなるゲート電極４２が形成される。さら
に前記基板４１上には前記ゲート電極４２を覆うように
ＳｉＯＮ，ＳｉＮあるいはＳｉＯ2 よりなるマスク層が
堆積され、レジストパターンを使ったドライエッチング
により、形成したいＭＥＳＦＥＴのソース領域およびド
レイン領域にそれぞれ対応して開口部４３ａ，４３ｂが
前記マスク層中に形成される。これに伴い、マスク層は
パターニングされ、マスクパターン４３Ａ，４３Ｂが形
成される。また、かかるドライエッチングに伴い、前記
ゲート電極４２の側壁には側壁絶縁膜４３Ｃおよび４３
Ｄが自己整合的に形成される。
【００２１】次に図７（Ｂ）の工程で、前記開口部４３
ａ，４３ｂにより露出された前記ＧａＡｓ基板４１上
に、ｎ型ＧａＡｓよりなるソース領域４４Ａおよびドレ
イン領域４４Ｂが、ＴＭＧａとアルシン、さらにＢＤＭ
ＡＡｓＣｌを気相原料としたＭＯＶＰＥ法により、エピ
タキシャルに形成される。前記ソース領域４４Ａおよび
ドレイン領域４４Ｂの形成は、先に図２で説明した減圧
ＭＯＶＰＥ装置中において、典型的には６５０°Ｃの温
度においてＴＥＧを４．４×１０-5ｍｏｌ／ｍｉｎの流
量で、アルシンを２．２×１０-2ｍｏｌ／ｍｉｎの流量
で、またＢＤＭＡＡｓＣｌを流量９００ｓｃｃｍのＨ2
キャリアガスバブリングしながら実行される。ただし、
ＢＤＭＡＡｓＣｌは図２のバブラ２５Ｃ中に２２°Ｃの
温度で保持されている。
ａ，４３ｂにより露出された前記ＧａＡｓ基板４１上
に、ｎ型ＧａＡｓよりなるソース領域４４Ａおよびドレ
イン領域４４Ｂが、ＴＭＧａとアルシン、さらにＢＤＭ
ＡＡｓＣｌを気相原料としたＭＯＶＰＥ法により、エピ
タキシャルに形成される。前記ソース領域４４Ａおよび
ドレイン領域４４Ｂの形成は、先に図２で説明した減圧
ＭＯＶＰＥ装置中において、典型的には６５０°Ｃの温
度においてＴＥＧを４．４×１０-5ｍｏｌ／ｍｉｎの流
量で、アルシンを２．２×１０-2ｍｏｌ／ｍｉｎの流量
で、またＢＤＭＡＡｓＣｌを流量９００ｓｃｃｍのＨ2
キャリアガスバブリングしながら実行される。ただし、
ＢＤＭＡＡｓＣｌは図２のバブラ２５Ｃ中に２２°Ｃの
温度で保持されている。
【００２２】前記ソース領域４４Ａおよびドレイン領域
４４Ｂの形成の後、図７（Ｃ）の工程においてオーミッ
ク電極４５Ａ，４５Ｂがぞれぞれソース領域４４Ａおよ
び４４Ｂ上に形成される。本実施例によるＭＥＳＦＥＴ
では、図７（Ｂ）のソース領域４４Ａ、ドレイン領域４
４Ｂの再成長工程において析出物がマスクパターン４３
Ａ，４３Ｂ、あるいは側壁絶縁膜４３Ｃ，４３Ｄ、ある
いはゲート電極４２上に堆積することがなく、ＭＥＳＦ
ＥＴを歩留まり良く製造することが可能になる。また、
形成されるソース領域４４Ａ，ドレイン領域４４Ｂは一
様な膜厚を有するため上面が平坦で、オーミック電極４
５Ａあるいは４５Ｂの形成が容易に行なえる。 ［第２実施例］図８（Ａ）〜（Ｃ）は本発明の第１実施
例によるＨＥＭＴの製造方法を示す。
４４Ｂの形成の後、図７（Ｃ）の工程においてオーミッ
ク電極４５Ａ，４５Ｂがぞれぞれソース領域４４Ａおよ
び４４Ｂ上に形成される。本実施例によるＭＥＳＦＥＴ
では、図７（Ｂ）のソース領域４４Ａ、ドレイン領域４
４Ｂの再成長工程において析出物がマスクパターン４３
Ａ，４３Ｂ、あるいは側壁絶縁膜４３Ｃ，４３Ｄ、ある
いはゲート電極４２上に堆積することがなく、ＭＥＳＦ
ＥＴを歩留まり良く製造することが可能になる。また、
形成されるソース領域４４Ａ，ドレイン領域４４Ｂは一
様な膜厚を有するため上面が平坦で、オーミック電極４
５Ａあるいは４５Ｂの形成が容易に行なえる。 ［第２実施例］図８（Ａ）〜（Ｃ）は本発明の第１実施
例によるＨＥＭＴの製造方法を示す。
【００２３】図８（Ａ）を参照するに、半絶縁性ＧａＡ
ｓ基板５１上には非ドープＧａＡｓよりなるバッファ層
５２を介して非ドープＧａＡｓよりなる電子走行層５３
が形成されており、前記電子走行層５３上にはｎ型Ａｌ
ＧａＡｓよりなる電子供給層５４が形成されている。ま
た、電子走行層５３および電子供給層５４中には活性領
域５１Ａが、Ｆｅ+ やＨ+ 等の深い不純物元素のイオン
注入により、形成されている。また、ＧａＡｓ電子走行
層５３中には、ＡｌＧａＡｓ電子供給層５４との境界の
沿って２次元電子ガス５３Ａが形成される。
ｓ基板５１上には非ドープＧａＡｓよりなるバッファ層
５２を介して非ドープＧａＡｓよりなる電子走行層５３
が形成されており、前記電子走行層５３上にはｎ型Ａｌ
ＧａＡｓよりなる電子供給層５４が形成されている。ま
た、電子走行層５３および電子供給層５４中には活性領
域５１Ａが、Ｆｅ+ やＨ+ 等の深い不純物元素のイオン
注入により、形成されている。また、ＧａＡｓ電子走行
層５３中には、ＡｌＧａＡｓ電子供給層５４との境界の
沿って２次元電子ガス５３Ａが形成される。
【００２４】前記基板５１上には前記活性領域５１Ａに
対応してＷ，ＷＳｉあるいはＷＳｉＮよりなるゲート電
極５５が形成され、さらに前記基板５１上には前記ゲー
ト電極５５を覆うようにＳｉＯＮ，ＳｉＮあるいはＳｉ
Ｏ2 よりなるマスク層が堆積される。前記マスク層に
は、レジストパターンを使ったドライエッチングによ
り、形成したいＭＥＳＦＥＴのソース領域およびドレイ
ン領域にそれぞれ対応して開口部５６ａ，５６ｂが前記
マスク層中に形成される。これに伴い、マスク層はパタ
ーニングされ、マスクパターン５６Ａ，５６Ｂが形成さ
れる。また、かかるドライエッチングに伴い、前記ゲー
ト電極５５の側壁には側壁絶縁膜５６Ｃおよび５６Ｄが
自己整合的に形成される。
対応してＷ，ＷＳｉあるいはＷＳｉＮよりなるゲート電
極５５が形成され、さらに前記基板５１上には前記ゲー
ト電極５５を覆うようにＳｉＯＮ，ＳｉＮあるいはＳｉ
Ｏ2 よりなるマスク層が堆積される。前記マスク層に
は、レジストパターンを使ったドライエッチングによ
り、形成したいＭＥＳＦＥＴのソース領域およびドレイ
ン領域にそれぞれ対応して開口部５６ａ，５６ｂが前記
マスク層中に形成される。これに伴い、マスク層はパタ
ーニングされ、マスクパターン５６Ａ，５６Ｂが形成さ
れる。また、かかるドライエッチングに伴い、前記ゲー
ト電極５５の側壁には側壁絶縁膜５６Ｃおよび５６Ｄが
自己整合的に形成される。
【００２５】次に図８（Ｂ）の工程で、前記開口部５６
ａ，５６ｂにより露出された前記ＧａＡｓ基板５１上
に、ｎ型ＧａＡｓよりなるソース領域５７Ａおよびドレ
イン領域５７Ｂが、ＴＭＧａとアルシン、さらにＢＤＭ
ＡＡｓＣｌを気相原料としたＭＯＶＰＥ法により、エピ
タキシャルに形成される。前記ソース領域５７Ａおよび
ドレイン領域５７Ｂの形成は、先に図２で説明した減圧
ＭＯＶＰＥ装置中において、典型的には６５０°Ｃの温
度においてＴＥＧを４．４×１０-5ｍｏｌ／ｍｉｎの流
量で、アルシンを２．２×１０-2ｍｏｌ／ｍｉｎの流量
で、またＢＤＭＡＡｓＣｌを流量９００ｓｃｃｍのＨ2
キャリアガスでバブリングしながら実行される。ただ
し、ＢＤＭＡＡｓＣｌは図２のバブラ２５Ｃ中に２２°
Ｃの温度で保持されている。
ａ，５６ｂにより露出された前記ＧａＡｓ基板５１上
に、ｎ型ＧａＡｓよりなるソース領域５７Ａおよびドレ
イン領域５７Ｂが、ＴＭＧａとアルシン、さらにＢＤＭ
ＡＡｓＣｌを気相原料としたＭＯＶＰＥ法により、エピ
タキシャルに形成される。前記ソース領域５７Ａおよび
ドレイン領域５７Ｂの形成は、先に図２で説明した減圧
ＭＯＶＰＥ装置中において、典型的には６５０°Ｃの温
度においてＴＥＧを４．４×１０-5ｍｏｌ／ｍｉｎの流
量で、アルシンを２．２×１０-2ｍｏｌ／ｍｉｎの流量
で、またＢＤＭＡＡｓＣｌを流量９００ｓｃｃｍのＨ2
キャリアガスでバブリングしながら実行される。ただ
し、ＢＤＭＡＡｓＣｌは図２のバブラ２５Ｃ中に２２°
Ｃの温度で保持されている。
【００２６】前記ソース領域５７Ａおよびドレイン領域
５７Ｂの形成の後、図８（Ｃ）の工程においてオーミッ
ク電極５８Ａ，５８Ｂがぞれぞれソース領域５７Ａおよ
び５７Ｂ上に形成される。本実施例によるＨＥＭＴで
は、図８（Ｂ）のソース領域５７Ａ、ドレイン領域５７
Ｂの再成長工程において析出物がマスクパターン５６
Ａ，５６Ｂ、あるいは側壁絶縁膜５６Ｃ，５６Ｄ、ある
いはゲート電極５５上に堆積することがなく、ＨＥＭＴ
を歩留まり良く製造することが可能になる。また、形成
されるソース領域５７Ａ，ドレイン領域５７Ｂは一様な
膜厚を有するため上面が平坦で、オーミック電極５８Ａ
あるいは５８Ｂの形成が容易に行なえる。 ［第３実施例］図９（Ａ）〜（Ｄ）は本発明の第３実施
例によるＨＢＴの構成およびその製造工程を示す図であ
る。
５７Ｂの形成の後、図８（Ｃ）の工程においてオーミッ
ク電極５８Ａ，５８Ｂがぞれぞれソース領域５７Ａおよ
び５７Ｂ上に形成される。本実施例によるＨＥＭＴで
は、図８（Ｂ）のソース領域５７Ａ、ドレイン領域５７
Ｂの再成長工程において析出物がマスクパターン５６
Ａ，５６Ｂ、あるいは側壁絶縁膜５６Ｃ，５６Ｄ、ある
いはゲート電極５５上に堆積することがなく、ＨＥＭＴ
を歩留まり良く製造することが可能になる。また、形成
されるソース領域５７Ａ，ドレイン領域５７Ｂは一様な
膜厚を有するため上面が平坦で、オーミック電極５８Ａ
あるいは５８Ｂの形成が容易に行なえる。 ［第３実施例］図９（Ａ）〜（Ｄ）は本発明の第３実施
例によるＨＢＴの構成およびその製造工程を示す図であ
る。
【００２７】図１５（Ａ）を参照するに、ＨＢＴは半絶
縁性ＧａＡｓ基板６１上に構成され、基板６１上に形成
されたｎ+ 型ＧａＡｓコレクタコンタクト層６２と、前
記コレクタコンタクト層６２上に形成された非ドープＧ
ａＡｓよりなるコレクタ層６３と、前記コレクタ層６３
上に形成されたｐ+ 型真性ベース層６４と、前記真性ベ
ース層６４上に形成されたｎ型ＩｎＧａＰよりなるエミ
ッタ層６５と、前記エミッタ層６５上に形成されたｎ+
型ＧａＡｓよりなるキャップ層６６とからなる層状半導
体構造体上に形成される。
縁性ＧａＡｓ基板６１上に構成され、基板６１上に形成
されたｎ+ 型ＧａＡｓコレクタコンタクト層６２と、前
記コレクタコンタクト層６２上に形成された非ドープＧ
ａＡｓよりなるコレクタ層６３と、前記コレクタ層６３
上に形成されたｐ+ 型真性ベース層６４と、前記真性ベ
ース層６４上に形成されたｎ型ＩｎＧａＰよりなるエミ
ッタ層６５と、前記エミッタ層６５上に形成されたｎ+
型ＧａＡｓよりなるキャップ層６６とからなる層状半導
体構造体上に形成される。
【００２８】図９（Ａ）の工程では、キャップ層６６上
にはＷＳｉよりなるエミッタ電極層６７が形成され、さ
らにエミッタ電極層６７上にＳｉＯ2 層６８が形成され
る。さらにＳｉＯ2 層６８上にはレジスト層が形成さ
れ、レジスト層をフォトリソグラフィによりパターニン
グすることによりレジストパターン６９が形成される。
さらにレジストパターン６９をマスクに層６５〜６８を
反応性イオンエッチング（ＲＩＥ）を行うことにより、
図９（Ａ）に示すメサ構造７０が得られる。より具体的
には、レジストパターン６９をマスクにＷＳｉ層６７を
プラズマエッチングし、さらにその下の層６５，６６
を、層６７をマスクに反応性イオンエッチングでパター
ニングする。
にはＷＳｉよりなるエミッタ電極層６７が形成され、さ
らにエミッタ電極層６７上にＳｉＯ2 層６８が形成され
る。さらにＳｉＯ2 層６８上にはレジスト層が形成さ
れ、レジスト層をフォトリソグラフィによりパターニン
グすることによりレジストパターン６９が形成される。
さらにレジストパターン６９をマスクに層６５〜６８を
反応性イオンエッチング（ＲＩＥ）を行うことにより、
図９（Ａ）に示すメサ構造７０が得られる。より具体的
には、レジストパターン６９をマスクにＷＳｉ層６７を
プラズマエッチングし、さらにその下の層６５，６６
を、層６７をマスクに反応性イオンエッチングでパター
ニングする。
【００２９】さらに、図９（Ｂ）の工程で、エミッタ層
６５上のメサ構造７０の外側に隣接する領域６５ａ，６
５ｂ上にマスクパターン（図示せず）を形成し、エミッ
タ層６５およびその下のベース層６４を、領域６５ａ，
６５ｂを除いてエッチングにより除去する。その結果、
図９（Ｂ）に示したように、領域６５ａ，６５ｂを除い
てコレクタ層６３の表面が露出した構造が得られる。さ
らに、ＳｉＮやＳｉＯＮ、あるいはＳｉＯ2 等の誘電体
膜を堆積した後、領域６５ａ，６５ｂの周囲の領域をレ
ジストパターンにより保護してドライエッチングを行
い、領域６５ａ，６５ｂの表面において真性ベース層６
４を露出させると同時に、領域６５ａ，６５ｂを除くコ
レクタ層６３上に誘電体膜７１を残す。また、かかる工
程により、メサ構造７０の側壁面上にも誘電体膜７１ａ
が形成される。
６５上のメサ構造７０の外側に隣接する領域６５ａ，６
５ｂ上にマスクパターン（図示せず）を形成し、エミッ
タ層６５およびその下のベース層６４を、領域６５ａ，
６５ｂを除いてエッチングにより除去する。その結果、
図９（Ｂ）に示したように、領域６５ａ，６５ｂを除い
てコレクタ層６３の表面が露出した構造が得られる。さ
らに、ＳｉＮやＳｉＯＮ、あるいはＳｉＯ2 等の誘電体
膜を堆積した後、領域６５ａ，６５ｂの周囲の領域をレ
ジストパターンにより保護してドライエッチングを行
い、領域６５ａ，６５ｂの表面において真性ベース層６
４を露出させると同時に、領域６５ａ，６５ｂを除くコ
レクタ層６３上に誘電体膜７１を残す。また、かかる工
程により、メサ構造７０の側壁面上にも誘電体膜７１ａ
が形成される。
【００３０】さらに図９（Ｃ）の工程において、前記領
域６５ａおよび６５ｂの周囲から前記マスクパターンを
除去し、さらに層６４および６５を除去してコレクタ層
６３の上主面および真性ベース層６４の側壁面を領域６
５ａおよび６５ｂにおいて露出させる。さらに、露出さ
れたコレクタ層６３の上主面上にｐ+ 型の外部ベース領
域７２ａ，７２ｂを、前記外部ベース領域７２ａ，７２
ｂがそれぞれの領域６５ａおよび６５ｂにおいて前記真
性ベース６４の側壁面に接するように、ＴＭＧａとアル
シン、およびＢＤＭＡＡｓＣｌを使った減圧ＭＯＶＰＥ
法により形成する。すなわち、外部ベース領域７２ａ，
７２ｂはメサ構造７０と誘電体膜７１との間の空間を埋
め、メサ構造７１の側壁を覆う誘電体膜７１ａに沿って
上方に延在する。また、外部ベース領域７２ａ，７２ｂ
上には、ベース電極７３ａ，７３ｂがそれぞれ形成され
る。さらに、図９（Ｃ）の工程では、ＨＢＴの外側を囲
むように、Ｈ+ イオンが打ち込まれた不活性領域７１
Ａ，７１Ｂが形成される。前記外部ベース領域７２ａ，
７２ｂの形成は、先の実施例と同様に、図２で説明した
減圧ＭＯＶＰＥ装置中において、典型的には６５０°Ｃ
の温度においてＴＥＧを４．４×１０-5ｍｏｌ／ｍｉｎ
の流量で、アルシンを２．２×１０-2ｍｏｌ／ｍｉｎの
流量で、またＢＤＭＡＡｓＣｌを９００ｓｃｃｍの流量
で供給しながら実行される。ただし、ＢＤＭＡＡｓＣｌ
は図２のバブラ２５Ｃ中に２２°Ｃの温度で保持されて
いる。
域６５ａおよび６５ｂの周囲から前記マスクパターンを
除去し、さらに層６４および６５を除去してコレクタ層
６３の上主面および真性ベース層６４の側壁面を領域６
５ａおよび６５ｂにおいて露出させる。さらに、露出さ
れたコレクタ層６３の上主面上にｐ+ 型の外部ベース領
域７２ａ，７２ｂを、前記外部ベース領域７２ａ，７２
ｂがそれぞれの領域６５ａおよび６５ｂにおいて前記真
性ベース６４の側壁面に接するように、ＴＭＧａとアル
シン、およびＢＤＭＡＡｓＣｌを使った減圧ＭＯＶＰＥ
法により形成する。すなわち、外部ベース領域７２ａ，
７２ｂはメサ構造７０と誘電体膜７１との間の空間を埋
め、メサ構造７１の側壁を覆う誘電体膜７１ａに沿って
上方に延在する。また、外部ベース領域７２ａ，７２ｂ
上には、ベース電極７３ａ，７３ｂがそれぞれ形成され
る。さらに、図９（Ｃ）の工程では、ＨＢＴの外側を囲
むように、Ｈ+ イオンが打ち込まれた不活性領域７１
Ａ，７１Ｂが形成される。前記外部ベース領域７２ａ，
７２ｂの形成は、先の実施例と同様に、図２で説明した
減圧ＭＯＶＰＥ装置中において、典型的には６５０°Ｃ
の温度においてＴＥＧを４．４×１０-5ｍｏｌ／ｍｉｎ
の流量で、アルシンを２．２×１０-2ｍｏｌ／ｍｉｎの
流量で、またＢＤＭＡＡｓＣｌを９００ｓｃｃｍの流量
で供給しながら実行される。ただし、ＢＤＭＡＡｓＣｌ
は図２のバブラ２５Ｃ中に２２°Ｃの温度で保持されて
いる。
【００３１】次に、図９（Ｄ）の工程で、誘電体膜７１
中に、外部ベース領域７２ａ，７２ｂの外側部分に対応
して、コンタクトホール７１Ｃ，７１Ｄが、コレクタコ
ンタクト層６２の上主面を露出するように形成され、露
出された前記上主面上にはコレクタ電極６２Ａ，６２Ｂ
がそれぞれ形成される。また、誘電体膜７１上には、別
の誘電体膜７２が、前記コンタクトホール７１Ｃ，７１
Ｄを埋めさらにベース電極７３ａ，７３ｂおよびメサ構
造７０をも埋めるように形成され、誘電体膜７２には、
メサ構造７０に対応して、ＷＳｉ電極６７を露出するよ
うにコンタクトホール７２ｃが形成される。またコンタ
クトホール７２ｃにはエミッタ電極７４が、ＷＳｉ電極
６７に接触するように形成される。
中に、外部ベース領域７２ａ，７２ｂの外側部分に対応
して、コンタクトホール７１Ｃ，７１Ｄが、コレクタコ
ンタクト層６２の上主面を露出するように形成され、露
出された前記上主面上にはコレクタ電極６２Ａ，６２Ｂ
がそれぞれ形成される。また、誘電体膜７１上には、別
の誘電体膜７２が、前記コンタクトホール７１Ｃ，７１
Ｄを埋めさらにベース電極７３ａ，７３ｂおよびメサ構
造７０をも埋めるように形成され、誘電体膜７２には、
メサ構造７０に対応して、ＷＳｉ電極６７を露出するよ
うにコンタクトホール７２ｃが形成される。またコンタ
クトホール７２ｃにはエミッタ電極７４が、ＷＳｉ電極
６７に接触するように形成される。
【００３２】本実施例によるＨＢＴでは、図９（Ｃ）の
外部ベース領域７２ａ，７２ｂの再成長工程において析
出物が絶縁膜７１あるいはエミッタ電極６８、あるいは
側壁絶縁膜７１ａ上に堆積することがなく、ＨＢＴを歩
留まり良く製造することが可能になる。また、形成され
る外部ベース領域７２ａ，７２ｂは一様な膜厚を有する
ため上面が平坦で、ベース電極７３ａあるいは７３ｂの
形成が容易に行なえる。
外部ベース領域７２ａ，７２ｂの再成長工程において析
出物が絶縁膜７１あるいはエミッタ電極６８、あるいは
側壁絶縁膜７１ａ上に堆積することがなく、ＨＢＴを歩
留まり良く製造することが可能になる。また、形成され
る外部ベース領域７２ａ，７２ｂは一様な膜厚を有する
ため上面が平坦で、ベース電極７３ａあるいは７３ｂの
形成が容易に行なえる。
【００３３】以上の実施例では、前記ＢＤＭＡＡｓＣｌ
を使った化合物半導体層の再成長をＭＯＶＰＥ法を例に
説明したが、本発明はＭＯＶＰＥ法に限定されるもので
はなく、図１０に示す堆積装置８０を使ったガスソース
ＭＢＥ法においても適用可能である。図１０を参照する
に、ガスソースＭＢＥ装置８０はイオンポンプ８２によ
り高真空に真空引きされる反応容器８１を有し、前記反
応容器８１中には基板８４を保持する基板ホルダ８３が
設けられる。基板ホルダ８３は図示しないモータにより
回動される。また前記反応容器８１にはゲートバルブ８
１を介して窒素トラップ８８、油拡散ポンプ８７、イオ
ン真空ゲージ８９およびロータリーポンプ９０を含む排
気装置８６が接続される。
を使った化合物半導体層の再成長をＭＯＶＰＥ法を例に
説明したが、本発明はＭＯＶＰＥ法に限定されるもので
はなく、図１０に示す堆積装置８０を使ったガスソース
ＭＢＥ法においても適用可能である。図１０を参照する
に、ガスソースＭＢＥ装置８０はイオンポンプ８２によ
り高真空に真空引きされる反応容器８１を有し、前記反
応容器８１中には基板８４を保持する基板ホルダ８３が
設けられる。基板ホルダ８３は図示しないモータにより
回動される。また前記反応容器８１にはゲートバルブ８
１を介して窒素トラップ８８、油拡散ポンプ８７、イオ
ン真空ゲージ８９およびロータリーポンプ９０を含む排
気装置８６が接続される。
【００３４】図１０のＭＢＥ装置では、前記反応容器８
１中にアルシンが配管９１Ａを介してボンベ９１から供
給される。同様に、セル９２に保持されたＢＤＭＡＡｓ
Ｃｌが配管９２Ａを介して、さらにセル９３に保持され
たＴＥＧａが配管９３Ａを介して供給され、その結果前
記基板８４上において先に図３で説明したような化合物
半導体層の再成長が生じる。かかるＭＢＥ法を使った再
成長においても、基板上に供給される気相原料にＢＤＭ
ＡＡｓＣｌを使うことにより、マスク上への析出物の堆
積を効果的に抑止することができる。
１中にアルシンが配管９１Ａを介してボンベ９１から供
給される。同様に、セル９２に保持されたＢＤＭＡＡｓ
Ｃｌが配管９２Ａを介して、さらにセル９３に保持され
たＴＥＧａが配管９３Ａを介して供給され、その結果前
記基板８４上において先に図３で説明したような化合物
半導体層の再成長が生じる。かかるＭＢＥ法を使った再
成長においても、基板上に供給される気相原料にＢＤＭ
ＡＡｓＣｌを使うことにより、マスク上への析出物の堆
積を効果的に抑止することができる。
【００３５】さらに本発明で再成長される化合物半導体
層はＧａＡｓに限定されるものではなく、ＡｌＡｓ，Ａ
ｌＧａＡｓ，ＩｎＧａＡｓ，ＩｎＡｓ，ＡｌＧａＩｎＡ
ｓ，ＧａＩｎＡｓＰ等の再成長に対しても適用可能であ
る。また前記化合物半導体層の再成長の際に、ＢＤＭＡ
ＡｓＣｌは必ずしもアルシンと組み合わせて使う必要は
なく、ＴＢＡｓ（ターシャリーブチルアルシン）あるい
は固体Ａｓ源と組み合わせて使うことも可能である。ま
た前記化合物半導体層がＰをＶ族元素として含む場合に
はホスフィン（ＰＨ3 ）、ＴＢＰ（ターシャリーブチル
ホスフィン）あるいは固体Ｐ源と組み合わせて使うこと
も可能である。さらに、前記化合物半導体層の再成長の
際に添加されるＣｌを含むＶ族原料は前記ＢＤＭＡＡｓ
Ｃｌに限定されるものではなく、Ｒをアルキル基として
一般に化学式 （Ｒ2 Ｎ）2 ＡｓＣｌ あるいは （Ｒ2 Ｎ）2 ＰＣｌ で表される化合物を使うことが可能である。
層はＧａＡｓに限定されるものではなく、ＡｌＡｓ，Ａ
ｌＧａＡｓ，ＩｎＧａＡｓ，ＩｎＡｓ，ＡｌＧａＩｎＡ
ｓ，ＧａＩｎＡｓＰ等の再成長に対しても適用可能であ
る。また前記化合物半導体層の再成長の際に、ＢＤＭＡ
ＡｓＣｌは必ずしもアルシンと組み合わせて使う必要は
なく、ＴＢＡｓ（ターシャリーブチルアルシン）あるい
は固体Ａｓ源と組み合わせて使うことも可能である。ま
た前記化合物半導体層がＰをＶ族元素として含む場合に
はホスフィン（ＰＨ3 ）、ＴＢＰ（ターシャリーブチル
ホスフィン）あるいは固体Ｐ源と組み合わせて使うこと
も可能である。さらに、前記化合物半導体層の再成長の
際に添加されるＣｌを含むＶ族原料は前記ＢＤＭＡＡｓ
Ｃｌに限定されるものではなく、Ｒをアルキル基として
一般に化学式 （Ｒ2 Ｎ）2 ＡｓＣｌ あるいは （Ｒ2 Ｎ）2 ＰＣｌ で表される化合物を使うことが可能である。
【００３６】以上、本発明を好ましい実施例について説
明したが、本発明はかかる特定の実施例に限定されるも
のではなく、特許請求の範囲に記載した要旨内において
様々な変形・変更が可能である。
明したが、本発明はかかる特定の実施例に限定されるも
のではなく、特許請求の範囲に記載した要旨内において
様々な変形・変更が可能である。
【００３７】
【発明の効果】請求項１〜６記載の本発明の特徴によれ
ば、マスクを使った化合物半導体層の再成長の際に、Ｖ
族原料にＣｌを含む（Ｒ2 Ｎ）2 ＡｓＣｌあるいは（Ｒ
2 Ｎ） 2 ＰＣｌで表される化学式の化合物を使うことに
より、マスク上への析出物の堆積が抑制され、半導体装
置製造の際の歩留まりが向上する。またかかる方法によ
り、形成される再成長化合物半導体層の膜厚のパターン
サイズ依存性が減少し、安定な半導体装置の製造が可能
になる。特に［（ＣＨ3 ）2 Ｎ］2 ＡｓＣｌで表される
ＢＤＭＡＡｓＣｌは液体であり、取り扱いがＨＣｌ等よ
りも簡単である。
ば、マスクを使った化合物半導体層の再成長の際に、Ｖ
族原料にＣｌを含む（Ｒ2 Ｎ）2 ＡｓＣｌあるいは（Ｒ
2 Ｎ） 2 ＰＣｌで表される化学式の化合物を使うことに
より、マスク上への析出物の堆積が抑制され、半導体装
置製造の際の歩留まりが向上する。またかかる方法によ
り、形成される再成長化合物半導体層の膜厚のパターン
サイズ依存性が減少し、安定な半導体装置の製造が可能
になる。特に［（ＣＨ3 ）2 Ｎ］2 ＡｓＣｌで表される
ＢＤＭＡＡｓＣｌは液体であり、取り扱いがＨＣｌ等よ
りも簡単である。
【図１】従来の化合物半導体層の再成長工程の問題点を
説明する図である。
説明する図である。
【図２】本発明の原理を説明する図（その１）である。
【図３】本発明の原理を説明する図（その２）である。
【図４】（Ａ），（Ｂ）は本発明の原理を説明する図
（その３）である。
（その３）である。
【図５】本発明の原理を説明する図（その４）である。
【図６】（Ａ），（Ｂ）は本発明の原理を説明する図
（その５）である。
（その５）である。
【図７】（Ａ）〜（Ｃ）は本発明の第１実施例によるＭ
ＥＳＦＥＴの製造方法を説明する図である。
ＥＳＦＥＴの製造方法を説明する図である。
【図８】（Ａ）〜（Ｃ）は本発明の第２実施例によるＨ
ＥＭＴの製造方法を説明する図である。
ＥＭＴの製造方法を説明する図である。
【図９】（Ａ）〜（Ｄ）は本発明の第３実施例によるＨ
ＢＴの製造方法を説明する図である。
ＢＴの製造方法を説明する図である。
【図１０】本発明をガスソースＭＢＥ法に適用した場合
の堆積装置の図である。
の堆積装置の図である。
１１，４１，５１，６１ 基板
１１Ａ，４１Ａ，５１Ａ活性領域
１２，４３Ａ，４３Ｂ，５６Ａ，５６Ｂ マスク
１３Ａ，１３Ｂ，４４Ａ，４４Ｂ，５７Ａ，５７Ｂ，７
２ａ，７２ｂ 再成長層 １３Ｃ 析出物 ２０ ＭＯＶＰＥ装置 ２１ 反応容器 ２１Ａ 基板ホルダ ２１Ｂ 基板 ２２ キャリアガスライン ２３ アルシンボンベ ２３ａ，２３ｂ，２５ａ，２５ｂ，２５ｃ，２５ｄ 供
給バルブ ２３ａ’，２５ａ’，２５ｃ’ パージバルブ ２４ 供給ライン ２４’ パージライン ２５Ａ ＴＭＧａバブラ ２５Ｂ，２５Ｄ 恒温槽 ２５Ｃ ＢＤＭＡＡｓＣｌバブラ ２６ ドライポンプ ２７ スクラバ ４２，５５ ゲート電極 ４３ａ，４３ｂ，５６Ｃ，５６Ｄ 開口部 ４３Ｃ，４３Ｄ 側壁絶縁膜 ４５Ａ，４５Ｂ，５８Ａ，５８Ｂ オーミック電極 ５２ バッファ層 ５３ 電子走行層 ５３Ａ ２次元電子ガス ５４ 電子供給層 ６２ コレクタコンタクト層 ６２Ａ コレクタ電極 ６３ コレクタ層 ６４ 真性ベース層 ６５ エミッタ層 ６６ キャップ層 ６７ ＷＳｉ電極 ６８ ＳｉＯ2 膜 ６９ レジストパターン ７０ エミッタ構造 ７１，７１ａ，７２ 誘電体膜 ７１Ａ，７１Ｂ 不活性領域 ７１Ｃ，７１Ｄ，７２ｃ コンタクトホール ７３ａ，７３ｂ ベース電極 ８０ ガスソースＭＢＥ装置 ８１ 反応容器 ８２ イオンポンプ ８３ 基板ホルダ ８４ 基板 ８５ ゲートバルブ ８６ 真空排気装置 ８７ 油拡散ポンプ ８８ 液体窒素トラップ ８９ イオン真空ゲージ ９０ ロータリポンプ ９１ アルシンボンベ ９２ ＢＤＭＡＡｓＣｌセル ９３ ＴＭＧａセル ９１Ａ〜９３Ａ 配管
２ａ，７２ｂ 再成長層 １３Ｃ 析出物 ２０ ＭＯＶＰＥ装置 ２１ 反応容器 ２１Ａ 基板ホルダ ２１Ｂ 基板 ２２ キャリアガスライン ２３ アルシンボンベ ２３ａ，２３ｂ，２５ａ，２５ｂ，２５ｃ，２５ｄ 供
給バルブ ２３ａ’，２５ａ’，２５ｃ’ パージバルブ ２４ 供給ライン ２４’ パージライン ２５Ａ ＴＭＧａバブラ ２５Ｂ，２５Ｄ 恒温槽 ２５Ｃ ＢＤＭＡＡｓＣｌバブラ ２６ ドライポンプ ２７ スクラバ ４２，５５ ゲート電極 ４３ａ，４３ｂ，５６Ｃ，５６Ｄ 開口部 ４３Ｃ，４３Ｄ 側壁絶縁膜 ４５Ａ，４５Ｂ，５８Ａ，５８Ｂ オーミック電極 ５２ バッファ層 ５３ 電子走行層 ５３Ａ ２次元電子ガス ５４ 電子供給層 ６２ コレクタコンタクト層 ６２Ａ コレクタ電極 ６３ コレクタ層 ６４ 真性ベース層 ６５ エミッタ層 ６６ キャップ層 ６７ ＷＳｉ電極 ６８ ＳｉＯ2 膜 ６９ レジストパターン ７０ エミッタ構造 ７１，７１ａ，７２ 誘電体膜 ７１Ａ，７１Ｂ 不活性領域 ７１Ｃ，７１Ｄ，７２ｃ コンタクトホール ７３ａ，７３ｂ ベース電極 ８０ ガスソースＭＢＥ装置 ８１ 反応容器 ８２ イオンポンプ ８３ 基板ホルダ ８４ 基板 ８５ ゲートバルブ ８６ 真空排気装置 ８７ 油拡散ポンプ ８８ 液体窒素トラップ ８９ イオン真空ゲージ ９０ ロータリポンプ ９１ アルシンボンベ ９２ ＢＤＭＡＡｓＣｌセル ９３ ＴＭＧａセル ９１Ａ〜９３Ａ 配管
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ
Ｈ０１Ｌ 29/778
29/812
(72)発明者 岡本 直哉
神奈川県川崎市中原区上小田中４丁目１
番１号 富士通株式会社内
(56)参考文献 特開 昭60−229375（ＪＰ，Ａ)
特開 昭61−284913（ＪＰ，Ａ)
特開 平８−64530（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/205
H01L 21/331
H01L 21/338
H01L 29/205
H01L 29/73
H01L 29/778
H01L 29/812
Claims (6)
- 【請求項１】 気相成長法による化合物半導体層の再成
長工程を含む化合物半導体装置の製造方法において、 前記再成長工程は、 化合物半導体層上にマスクパターンを形成する工程と、 前記マスクパターンで覆われた化合物半導体層上にＩＩ
Ｉ族有機原料と、Ｖ族原料と、（Ｒ2 Ｎ）2 ＡｓＣｌま
たは（Ｒ2 Ｎ）2 ＰＣｌとを供給し（ただしＲはアルキ
ル基）、前記マスクパターンより露出された前記化合物
半導体層上に再成長化合物半導体層を選択成長させる工
程とを含むことを特徴とする化合物半導体装置の製造方
法。 - 【請求項２】 前記選択成長工程は、化合物（Ｒ2 Ｎ）
2 ＡｓＣｌとして、［（ＣＨ3 ）2 Ｎ］2 ＡｓＣｌを、
または化合物（Ｒ2 Ｎ）2 ＰＣｌとして、［（ＣＨ3 ）
2 Ｎ］2 ＰＣｌを供給することを特徴とする請求項１記
載の化合物半導体装置の製造方法。 - 【請求項３】 前記選択成長工程は、Ａｓを含むＩＩＩ
−Ｖ族化合物半導体層を再成長させることを特徴とする
請求項１記載の化合物半導体装置の製造方法。 - 【請求項４】 前記選択成長工程は、Ｐを含むＩＩＩ−
Ｖ族化合物半導体層を再成長させることを特徴とする請
求項１記載の化合物半導体装置の製造方法。 - 【請求項５】 前記マスクパターンは、ＳｉＯＮ，Ｓｉ
Ｏ2 およびＳｉＮxよりなる群から選ばれる絶縁パター
ンであることを特徴とする請求項１〜４のうち、いずれ
か一項記載の化合物半導体装置の製造方法。 - 【請求項６】 前記マスクパターンは、Ｗ，ＷＳｉ，Ｗ
ＳｉＮよりなる群から選ばれる高融点金属パターンであ
ることを特徴とする請求項１〜５のうち、いずれか一項
記載の化合物半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26061798A JP3388189B2 (ja) | 1998-09-14 | 1998-09-14 | 化合物半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26061798A JP3388189B2 (ja) | 1998-09-14 | 1998-09-14 | 化合物半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000091241A JP2000091241A (ja) | 2000-03-31 |
| JP3388189B2 true JP3388189B2 (ja) | 2003-03-17 |
Family
ID=17350423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26061798A Expired - Fee Related JP3388189B2 (ja) | 1998-09-14 | 1998-09-14 | 化合物半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3388189B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2120266B1 (en) * | 2008-05-13 | 2015-10-28 | Imec | Scalable quantum well device and method for manufacturing the same |
-
1998
- 1998-09-14 JP JP26061798A patent/JP3388189B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000091241A (ja) | 2000-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2817995B2 (ja) | ▲ｉｉｉ▼―▲ｖ▼族化合物半導体ヘテロ構造基板および▲ｉｉｉ▼―▲ｖ▼族化合物ヘテロ構造半導体装置 | |
| JP3093904B2 (ja) | 化合物半導体結晶の成長方法 | |
| US5410167A (en) | Semiconductor device with reduced side gate effect | |
| EP2346071B1 (en) | Compound semiconductor device and method for manufacturing the same | |
| US8030638B2 (en) | Quasi single crystal nitride semiconductor layer grown over polycrystalline SiC substrate | |
| JPH0794758A (ja) | デルタドープト量子井戸電界効果トランジスタの製造方法 | |
| EP0397148B1 (en) | Heterostructure device and production method thereof | |
| US6242327B1 (en) | Compound semiconductor device having a reduced source resistance | |
| JP2000195801A (ja) | 半導体装置の製造方法 | |
| US5272095A (en) | Method of manufacturing heterojunction transistors with self-aligned metal contacts | |
| US5837056A (en) | Method for growing III-V group compound semiconductor crystal | |
| JP3388189B2 (ja) | 化合物半導体装置の製造方法 | |
| JP2000077336A (ja) | 半導体成長用基板およびその製造方法ならびに半導体装置 | |
| JPH10189944A (ja) | 高電子移動度トランジスタ | |
| JP3547320B2 (ja) | ＧａＮ系化合物半導体装置 | |
| JP2005086135A (ja) | ヘテロバイポーラトランジスタ用エピタキシャルウエハおよびその製造方法 | |
| JP3416051B2 (ja) | Ｉｉｉ−ｖ族化合物半導体装置の製造方法 | |
| JPH1197456A (ja) | 半導体層の成長方法および化合物半導体装置の製造方法 | |
| JP3035953B2 (ja) | ▲ｉｉｉ▼―▲ｖ▼族化合物半導体の気相成長方法 | |
| JP3120436B2 (ja) | 半導体装置用のエピタキシャル結晶の製造方法 | |
| JP2897107B2 (ja) | 結晶成長方法 | |
| JP3487555B2 (ja) | 半導体装置の製造方法およびｉｉｉ−ｖ族化合物半導体装置 | |
| KR20240056492A (ko) | 리세스된 오믹 콘택들을 가진 반도체 디바이스 구조 및 이를 제조하는 방법 | |
| JP2002137994A (ja) | 単結晶薄膜の形成方法 | |
| JPH09172165A (ja) | 電界効果トランジスタおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021224 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080110 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090110 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100110 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110110 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110110 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120110 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130110 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130110 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140110 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |