JPH1174859A - マルチフレーム送受信処理装置 - Google Patents

Abstract

(57)【要約】 【課題】 簡単な回路構成で、送信処理と受信処理とを
同じマルチフレーム信号のタイミングで処理できるマル
チフレーム送受信処理装置を提供。 【解決手段】 受信ハイウエイRHW からのマルチフレー
ム信号が記憶回路203 の０面に書き込まれている。検出
回路202 でマルチフレームが検出されると、発生回路20
4 は面切換え制御信号204a、204bの値を変更して選択回
路211 を通じて記憶回路203 に変更したアドレスを与
え、第１面に受信信号を書込みさせる。処理回路201 で
は、記憶回路203 に受信マルチフレーム信号が書込みさ
れている面とは別の面に記憶された信号が処理される。
送信信号が記憶回路207 の０面から読み出し中で、処理
回路201 は、記憶回路207 の第２面に書込みを行ってい
るとする。発生回路206 から同期信号が出力されると、
記憶回路207 は第１面から送信信号を読み出す。検出回
路202 でマルチフレームが検出されると、処理回路201
は記憶回路207 の第３面に書込みを行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マルチフレーム送
受信処理装置に関し、マルチフレーム信号の送受信処理
を行う装置に関する。

【０００２】

【従来の技術】従来、たとえば、交換装置や伝送装置な
どにおいては、複数の信号の送信や伝送において、時分
割多重の技術が採用されている。

【０００３】図２は、従来例のマルチフレームの構成を
説明するための図である。時分割多重は、図２に示すよ
うに時分割多重された一組の信号、すなわち、フレーム
信号は、多重・分離の単位となっている一組のビット列
（タイムスロット）から構成されている。

【０００４】そして、この図２において、第１のフレー
ムは、タイムスロットTS0 からタイムスロットTS(m-1)
までで構成されている。第２のフレームから第ｎ（自然
数）のフレームも同様である。第１のフレームから第ｎ
のフレームまでで一つのマルチフレームが形成されてい
る。

【０００５】マルチフレームは、このように複数のフレ
ームから構成される。このマルチフレームは、低速の信
号を多重するときなどに用いることができる。このマル
チフレームの同期は、タイムスロット内の信号に同期さ
せるための同期ビットを設けている。

【０００６】図３は、従来例のマルチフレーム信号を送
信および受信する伝送システムの構成図である。この図
３において、対向する伝送装置１から伝送されるマルチ
フレーム信号は、中継装置２を中継して自装置である伝
送装置３が受信したマルチフレーム信号を検出して分解
し、そして、処理する。さらに、信号処理回路38が、生
成したマルチフレーム信号を送信する。

【０００７】マルチフレーム信号を記憶するバッファ回
路は、第０面と第１面とから構成され、１マルチフレー
ム分の受信信号を一時記憶することができる受信用の受
信バッファ回路32、33と、１マルチフレーム分の送信信
号を一時記憶する送信用の送信バッファ回路35、36とを
備えている。

【０００８】第０面の受信バッファ回路32に、中継装置
２からのマルチフレーム信号が書き込まれているとき
に、信号処理回路38は、第１面の受信バッファ回路33に
書き込まれているマルチフレーム信号を処理する。１マ
ルチフレーム分の時間が経過すると、マルチフレーム検
出バッファ切り換え制御回路31は、切り換え回路34、3
9、36、40を切り換え制御して、それまでの状態から他
方の状態へ同時に切り替えて、第０面の受信バッファ32
に書き込まれているマルチフレーム信号を受信処理し、
一方、中継装置２からのマルチフレーム受信信号を第１
面の受信バッファ33に書き込む。

【０００９】また、信号処理回路38が、第０面の送信バ
ッファ回路35に送信信号を書き込んでいるときには、１
面の送信バッファ回路36からの送信信号が中継装置２に
送出される。０面と１面の切替えのタイミングは、マル
チフレーム検出バッファ切替え回路31からの切替え制御
によって、送信バッファ回路35、36と受信バッファ回路
32、33とは同時に他方に切り替えられる。

【００１０】このように構成および動作させることによ
って、信号処理回路38は、受信マルチフレーム信号に同
期して受信処理および送信処理を繰り返して行うことが
でき、信号処理回路38の処理負荷を軽減することができ
る。

【００１１】

【発明が解決しようとする課題】図４は、上述の図３の
従来例のマルチフレーム信号を送信および受信する伝送
システムにおける問題を説明するための説明図である。
この図４において、送信バッファ回路35、36、受信バッ
ファ回路32、33および信号処理回路38は、マルチフレー
ム信号に同期して処理するため、たとえば、外部装置で
ある、中継装置２において折り返すときに、折り返すこ
とによる信号伝搬遅延時間は、信号伝搬ルートに依存す
る。信号経路の途中の中継装置２においては、マルチフ
レーム信号を認識する仕組みを備えていないため、マル
チフレーム信号の位相は保証されない。このため、送信
信号と受信信号のマルチフレーム同期を確立することが
できないという問題があった。

【００１２】このようなことから、送信処理と受信処理
とを同じマルチフレーム信号のタイミングで処理するこ
とができ、すなわち、送信フレームと受信フレームの位
相に依存することなく、しかも簡単回路構成で、信号処
理回路が送信処理と受信処理とを一つのタイムベースに
基づいて処理することができるマルチフレーム送受信処
理装置の実現が要請されている。

【００１３】

【課題を解決するための手段】そこで、本発明によるマ
ルチフレーム送受信処理装置は、(1) 受信ラインからの
マルチフレーム信号を一時記憶するための記憶領域が少
なくとも２面形成されている受信記憶手段と、(2) 送信
ラインに送信するための送信マルチフレーム信号を一時
記憶するための記憶領域が３面または４面形成されてい
る送信記憶手段と、(3) 受信記憶手段に記憶されたマル
チフレーム信号を取り込み処理し、送信マルチフレーム
信号を送信記憶手段に与える信号処理手段と、(4) 受信
ラインからマルチフレーム同期信号を検出するマルチフ
レーム同期信号検出手段と、(5)送信処理用のマルチフ
レーム同期信号を発生するマルチフレーム同期信号発生
手段と、(6) この検出したマルチフレーム同期信号と受
信したマルチフレーム信号に同期したフレーム同期信号
とから、受信記憶手段および送信記憶手段に対する面切
換え制御信号を生成し、受信記憶手段に受信マルチフレ
ーム信号をいずれか一方の記憶面に書き込むためのアド
レスと他方の記憶面から記憶されている受信マルチフレ
ーム信号を読み出すためのアドレスとを生成する受信記
憶用アドレス生成手段と、(7) この発生した送信処理用
のマルチフレーム同期信号とフレーム同期信号と面切換
え制御信号とから信号処理手段から出力された送信マル
チフレーム信号をいずれかの記憶面に書き込むためのア
ドレスと残りの記憶面から送信マルチフレーム信号を読
み出すためのアドレスとを生成する送信記憶用アドレス
生成手段とを含む。

【００１４】このような構成で、たとえば、受信マルチ
フレーム信号が受信記憶手段の第０面に書き込まれてい
るときに、マルチフレーム同期信号検出手段でマルチフ
レーム同期信号を検出すると、受信記憶用アドレス生成
手段は、面切換え制御信号の値を変更して第１面に書き
込む。そして、信号処理手段は、書き込まれている第１
面とは別の記憶面である第０面に記憶されている受信マ
ルチフレーム信号を読み出して処理する。

【００１５】また、送信記憶手段を３面で形成している
場合、たとえば、送信マルチフレーム信号が今、送信記
憶手段の第０面から読出し中のとき、信号処理手段は、
第２面に書き込みを行っているとする。ここで、マルチ
フレーム同期信号発生手段がマルチフレーム同期信号を
発生すると、送信記憶手段は、第１面に記憶されている
送信マルチフレーム信号を読み出す。次に、マルチフレ
ーム同期信号検出手段でマルチフレーム同期信号を検出
すると、信号処理手段は、第０面に送信マルチフレーム
信号を書き込む。

【００１６】一方、送信記憶手段を４面で形成している
場合、たとえば、送信マルチフレーム信号が今、送信記
憶手段の第０面から読出し中のとき、信号処理手段は、
第２面に書込みを行っているとする。ここで、マルチフ
レーム同期信号発生手段がマルチフレーム同期信号を発
生すると、送信記憶手段は、第１面に記憶されている送
信マルチフレーム信号を読み出す。次に、マルチフレー
ム同期信号検出手段でマルチフレーム同期信号を検出す
ると、信号処理手段は、第３面に送信マルチフレーム信
号を書き込む。

【００１７】このようにすることで、マルチフレーム同
期信号の検出や、マルチフレーム同期信号を発生したと
きに、書込み記憶面や読出し記憶面を同じ期間に重複し
て使用することなく、マルチフレームの送受信処理を行
うことができる。

【００１８】

【発明の実施の形態】次に本発明の好適な実施例を図面
を用いて説明する。そこで、本実施例においては、時分
割多重されたマルチフレーム信号を処理する回路におい
て、マルチフレーム信号を格納する格納回路のバッファ
面を、信号処理回路が送信処理と受信処理とを一つのタ
イムベースに基づいて処理することができるように適切
なバッファ面数に設定し処理するように構成する。

【００１９】図１は、受信ハイウエイRHW および送信ハ
イウエイTHW に接続されマルチフレーム信号を送受信す
る伝送装置3Aの構成図である。この図１において、本伝
送装置3Aは、たとえば、STM （同期転送モード：Synchr
onous Transfer Mode ）の受信ハイウエイRHW および送
信ハイウエイTHW に接続され、マルチフレーム信号の送
受信処理を行う。

【００２０】そこで、本伝送装置3Aは、受信マルチフレ
ーム信号（たとえば、パケット処理やATM セル処理な
ど）を処理して、送信信号を生成するためにCPU 回路
（マイクロプロセッサとプログラムROM とワークRAM
と）からなる信号処理回路201 と、受信ハイウエイRHW
から受信したマルチフレーム信号と送受信マルチフレー
ム信号に同期したフレーム同期信号とからマルチフレー
ムの同期を検出しアドレス発生回路204 にマルチフレー
ム同期検出信号を与えるマルチフレーム同期検出回路20
2 と、送受信マルチフレーム信号に同期したフレーム同
期信号から送信ハイウエイTHW に送出するためにマルチ
フレーム同期信号を発生し、アドレス発生回路208 に与
えるマルチフレーム同期発生回路206 とを備える。

【００２１】さらに、本伝送装置3Aは、受信ハイウエイ
RHW から受信したマルチフレーム信号を一時記憶するた
めの第０面と第１面とから構成される受信記憶回路203
と、信号処理回路201 から送信された送信信号を一時記
憶する第０面、第１面、第２面、第３面を含む送信記憶
回路207 とを備える。

【００２２】図５は、本伝送装置3Aにおける受信ハイウ
エイRHW から受信したマルチフレーム信号を一時記憶す
る受信記憶回路203 の記憶構成を説明するための図であ
る。この図５において、受信記憶回路203 は、第０面の
記憶回路203aと第１面の記憶回路203bとから構成され
て、それぞれ同じ記憶構成であり、タイムスロットTS0
〜TS(m-1) で構成されていて、各タイムスロットTSに
は、受信ハイウエイRHW から受信した１マルチフレーム
分の信号の第１のフレーム〜第ｎのフレームの受信信号
がそれぞれ収容される（ｍ、ｎはともに自然数）。第１
のフレーム〜第ｎのフレームは、それぞれ、たとえば、
１バイト（８ビット）程度とすることができる。

【００２３】図６は、本伝送装置3Aにおける送信ハイウ
エイTHW に送出するため送信信号を一時記憶する送信記
憶回路207 の記憶構成を説明するための図である。この
図６において、送信記憶回路207 は、第０面の記憶回路
207aと、第１面の記憶回路207bと、第２面の記憶回路20
7cと、第３面の記憶回路207dとから構成されて、それぞ
れ同じ記憶構成であり、タイムスロットTS0 〜TS(m-1)
で構成されており、各タイムスロットTSには、送信ハイ
ウエイTHW に送出するための１マルチフレーム分の信号
の第１のフレーム〜第ｎのフレームの送信信号がそれぞ
れ収容される。第１のフレーム〜第ｎのフレームは、そ
れぞれ、たとえば、１バイト（８ビット）程度とするこ
とができる。

【００２４】このように送信記憶回路207 の記憶面数を
４面にすることによって、信号処理回路201 が、送信記
憶回路207 および受信記憶回路203 への記憶面の切換え
制御を行う必要がないようにし、マルチフレーム同期検
出によって自動的に記憶面の切換えを行うことができる
ようにする。なお、送信記憶回路207 の記憶面数を３面
にすることもできる。

【００２５】さらに、本伝送装置3Aは、マルチフレーム
同期検出回路202 から与えられるマルチフレーム同期検
出信号と送受信マルチフレーム信号に同期したフレーム
同期信号fdとから、受信記憶回路203 への書込み・読出
しアドレスを生成すると共に送信記憶回路207 および受
信記憶回路203 への記憶面の切り換え制御を行うための
面切換え制御信号204a、204bを生成し選択回路211 、21
2 に与えるアドレス発生回路204 と、アドレス発生回路
204 から出力された面切換え制御信号204bを論理レベル
反転し選択回路211 に与える論理レベル反転回路205 と
を備える。

【００２６】さらにまた、本伝送装置3Aは、マルチフレ
ーム同期発生回路206 から出力されるマルチフレーム同
期信号と送受信マルチフレーム信号に同期したフレーム
同期信号fdとから、送信ハイウエイTHW に送出するため
送信信号を一時記憶する送信記憶回路207 への書込み・
読出しアドレスを生成し選択回路212 に与えるアドレス
発生回路208 と、アドレス発生回路204 から出力される
面切換え制御信号204ａ、204bを遅延させ選択回路212
に与える遅延回路213 とを備える。

【００２７】遅延回路213 は、アドレス発生回路204 か
ら出力される面切換え制御信号204a、204bをマルチフレ
ーム同期発生回路206 から出力されるマルチフレーム同
期信号で遅延させる遅延器209 と、この遅延器209 で遅
延された面切換え制御信号をさらにマルチフレーム同期
発生回路206 から出力されるマルチフレーム同期信号で
遅延させる遅延器210 とから構成されている。この遅延
回路213 によって伝送路の遅延時間を補償する。

【００２８】また、本伝送装置3Aは、アドレス発生回路
204 から出力される面切換え制御信号204bとアドレスと
論理レベル反転回路205 から出力される反転された面切
換え制御信号と信号処理回路210 からの書込み・読出し
指示信号とによって、受信記憶回路203 への書込み・読
出しアドレスAD1 を選択し受信記憶回路203 へ与える選
択回路211 と、アドレス発生回路204 から出力される面
切換え制御信号204a、204bとアドレス発生回路208 から
出力されるアドレスと遅延回路213 から出力される遅延
された面切換え制御信号と信号処理回路210 からの書込
み・読出し指示信号とによって送信記憶回路207 への書
込み・読出しアドレスAD2 を選択し送信記憶回路207 へ
与える選択回路212 とを備える。

【００２９】次に、本実施例の伝送装置3Aの動作を説明
する。先ず、信号処理回路201 は、受信記憶回路203 か
ら受信信号を読み出させ、一方、信号処理回路201 は、
送信記憶回路207 に送信信号（送信データ）の書き込み
を行う。

【００３０】マルチフレーム同期検出回路202 では、受
信ハイウエイRHW からマルチフレームのタイミングが検
出される。受信記憶回路203 では、受信ハイウエイRHW
から受信されたマルチフレーム信号が記憶される。

【００３１】アドレス発生回路204 では、受信記憶回路
203 および送信記憶回路207 の書込み・読出しを行う面
を制御する面切換え制御信号204a、204bと、受信記憶回
路203 に対する書込みアドレスを生成し与える。

【００３２】図７は、本実施例の伝送装置3Aにおける受
信記憶回路への書込み面の制御および送信記憶回路への
読出し面の制御の動作を説明するための図である。図７
(a)は、マルチフレーム同期検出回路202 で検出される
マルチフレーム同期検出信号のタイミングを表してい
る。

【００３３】図７(b) は、マルチフレーム同期発生回路
206 から出力されるマルチフレーム同期信号のタイミン
グを表している。図７(c) は、受信ハイウエイRHW から
受信されたマルチフレーム信号が記憶される受信記憶回
路203 の書込み面を示し、図７(a) のマルチフレーム同
期検出信号のタイミングに同期して、第０面と第１面に
交互に書き込むことを表している。図７(d) は、信号処
理回路201 からの命令によって受信記憶回路203 から読
み出すときの読出し面を示しており、図７(a)のマルチ
フレーム同期検出信号のタイミングに同期して、第１面
と第０面から交互に読み出すことを表している。

【００３４】図７(c) に示している受信記憶回路203 の
書込み面と、図７(d) に示している受信記憶回路203 の
読出し面とは、相反する第０面または第１面に書込み・
読出しされるようにタイミングが形成されている。これ
は、論理レベル反転回路205によって、アドレス発生回
路204 から出力される面切換え制御信号204bを論理レベ
ルを反転して受信記憶回路203 へアドレスを与えている
ため相反する第０面または第１面に書込み・読出しさ
る。

【００３５】図７(e) は、信号処理回路201 からの命令
によって送信信号を送信記憶回路207 の書き込む面を示
し、図７(a) のマルチフレーム同期検出信号のタイミン
グに同期して、第０面、第１面、第２面、第３面、・・
・に順番に送信信号を書き込むことを表している。図７
(f) は、送信ハイウエイTHW に送出するため送信信号を
送信記憶回路207 から読み出す面を示し、マルチフレー
ム同期発生回路206 から出力されるマルチフレーム同期
信号のタイミングに同期して、・・、第２面、第３面、
第０面、第１面、第２面、第３面、・・・から順番に送
信記憶回路207から読み出す面を示している。

【００３６】図７(e) と図７(f) の面切換えのタイミン
グの相対関係から、送信記憶回路207 の第０面に書き込
んでいるときには、送信記憶回路207 の第２面または第
３面から送信信号を読み出しているので、書込み面と読
出し面とが重なっているタイミングは存在しない。ま
た、送信記憶回路207 の第１面に書き込んでいるときに
は、送信記憶回路207 の第３面または第０面から送信信
号を読み出しているので、書込み面と読出し面とが重な
っているタイミングは存在しない。さらに、送信記憶回
路207 の第２面に書き込んでいるときには、送信記憶回
路207 の第０面または第１面から送信信号を読み出して
いるので、書込み面と読出し面とが重なっているタイミ
ングは存在しない。

【００３７】受信ハイウエイRHW から受信されたマルチ
フレーム信号が、今、受信記憶回路203 の第０面に書き
込まれているとする。フレーム信号の固定タイムスロッ
トに割り当てられたビットパターンからマルチフレーム
同期検出回路202 でマルチフレームが検出されると、ア
ドレス発生回路204 は、面切換え制御信号204a、204bの
値を変更して、選択回路211 を通じて受信記憶回路203
に変更したアドレスを与えて、第１面に受信マルチフレ
ーム信号を書込みさせる。信号処理回路201 では、受信
記憶回路203 に受信マルチフレーム信号が書込みされて
いる面とは別の面に記憶された信号が処理される。

【００３８】一方、送信ハイウエイTHW に送出するため
送信信号が、今、送信記憶回路207の第０面から読み出
し中で（図７（f1））、信号処理回路201 は、送信記憶
回路207 の第２面に書込みを行っているとする（図７
（e1））。マルチフレーム同期発生回路206 からマルチ
フレーム同期信号が出力されると、送信記憶回路207
は、第１面から送信信号を読み出す（図７（f2））。次
に、マルチフレーム同期検出回路202 でマルチフレーム
が検出されると、信号処理回路201 は、送信記憶回路20
7 の第３面に書込みを行う（図７（e2））。

【００３９】このように、信号処理回路201 は、送信記
憶回路207 および受信記憶回路203に対する書込み・読
出し面の管理や制御を行う必要がなく、図７(a) 、(b)
に示すようなタイムベースに基づいて同一の時間管理で
マルチフレームの送受信処理を行うことができる。

【００４０】したがって、送信マルチフレームと受信マ
ルチフレームの位相に依存することなく、簡単な回路構
成で信号処理回路201 が一つの時間管理で受信処理と送
信処理とを行うことができるようになる。

【００４１】なお、上述の実施例においては、送信記憶
回路207 および受信記憶回路203 で、１マルチフレーム
分の信号単位に処理したが、複数フレーム単位で処理を
行うように構成することもよい。

【００４２】図８は、本実施例の伝送装置3Aにおける送
信記憶回路が３面で形成される場合の書込み面および読
出し面の制御の動作を説明するための図である。図８
(c) は、信号処理回路201 からの命令によって送信信号
を送信記憶回路207 の書き込む面を示し、図８(a) のマ
ルチフレーム同期検出信号のタイミングに同期して、第
０面、第１面、第２面、・・・に順番に送信信号を書き
込むことを表している。図８(d) は、送信ハイウエイTH
W に送出するため送信信号を送信記憶回路207 から読み
出す面を示し、マルチフレーム同期発生回路206 から出
力されるマルチフレーム同期信号のタイミング（図８
(b) ）に同期して、・・、第１面、第２面、第０面、第
１面、第２面、・・・から順番に送信記憶回路207 から
読み出す面を示している。

【００４３】図８(c) と図８(d) の面切換えのタイミン
グの相対関係から、送信記憶回路207 の第０面に書き込
んでいるときには、送信記憶回路207 の第１面または第
２面から送信信号を読み出しているので、書込み面と読
出し面とが重なっているタイミングは存在しない。ま
た、送信記憶回路207 の第１面に書き込んでいるときに
は、送信記憶回路207 の第２面または第０面から送信信
号を読み出しているので、書込み面と読出し面とが重な
っているタイミングは存在しない。さらに、送信記憶回
路207 の第２面に書き込んでいるときには、送信記憶回
路207 の第０面または第１面から送信信号を読み出して
いるので、書込み面と読出し面とが重なっているタイミ
ングは存在しないようにすることができる。

【００４４】送信ハイウエイTHW に送出するため送信信
号が、今、送信記憶回路207 の第０面から読み出し中で
（図８（d1））、信号処理回路201 は、送信記憶回路20
7 の第２面に書込みを行っているとする（図８（c
1））。マルチフレーム同期発生回路206 からマルチフ
レーム同期信号が出力されると、送信記憶回路207 は、
第１面から送信信号を読み出す（図８（d2））。次に、
マルチフレーム同期検出回路202 でマルチフレームが検
出されると、信号処理回路201 は、送信記憶回路207の
第０面に書込みを行う（図８（c2））。

【００４５】このように３面で形成しても送信マルチフ
レームと受信マルチフレームの位相に依存することな
く、簡単な回路構成で信号処理回路201 が一つの時間管
理で受信処理と送信処理とを行うことができるようにな
る。

【００４６】

【発明の効果】以上述べたように本発明は、受信記憶手
段を、受信マルチフレーム信号を一時記憶するために記
憶領域を２面形成し、送信記憶手段を、送信マルチフレ
ーム信号を一時記憶するために記憶領域を３面または４
面に形成し、信号処理手段が、受信記憶手段に記憶され
たマルチフレーム信号を取り込み処理し、送信マルチフ
レーム信号を送信記憶手段に与え、マルチフレーム同期
信号を検出し、送信処理用のマルチフレーム同期信号を
発生し、検出したマルチフレーム同期信号とフレーム同
期信号とから、受信記憶手段および送信記憶手段に対す
る面切換え制御信号を生成し受信記憶手段に受信マルチ
フレーム信号をいずれか一方の記憶面に書き込むための
アドレスと、他方の記憶面から記憶されている受信マル
チフレーム信号を読み出すためのアドレスとを生成し、
送信処理用のマルチフレーム同期信号とフレーム同期信
号と面切換え制御信号とから送信マルチフレーム信号
を、いずれかの記憶面に書き込むためのアドレスと、残
りの記憶面から送信マルチフレーム信号を読み出すため
のアドレスとを生成することで、送信処理と受信処理と
を同じマルチフレーム信号のタイミングで処理すること
ができるようになる。

【００４７】すなわち、送信フレームと受信フレームの
位相に依存することなく、しかも簡単回路構成で、信号
処理手段が送信処理と受信処理とを一つのタイムベース
に基づいて処理することができるようになる。

【図面の簡単な説明】

【図１】本発明の実施例の受信ハイウエイおよび送信ハ
イウエイに接続されマルチフレーム信号を送受信する伝
送装置の構成図である。

【図２】従来例のマルチフレームの構成を説明するため
の図である。

【図３】従来例のマルチフレーム信号を送信および受信
する伝送システムの構成図である。

【図４】図３に示す従来例のマルチフレーム信号を送信
および受信する伝送システムにおける問題を説明するた
めの説明図である。

【図５】図１に示す実施例の伝送装置における受信記憶
回路の記憶構成を説明するための図である。

【図６】同実施例の伝送装置における送信記憶回路の記
憶構成を説明するための図である。

【図７】同実施例の伝送装置における受信記憶回路への
書込み面の制御および送信記憶回路への読出し面の制御
の動作を説明するための図である。

【図８】同実施例の伝送装置における送信記憶回路が３
面で形成される場合の書込み面および読出し面の制御の
動作を説明するための図である。

【符号の説明】

201 信号処理回路 202 マルチフレーム同期検出回路 203 受信記憶回路 207 送信記憶回路 213 遅延回路

Claims (4)

【特許請求の範囲】
1. 【請求項１】 受信ラインからのマルチフレーム信号を
   一時記憶するための記憶領域が少なくとも２面形成され
   ている受信記憶手段と、 送信ラインに送信するための送信マルチフレーム信号を
   一時記憶するための記憶領域が３面または４面形成され
   ている送信記憶手段と、 前記受信記憶手段に記憶されたマルチフレーム信号を取
   り込み処理し、前記送信マルチフレーム信号を前記送信
   記憶手段に与える信号処理手段と、 前記受信ラインからマルチフレーム同期信号を検出する
   マルチフレーム同期信号検出手段と、 送信処理用のマルチフレーム同期信号を発生するマルチ
   フレーム同期信号発生手段と、 前記検出したマルチフレーム同期信号と受信したマルチ
   フレーム信号に同期したフレーム同期信号とから、前記
   受信記憶手段および前記送信記憶手段に対する面切換え
   制御信号を生成し前記受信記憶手段に受信マルチフレー
   ム信号をいずれか一方の前記記憶面に書き込むためのア
   ドレスと、他方の前記記憶面から記憶されている受信マ
   ルチフレーム信号を読み出すためのアドレスとを生成す
   る受信記憶用アドレス生成手段と、 前記発生した送信処理用のマルチフレーム同期信号と前
   記フレーム同期信号と前記面切換え制御信号とから前記
   信号処理手段から出力された前記送信マルチフレーム信
   号をいずれかの前記記憶面に書き込むためのアドレス
   と、残りの記憶面から送信マルチフレーム信号を読み出
   すためのアドレスとを生成する送信記憶用アドレス生成
   手段とを含むことを特徴とするマルチフレーム送受信処
   理装置。
2. 【請求項２】 請求項１に記載の装置において、前記送
   信記憶用アドレス生成手段は、前記面切換え制御信号を
   前記マルチフレーム同期信号発生手段によって発生した
   送信処理用のマルチフレーム同期信号によって遅延させ
   た信号を使用して前記書込みアドレスと前記読出しアド
   レスとを生成することを特徴とするマルチフレーム送受
   信処理装置。
3. 【請求項３】 請求項１または２に記載の装置におい
   て、前記受信記憶用アドレス生成手段は、前記面切換え
   制御信号を反転した信号を使用して前記書込みアドレス
   と前記読出しアドレスとを生成することを特徴とするマ
   ルチフレーム送受信処理装置。
4. 【請求項４】 請求項１ないし３のいずれかに記載の装
   置において、前記受信記憶手段および送信記憶手段の各
   記憶面の記憶領域に１マルチフレーム分または複数マル
   チフレーム分単位で記憶し処理することを特徴とするマ
   ルチフレーム送受信処理装置。