KR100366789B1 - 교환시스템의 피씨엠 데이터 다중화 장치 - Google Patents

Abstract

본 발명은 교환시스템 내 타임스위치와 국간 중계보드 정합에 있어서, 송수신 동기신호 제어를 이용한 직렬 PCM 데이터 다중화/역다중화의 경우에 타임스위칭되는 서비스 채널이 필요로 하는 64Kbps 이상의 멀티채널 서비스를 제공하기 위한 다중화 프레임 데이터의 재정렬에 따른 자원절약 및 스위칭 소요시간의 효율화에 적당하도록 한 교환시스템의 피씨엠 데이터 다중화 장치를 제공하기 위한 것으로, 이러한 본 발명은, 중계 정합보드로부터 직렬 PCM 데이터를 입력받아 다중화 프레임 데이터를 생성하는 다중화부와; 상기 다중화부에서 생성된 다중화 프레임 데이터에 대해 타임슬롯 교환을 수행하여 병렬의 PCM 데이터로 변환하는 TSI부와; 상기 TSI부의 병렬 PCM 데이터를 수신하여 동기신호에 따라 직렬 PCM 데이터로 역다중화하는 역다중화부로 구성되어, 종래기술과는 달리 타임스위치와 직렬의 PCM 데이터에 정합하는 중계선 보드에 대한 멀티채널 서비스 지원을 위해서 일률적인 다중화 프레임 데이터의 재정렬을 수행하는 동작에 의한 이중포트 메모리 소자의 사용과 그에 따른 부수적인 신호처리로 인한 최대 125us 처리지연을 제거함으로써, 효과적인 멀티 채널 서비스를 수행할 수 있는 PCM 데이터 다중화장치의 설계를 가능케 한다.

Description

교환시스템의 피씨엠 데이터 다중화 장치 {Apparatus for multiplexing of PCM data in exchange system}

본 발명은 교환시스템 내 타임스위치와 국간 중계보드 정합에 관한 것으로, 특히 송수신 동기신호 제어를 이용한 직렬 PCM(Pulse Code Modulation) 데이터 다중화/역다중화의 경우에 타임스위칭되는 서비스 채널이 필요로 하는 64Kbps 이상의멀티채널 서비스를 제공하기 위한 다중화 프레임 데이터의 재정렬에 따른 자원절약 및 스위칭 소요시간의 효율화에 적당하도록 한 교환시스템의 PCM 데이터 다중화 장치에 관한 것이다.

일반적으로 교환시스템 내 타임스위치와 국간 중계보드간에는 SHW(Sub High Way) 방식에 의한 데이터 정합을 이루게 된다.

이하, 전전자 교환기에서 동작하는 교환시스템의 PCM 데이터 정합에 대한 종래기술을 설명한다.

먼저, 도1은 종래기술에 의한 교환시스템의 타임스위치 내 PCM 데이터의 다중화 장치의 블록구성 및 타이밍도이고, 도2는 도1에서 TSI 모듈의 이중포트 구조를 보인 상세블록도이다.

상기 도1에 도시된 바와 같이 종래의 장치는 다중화부, TSSI(Tim Slot Signal Integrity) 메모리, TSI(Time Slot Interchange) 및 역다중화부로 구성된다.

상기에서 다중화부는 전전자 교환시스템 내 타임스위치 보드에 위치하는 것으로, 교환국간의 데이터 전송 및 디지털 동기를 구성하기 위한 중계보드인 E1 정합보드로부터 직렬 8비트 PCM 데이터를 하나의 타임슬롯으로 하는 2.048Mbps의 직렬 PCM SHW를 32포트 수신하고 타임스위치 내 타임슬롯 교환을 수행하기 위한 다중화 프레임 데이터를 처리하는 모듈이다.

이때 다중화부에서 다중화된 프레임 데이터는 병렬 8비트의 1024개 타임슬롯으로 구성되며, 125us(8Khz) 마다 자기 구간을 점유하는 64Kbps의 PCM 타임슬롯으로 구성된다.

그리고 상기 TSSI 메모리는 직렬 프레임의 PCM 데이터를 다중화 병렬 프레임 데이터로 변환한 후 역다중화 입력 프레임 위치로 정렬하기 위한 다중화 프레임 데이터 정렬용 이중 포트 메모리로 이루어지는 것으로, 이러한 TSSI 메모리는 상기 다중화부에서 수신한 데이터를 동기신호에 따라 순차적으로 메모리에 기록하고, TSI 모듈로 입력하기 위한 출력 어드레스를 역다중화부의 입력 프레임에 맞춰 전송한다.

상기 TSI 모듈은 프레임 동기신호의 동기제어에 따라 상기 TSSI 모듈에서 수신한 프레임 데이터를 스위칭 메모리의 영역 A와 영역 B에 교차적으로 한 프레임씩 순차 쓰기를 수행한다. 이때 TSI 모듈은 이중포트로 구성되어 있으므로, 쓰기가 수행되는 포트의 반대 포트에서는 타임 스위칭정보에 의한 랜덤 읽기를 수행하게 된다. 그래서 랜덤 읽기를 쓰기 영역과 교차로 진행하여 타임슬롯 교환을 수행하는 것으로, 상기 동작에서 스위칭 단위는 하나의 병렬 타임슬롯이 된다.

또한, 상기 역다중화부는 TSI 모듈로부터 프레임 데이터를 수신하여 다중화된 병렬 PCM 데이터를 8Khz 프레임 동기신호를 기준으로 0번째 타임슬롯으로부터 시작하는 직렬의 SHW로 역다중화 변환을 수행하는 모듈이다.

이처럼 구성되는 종래기술에 의한 장치의 동작을 보다 상세히 설명하면 다음과 같다.

도1에서 32개의 E1 중계선 보드(E1#0~E1#31)로부터 입력되는 직렬 PCM 데이터들은 다중화부에서 병렬 프레임 데이터로 변환된다. 이때 각 E1 중계선 보드의직렬 PCM 데이터들은 8비트의 타임슬롯에 따라 입력되어 8Khz의 프레임 동기신호에 의해 동기되는데, 다중화 동작의 특성상 프레임 동기신호에 동기된 각 E1 SHW(이하, 간단히 SHW로 표기함) 신호는 타임슬롯 TS0으로 시작한다.

상기에서 0번째 타임슬롯인 TS0은 8비트의 PCM 데이터로써, 동일 타임슬롯에 위치한 각 E1 정합보드의 데이터인 SHW#0~SHW#31을 병렬 프레임 다중화 출력파형으로 변환하게 된다. 즉, 첫 번째 E1 정합보드의 데이터인 SHW#0의 첫 번째 타임슬롯 TS0은 첫 번째 프레임 동기신호 Frame#0의 TS0에 위치한다.

그리고 상기 설명한 바와 같이 동작하여 Frame#1에 위치한 SHW#0의 TS0은 다중화 프레임#1에 위치하게 되며, Frame#2~Frame#1까지의 연속된 신호에 대한 다중화도 상기와 같이 수행된다.

이처럼 8Khz의 프레임 동기신호를 기준으로 하여 다중화부에서 다중화된 프레임 데이터의 각 프레임별 TS0의 위치는 도1의 <다중화 출력>에 도시되어 있는 바와 같다.

이때 <다중화 출력>의 각 프레임의 위치와 역다중화부로 입력되는 TSI 모듈의 출력(도면상에서 <역다중화 입력>으로 표기됨) 데이터 프레임의 위치가 서로 다르다. 그러므로, 각 SHW 내 32개의 직렬 타임슬롯의 서비스 구성 중에서 64Kbps(하나의 타임슬롯) 이상의 연속한 타임슬롯을 이용하는 멀티 서비스가 필요한 경우에는 도2에 도시된 바와 같이 타임스위치에서 이중 버퍼링 방식의 타임슬롯 교환이 수행된 후에 멀티 타임슬롯의 순서가 보장되지 않게 될 수도 있다.

즉, 다중화부에서 다중화된 데이터는 TSI 모듈을 통과할 때 이중 버퍼링 방식에 의해서 1프레임을 시간지연되어 역다중화부로 입력된다. 따라서 다중화된 프레임 데이터를 역다중화부로 입력하기 전에 각 프레임의 TS0을 재정렬하여야 하고, 상기의 필요에 의해 이중포트를 갖는 TSSI 메모리를 사용하게 된다.

도2에 도시된 바와 같이, 상기 TSSI 메모리는 두 개의 포트를 통해 영역 A와 영역 B에 대한 읽기/쓰기 동작을 교차적으로 수행함으로써, 역다중화부에서 출력되는 SHW의 타임슬롯 순서를 보전할 수 있게 된다. 그래서 역다중화부에서 출력되는 역다중화 출력의 타임슬롯 순서가 보전되므로 멀티 채널 서비스의 제공이 가능하게 된다.

상기 도2에서 이중포트 메모리를 사용하는 타임스위치에 있어서, 연속적으로 기록되는 왼쪽은 포트와 연결하고자 하는 위치정보에 따라 불연속 읽기가 임의의 시간에 동시에 이루어짐으로써 타임슬롯의 교환이 이루어지게 된다.

이때 스위칭되는 타임슬롯과 같은 용량의 스위칭 메모리를 이용하여 타임스위치를 구성하면, 특정의 시간에 동일 어드레스에 양쪽 포트가 엑세스되기 때문에 쓰기 데이터에 오류가 발생할 수도 있다. 이러한 데이터 경쟁(Data Contention) 현상을 방지하기 위하여 타임스위칭 메모리는 필요 용량의 2배 용량을 갖는 메모리를 사용하여 프레임 단위로 영역을 구분하고 좌/우 포트를 사용하는 이중 버퍼링 방식을 이용하여 데이터 경쟁 현상을 방지하게 된다,

즉, F0 프레임 영역에서는 스위칭 메모리가 메모리의 상위 영역인 영역 A에 대한 연속 쓰기를 수행하고, 메모리의 하위 영역인 영역 B에 대한 랜덤 읽기를 수행하게 된다.

상기에서 매 8Khz마다 반복되는 기준신호에 의해서 F1 프레임 영역에서는 F0 프레임 영역과는 반대로 동작하게 된다. 그래서 F1 프레임 영역에서는 스위칭 메모리의 영역 A에 대한 랜덤 읽기가 수행되고, 영역 B에 대한 연속 쓰기가 수행된다. 이러한 교차 순차쓰기 및 읽기동작은 8Khz 기준신호의 하이(High)/로우(Low) 상태에 동기되어 반복적으로 수행된다.

그러나 상기 설명한 종래기술은, 타임스위치와 국간 중계정합 보드간의 직렬 SHW 정합에 있어서, 8Khz 동기신호에 동기되어 다중화부의 입력되는 32개의 E1 신호를 수신하고 역다중화부에서 32개의 E1 신호를 송신하기 때문에 타임스위치 내 다중화 출력 프레임 위치와 역다중화 입력 프레임의 위치가 서로 다르게 되므로, 멀티채널 정합을 위한 프레임 정렬 메모리가 필요하게 되고 타임스위치와 정합되는 32개의 E1 전체에 상대적으로 일정한 스위칭 지연시간(최대 125us)이 유발되어 비효율적인 문제점이 있었다.

또한, 타임스위치의 정렬 이상시 정합되는 전체 중계선 정합보드에 영향을 미쳐 시스템의 오동작을 유발할 수도 있는 문제점이 있었다.

이에 본 발명은 상기와 같은 종래의 제반 문제점을 해소하기 위해 제안된 것으로, 본 발명의 목적은 교환시스템 내 타임스위치와 국간 중계보드 정합에 있어서, 송수신 동기신호 제어를 이용한 직렬 PCM 데이터 다중화/역다중화의 경우에 타임스위칭되는 서비스 채널이 필요로 하는 64Kbps 이상의 멀티채널 서비스를 제공하기 위한 다중화 프레임 데이터의 재정렬에 따른 자원절약 및 스위칭 소요시간의 효율화에 적당하도록 한 교환시스템의 PCM 데이터 다중화 장치를 제공하는 데 있다.

상기와 같은 목적을 달성하기 위하여 본 발명에 의한 교환시스템의 PCM 데이터 다중화 장치는, 중계 정합보드로부터 직렬 PCM 데이터를 입력받아 다중화 프레임 데이터를 생성하는 다중화부와; 상기 다중화부에서 생성된 다중화 프레임 데이터에 대해 타임슬롯 교환을 수행하여 병렬의 PCM 데이터로 변환한 후 역다중화 동기신호와 함께 역다중화부로 송신하는 TSI부와; 상기 TSI부의 병렬 PCM 데이터를 수신하여 상기 동기신호에 따라 직렬 PCM 데이터로 역다중화한 후 다른 중계선 보드로 송신하는 역다중화부로 이루어짐을 그 기술적 구성상의 특징으로 한다.

도1은 종래기술에 의한 교환시스템의 타임스위치 내 PCM 데이터의 다중화 장치의 블록구성 및 타이밍도이고,

도2는 도1에서 TSI 모듈의 이중포트 구조를 보인 상세블록도이며,

도3은 본 발명의 일실시예에 의한 교환시스템의 PCM 데이터 다중화 장치의 블록구성도이고,

도4는 도3에서 TSI 모듈의 상세블록도이며,

도5는 멀티채널 정합시 발생되는 오류를 도시한 타이밍도이다.

이하, 상기와 같은 교환시스템의 PCM 데이터 다중화 장치의 기술적 사상에 따른 일실시예에 의거 본 발명의 구성 및 동작을 상세히 설명한다.

먼저, 도3은 본 발명의 일실시예에 의한 교환시스템의 PCM 데이터 다중화 장치의 블록구성도이고, 도4는 도3에서 TSI 모듈의 상세블록도이며, 도5는 멀티채널 정합시 발생되는 오류를 도시한 타이밍도이다.

상기 도3에 도시된 바와 같이 본 발명의 적절한 일실시예는, 중계 정합보드로부터 직렬 PCM 데이터를 입력받아 다중화 프레임 데이터를 생성하는 다중화부와; 상기 다중화부에서 생성된 다중화 프레임 데이터에 대해 타임슬롯 교환을 수행하여 병렬의 PCM 데이터로 변환하는 TSI부와; 상기 TSI부의 병렬 PCM 데이터를 수신하여 동기신호에 따라 직렬 PCM 데이터로 역다중화하는 역다중화부로 구성된다.

이와 같이 구성되는 장치의 동작을 설명하면 다음과 같다.

본 발명은 종래기술에서 사용하는 TSSI(Time Slot Signal Integrity) 모듈을 별도로 구비하지 않으며, 멀티채널 정합시 데이터 경쟁 현상을 방지함으로써 멀티채널 서비스를 가능케 할 수 있다.

우선, 전전자 교환시스템 내 타임스위치 보드에 위치하는 다중화부는, E1 정합보드로부터 직렬 8비트 PCM 데이터를 하나의 타임슬롯으로 하는 2.048Mbps의 직렬 PCM 데이터를 32포트 수신하여 다중화함으로써 다중화된 프레임 데이터를 생성하게 된다.

이때 다중화부에서 다중화된 프레임 데이터는 병렬 8비트의 1024개 타임슬롯으로 구성되며, 125us(8Khz) 마다 자기 구간을 점유하는 64Kbps의 PCM 타임슬롯으로 구성된다.

즉, 32개의 E1 중계선 보드(E1#0~E1#31)로부터 입력되는 직렬 PCM 데이터들은 다중화부에서 병렬 프레임 데이터로 변환된다. 이때 각 E1 중계선 보드의 직렬 PCM 데이터들은 8비트의 타임슬롯으로 입력되어 8Khz의 프레임 동기신호에 의해 동기되는데, 다중화 동작 수행시 프레임 동기신호에 동기된 각 E1 신호는 0번 타임슬롯(TS0)으로 시작한다.

상기에서 0번 타임슬롯인 TS0은 8비트의 PCM 데이터로써, 동일 타임슬롯에 위치한 각 E1 정합보드의 데이터인 SHW#0~SHW#31을 병렬 프레임 다중화 출력파형으로 변환하게 된다. 즉, 첫 번째 E1 정합보드의 데이터인 SHW#0의 0번 타임슬롯(TS0)은 첫 번째 프레임 동기신호 Frame#0의 TS0에 위치한다.

그리고 상기 설명한 바와 같이 동작하여 Frame#1에 위치한 SHW#0의 TS0은 다중화 프레임#1에 위치하게 되며, Frame#2~Frame#1까지의 연속된 신호에 대한 다중화도 상기와 같이 수행된다. 이때 8Khz의 프레임 동기신호를 기준으로 하여 다중화부에서 다중화된 프레임 데이터의 각 프레임별 TS0의 위치는 도3의 <다중화 출력>에 도시되어 있다.

이처럼 다중화부에서 다중화된 프레임은 TSI부에서 병렬의 프레임으로 타임스위칭된 다음 역다중화부에서 역다중화되는데, 이때 멀티채널 서비스를 위하여 두 개 이상의 타임슬롯을 사용하는 경우에는 각 타임슬롯은 이상이 없지만 다수의 타임슬롯을 하나의 채널로 하는 데이터는 순서가 바뀌는 현상이 발생할 수도 있다.

상기 멀티채널 서비스시 발생될 수 있는 정합오류의 일예를 도5에 도시하였다. 도5에서 TSI 출력의 A구간은 다중화 프레임#0의 출력이고 B구간은 다중화 프레임#1의 출력이다. 상기에서 A구간과 B구간에 E1 프레임의 23개 타임슬롯 중 연속되는 타임슬롯을 사용하는 멀티채널 서비스를 제공하는 경우에는 역다중화 출력에서 보는 바와 같이 순서가 반전되는 현상이 발생하는 것이다.

멀티채널 서비스 발생될 수 있는 상기의 문제점은 다중화 출력 데이터의 프레임을 C의 위치로 재정렬함으로써 극복할 수 있다.

또한, 도4에 도시된 바와 같이 TSI부는 이중포트 메모리를 이용하는 종래의 기술과는 다르게 동작한다. 즉, 동기제어 신호생성시 다중화부에서 입력되는 다중화 프레임 데이터의 연속 쓰기 어드레스 신호를 읽기 제어부에서 수신하여 스위칭 제어정보를 출력하기 위한 연속 읽기 어드레스 생성을 위한 카운터 시작 로드 값으로 활용된다. 이와 같이 생성된 어드레스 신호에 의해서 연속적으로 읽혀진 스위칭제어 데이터를 프레임 저장 메모리의 출력 어드레스 신호로 입력하게 된다.

이처럼 TSI부에서 타임슬롯 교환된 프레임 데이터가 역다중화부로 입력되면, 역다중화부는 병렬 PCM 데이터를 8Khz 프레임 동기신호를 기준으로 0번째 타임슬롯으로부터 시작하는 직렬의 PCM 데이터로 변환하게 된다. 그래서 역다중화부는 변환된 직렬의 PCM 데이터와 8Khz의 역다중화 동기신호를 트렁크로 전송한다.

이와 같이 본 발명은 타임스위치에서 다중화 입력 PCM 데이터 정합을 위한 8Khz 동기신호를 중계선 보드(Trunk)로 전송함과 동시에 다중화/역다중화 과정에서 발생한 처리시간만큼 지연된 8Khz 역다중화 동기신호를 역다중화된 직렬의 PCM 데이터와 함께 중계선 보드로 전송하게 된다.

그리고 종래의 이중 버퍼링 방식에 의한 타임스위칭 과정에서 스위치와 정합하는 중계선의 멀티채널 서비스를 지원하기 위하여 필수적으로 요구되는 다중화 프레임의 재정렬을 위한 이중포트 메모리를 사용하지 않는다.

즉, TSI부에서 랜덤 읽기를 시작하여 역다중화부로 입력되는 프레임 데이터를 0번 타임슬롯(TS0)의 시작위치를 다중화부에서 다중화된 프레임 데이터의 0번 타임슬롯의 시작위치와 동일하게 제어함으로써 이중포트 메모리를 제거할 수 있게 된다.

또한, 중계선보드에서 다중화부로 송신하는 PCM 데이터의 동기를 위한 8Khz 다중화 동기신호의 위치와 역다중화부에서 중계선보드로 송신하는 8Khz 역다중화 동기신호를 서로 상이하게 처리하게 된다.

이때 역다중화 동기신호의 생성은 도4에 도시된 바와 같이, 다중화 프레임데이터의 연속 쓰기 어드레스를 이용한다. 즉, 스위칭 메모리에 대한 순차 쓰기동작은 쓰기 요구시마다 쓰기 어드레스가 지시하는 위치에서 수행되며, 스위칭 메모리에 대한 읽기 동작은 스위칭 제어정보를 수신하는 읽기 제어부가 지시하는 읽기 어드레스에서 수행된다. 따라서 스위칭 메모리에 대한 읽기/쓰기 동작이 교차적으로 수행되지 않게 되며, 연속적인 읽기 및 연속적인 쓰기 동작이 수행된다.

상기에서 스위칭 정보를 연속적으로 읽어 내기 위한 읽기 어드레스 생성시 8Khz 다중화 동기신호에 의한 읽기 어드레스 정보를 이용하여 다중화 프레임의 TS0 위치에 맞춘 역다중화 동기신호 정보를 역다중화부로 전송한다.

역다중화부는 역다중화되는 데이터 프레임을 상기 TSI부로부터 수신된 역다중화 동기신호 정보에 따라 역다중화 하게 되며, 상기 역다중화된 PCM 데이터와 역다중화 동기신호를 트렁크로 전송하게 되는 것이다.

이상에서 본 발명의 바람직한 실시예를 설명하였으나, 본 발명은 다양한 변화와 변경 및 균등물을 사용할 수 있다. 본 발명은 상기 실시예를 적절히 변형하여 동일하게 응용할 수 있음이 명확하다. 따라서 상기 기재 내용은 하기 특허청구범위의 한계에 의해 정해지는 본 발명의 범위를 한정하는 것이 아니다.

이상에서 살펴본 바와 같이 본 발명에 의한 교환시스템의 PCM 데이터 다중화 장치는, 종래기술과는 달리 타임스위치와 직렬의 PCM 데이터에 정합하는 블록(중계선 보드를 포함)에 대한 멀티채널 서비스 지원을 위해서 일률적으로 다중화 프레임 데이터를 재정렬하는 동작에 의한 이중포트 메모리 소자의 사용과 그에 따른 부수적인 신호처리로 인해 발생되는 최대 125us 지연시간을 제거함으로써, 효과적인 멀티 채널 서비스를 수행할 수 있는 PCM 데이터 다중화장치의 설계를 가능케 하는 효과가 있다.

Claims (5)

1. (정정)중계 정합보드로부터 직렬 PCM 데이터를 입력받아 다중화 프레임 데이터를 생성하는 다중화부와;

   상기 다중화부에서 생성된 다중화 프레임 데이터에 대해 타임슬롯 교환을 수행하여 병렬의 PCM 데이터로 변환한 후 역다중화 동기신호와 함께 역다중화부로 송신하는 TSI부와;

   상기 TSI부의 병렬 PCM 데이터를 수신하여 동기신호에 따라 직렬 PCM 데이터로 역다중화한 후 다른 중계선 보드로 송신하는 역다중화부를 포함하여 구성된 것을 특징으로 하는 교환시스템의 PCM 데이터 다중화 장치.
2. 제 1항에 있어서, 상기 TSI부는,

   스위칭 메모리와;

   상기 스위칭 메모리에 저장된 데이터를 다중화 프레임의 0번 타임슬롯 위치에 동기시켜 타임슬롯 교환을 하기 위한 읽기 제어부로 구성되는 것을 특징으로 하는 교환시스템의 PCM 데이터 다중화 장치.
3. 제 1항에 있어서,

   상기 역다중화부에서 중계선 보드로 송신하는 PCM 데이터를 별도의 역다중화 동기신호에 의해 동기시키는 것을 특징으로 하는 교환시스템의 PCM 데이터 다중화 장치.
4. 제 2항에 있어서,

   타임슬롯 교환시 스위칭 메모리에 대한 랜덤 읽기를 시작하여 상기 역다중화부로 입력되는 프레임 데이터의 0번째 타임슬롯이 시작되는 위치에서 상기 다중화부가 다중화시킨 프레임 데이터의 0번째 타임슬롯의 위치와 동일하도록 제어함으로써, 스위칭 메모리에 대한 데이터 읽기 및 쓰기 동작을 동시에 연속적으로 진행시키는 것을 특징으로 하는 교환시스템의 PCM 데이터 다중화 장치.
5. 제 1항에 있어서, 상기 역다중화부는,

   상기 다중화부로 입력되는 프레임 동기신호를 중계선 보드로 전송하고, 상기 프레임 동기신호에 따른 다중화 동작 및 역다중화 동작 수행시 소요되는 시간만큼 상기 프레임 동기신호를 지연시켜 역다중화 동기신호를 생성한 다음, 상기 역다중화 동기신호를 직렬의 PCM 데이터와 함께 중계선 전송보드로 전송하는 것을 특징으로 하는 교환시스템의 PCM 데이터 다중화 장치.