KR960010893B1 - 멀티슬롯 호의 호순서 보전을 위한 시분할 스위치 장치 - Google Patents

멀티슬롯 호의 호순서 보전을 위한 시분할 스위치 장치 Download PDF

Info

Publication number
KR960010893B1
KR960010893B1 KR1019930025692A KR930025692A KR960010893B1 KR 960010893 B1 KR960010893 B1 KR 960010893B1 KR 1019930025692 A KR1019930025692 A KR 1019930025692A KR 930025692 A KR930025692 A KR 930025692A KR 960010893 B1 KR960010893 B1 KR 960010893B1
Authority
KR
South Korea
Prior art keywords
data
memory
address
voice memory
buffer
Prior art date
Application number
KR1019930025692A
Other languages
English (en)
Other versions
KR950016437A (ko
Inventor
김재평
Original Assignee
대우통신주식회사
박성규
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 대우통신주식회사, 박성규 filed Critical 대우통신주식회사
Priority to KR1019930025692A priority Critical patent/KR960010893B1/ko
Publication of KR950016437A publication Critical patent/KR950016437A/ko
Application granted granted Critical
Publication of KR960010893B1 publication Critical patent/KR960010893B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/04Selecting arrangements for multiplex systems for time-division multiplexing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

내용 없음.

Description

멀티슬롯 호의 호순서 보전을 위한 시분할 스위치 장치
제1도는 종래의 전전자 교환기의 시분할 스위치의 기본 구성도.
제2도는 제1도에 도시된 시분할 스위치의 음성 메모리 순차적 쓰기 및 무작위읽기 타이밍도.
제3도는 종래기술의 음성 메모리의 데이터 영역과 음성 메모리 쓰기 순서와 읽기 순서도.
제4도는 본 발명에 따른 시분할 스위치 장치의 구성도.
제5도는 본 발명에 따른 동작 타이밍도.
* 도면의 주요부분에 대한 부호의 설명
1 : 멀티플렉서 2 : 음성 메모리
3 : 디멀티플렉서 4 : 제어 메모리
11 : 선택회로 12 : 버퍼
본 발명은 전전자 교환기의 시분할 스위치 장치에 관한 것으로서, 특히 멀티 슬롯호(또는 호출, Call)의 보전을 위한 시분할 스위치 장치에 관한 것이다.
종합정보 통신망인 ISDN의 발전에 따라 음성 서비스를 위한 교환망, 데이터 서비스를 위한 교환망 등의 텔리 서비스들이 개별적인 교환망을 가지고 서비스 되던 것이 하나의 통합된 망에서 서비스 되고, 또한 앞으로 제공될 화상회의, 고속 데이터 전송, 화상전화 등의 고품질의 중대역 서비스가 통합된 디지틀 통신망에 의해서 가입자에게 제공될 것으로 예상된다. 이러한 경우 여러 종류의 전송속도를 갖는 서비스들을 수용할 수 있는 통합된 교환망이 필요하게 된다.
구체적으로 살펴보면, ISDN 스위치망에서 비디오 회의, 다량 데이터, 정지화상, 하이파이 음향 등의 협대역 및 중대역 서비스를 수용하기 위해서 하나의 호에 대해 n개의 타임슬롯을 할당하는 n×64Kbps(H채널 서비스) 회선 교환 방식이 실현되어야 한다. 즉 화상회의는 H0 채널(384Kbps, 6개의 타임슬롯)에 의해, 고속 데이터 서비스 등은 H11 채널(1.53Mbps, 24개의 타임슬롯)과 H12 채널(1.920Mbps, 30개의 타임슬롯)에 의해 서비스 될 수 있다.
따라서, 스위치 네트워크에서 H채널 서비스를 구현하고자 하면, 전전자 교환기의 하드웨어 측면에서는 타임슬롯 순서보전(Time Slot Sequence Integrity, 이하 TSSI라 함) 조건을 만족해야 한다.
종래의 기술을 살펴보면, 제1도는 종래의 전전자 교환기의 시분할 스위치의 기본 구성 구성도로서, 도면에서 1은 멀티플렉서, 2는 음성 메모리, 3은 디멀티플렉서, 4는 제어 메모리를 각각 나타낸다.
멀티플렉서(1)는 서브하이웨이(Sub-highway)당 32개 채널로 이루어진 32개의 입력 서브하이웨이로부터 2048Kbps 직렬 가입자 전화 채널 데이터를 8192Kbps 병렬 데이터 형태로 다중화하여 음성 메모리(2)로 보낸다. 여기서 서브하이웨이는 버스로서, 공급원에서 목적지로 옮겨가는 주된 통로이다. 음성 메모리(2)는 멀티플렉싱된 가입자 전화 채널 데이터를 수신하고, 가입자 전화 채널 데이터는 음성 메모리 쓰기용 계수기(도시되지 않음)로부터 수신한 어드레스에 의해 순서적으로 쓰여진다. 음성 메모리(2)에 일시 저장된 가입자 전화 채널 데이터는 제어 메모리 읽기용 계수기(도시되지 않음)에 의해 읽혀진 제어 메모리(4)의 제어 메모리 데이터에 의해 읽혀져 디멀티플렉서(3)로 입력된다.
디멀티플렉서(3)는 음성 메모리(2)로부터 8192Kbps 병렬 가입자 채널 데이터를 수신하고 2048Kbps 직렬 데이터로 역다중화하여 32개의 출력 서브하이웨이로 출력한다. 제어 메모리(4)는 타임슬롯 교환 정보를 중앙제어장치(도시되지 않음)로부터 수신하여 가입자간의통화가 완료될 때까지 타임슬롯 교환정보를 저장한다. 제어 메모리 읽기용 계수기(도시되지 않음)로부터 수신한 어드레스에 의해 제어 메로리(4)의 데이터는 주기적으로 읽혀져 음성 메모리(4)의 일기 어드레스가 된다.
제2도는 제1도에 도시된 시분할 스위치의 음성 메모리 순서적 쓰기 및 무작위 읽기. 타이밍도이다. 시분할 스위치는 주변장치들과의 통신은 (A)와 같은 8HKz의 기준클럭 1에 의해 만들어진 (E)와 같은 8KHz의 기준클럭 2를 주변장치(도시되지 않음)로 보냄으로 주변장치와 시분할 스위치간 동기를 맞추고, 시분할 스위치와 주변장치간의 데이터는 2048Kbps 직렬 데이터 형태로 송수신하도록 되어 있다. 멀티플렉서(1)에서 다중화된 데이터는 (A)의 기준클럭 1을 기준으로 음성 메모리(2)의 955(27번째 서브하이웨이 29번째 채널)채널이 쓰여진다.
음성 메모리(2)가 읽혀지는 시점은 제어 메모리(4)의 읽기 어드레스에 의해 결정되며, (A) 기준클럭 1을 기준으로 0채널이 음성 메모리(2)에서 읽혀져 디멀티플렉서(3)로 보내진다. 이는 음성 메모리(2)에서 읽혀진 데이터가 (A)의 기준클럭 1을 기준으로 0채널이 되어야 디멀티플렉서(3)의 8192Kbps 병렬 데이터를 2048Kpbs 질결 데이터화된 가입자 전화 채널 데이터가 (E)의 기준클럭 2를 기준으로 0채널이 된다. 따라서 가입자로부터 수신된 가입자 전화 채널 데이터가 기준클럭 2를 기준으로 0채널이 입력될 때 멀티플렉서(1)를 거치면 기준클럭 1을 기준으로 955타임슬롯이 된다.
여기서 제2도의 (A)는 8KHz의 기준클럭 1이고, (B)는 4KHz의 음성 메모리의 최상위번지이고, (C)는 음성 메모리(2)의 순서적 쓰기 타이밍을 나타낸 것이고, (D)는 음성 메모리(2)의 무작위 읽기 타이밍을 나타낸 것이고, (E)는 8KHz의 기준클럭이고, (F) 2048Kbps로 전송되는 입출력 서브하이웨이 데이터이다.
제3도는 제1도와 제2도에 의해 144Kbps(n×64Kbps ; n=2)의 교환기능을 수행하기 위한 음성 메모리(2)의 저장 영역과 쓰기 순서 및 읽기 순서를 나타낸 것이다.
제2도의 음성 메모리 최상위번지(4KHz)의 경계점(로직 레벨(Logic level) 'H'와 'L'가 반복되는 지점)이 되는 954,955 입력타임슬롯이 0, 1 출력타임슬롯으로 연결될 때, 멀티플렉서(1)는 n프레임 동안 aa(954타임슬롯)와 bb(955타임슬롯), n+1프레임 동안 cc(954타임슬롯)와 dd(955타임슬롯)의 정보를 차례로 출력시킨다. 음성 메모리(2)는 n프레임 동안 1K 부분에 aa정보를, n+1프레임 동안 2K부분에 bb,cc를, n+2프레임 동안 1K부분에 dd정보를 순차적으로 쓴다. 제어 메모리(4)는 중앙제어장치(도시되지 않음)로부터 0번지에 954를, 1번지에 955의 제어테이터를 수신하여 저장한 후 기준클럭 1에 동기되어 제어데이터를 음성 메모리(2)로 송신한다. 음성 메모리(2)는 제어 메모리(4)로부터 수신한 제어데이터에 의해 n+1프레임 동안은 aa(0타임슬롯)와 xx(don't care ; 1타임슬롯)를, n+2프레임 동안 cc(0)와 bb(1)를, n+3프레임 동안은 xx(0)와 dd(1)를 출력하여 디멀티플렉서(3)로 송신한다. 그러므로 시분할 스위치 전타임슬롯(1024채널)에서 TSSI가 구현되지 않고 경계 채널(기준클럭 1과 음성 메모리 최상위번지)이 존재하게 된다.
따라서 상기한 종래의 전전자 교환기의 시분할 스위치의 하드웨어의 구조적인 문제로 인하여 n×64Kbps H채널 서비스 구현시 다음과 같은 제약 조건이 존재한다. H0 채널 서비스의 경우 입력 서브하이웨이당 4가입자만이 수용 가능하고, 내부 타임슬롯은 0∼954, 955∼1023내에서는 순서에 무관하게 선택할 수 있으나, 954-n과 955+n(n=0,1,2∼)가 연속적으로 선택되는 경우 TSSI는 보장되지 않으며, 1023-n과 1+n(n=0,1,2∼)가 연속적으로 선택되는 경우에는 채널 배열을 고려해야 한다.
H11 채널 서비스의 경우 입력 서브하이웨이당 1가입자만이 수용 가능하고, 내부 타임슬롯 선택은 H0 채널 서비스와 동일하다.
H12 채널 서비스의 경우 입력 서브하이웨이의 서비스 속도가 2048Kbps이나 다중화된 음성 메모리(2)에 쓰기시 기준클럭 1을 기준으로 955(27번째 서브하이웨이 29번째 채널)이므로 0∼26번째 서브하이웨이까지는 1가입자를 수용할 수 있고, 27∼31번째 서브하이웨이까지는 서브하이웨이당 1가입자를 수용할 수 없고, 2서브하이웨이를 조합하여 1가입자를 수용할 수 있으며, 내부 타임슬롯 선택은 H0 채널 서비스와 동일하다.
따라서, 상기 종래 기술의 문제점을 해결하기 위하여 안출된 본 발명은, 음성 메모리의 순차적 쓰기, 무작위 읽기 번지가 기준클럭 1(8KHz)을 기준으로 0채널이 되도록 멀티플렉서 후단에 버퍼를 두어 전타임슬롯에서 타임슬롯 순차보전이 이루도록 시분할 스위치 장치를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, 서브하이웨이당 소정 채널로 이루어진 입력 서브하이웨이로부터 제1소정속도의 직렬 가입자 전화 채널 데이터를 제2소정속도의 병렬 데이터 형태로 다중화하여 출력하는 멀티플렉서와, 상기 멀티플렉서에서 멀티플렉싱된 가입자 전화 채널 데이터를 수신하고, 가입자 전화 채널 데이터가 외부의 계수기로부터 수신한 어드레스에 의해 순차적으로 쓰여지는 음성 메모리와, 타임슬롯 교환정보를 외부의 중앙제어장치로부터 수신하여 가입자간의통화가 완료될 때까지 타임슬롯 교환 정보를 저장하며 외부의 계수기로부터 주기적으로 수신한 어드레스에 의해 제어데이터를 상기 음성 메모리의 읽기 어드레스로서 출력하는 제어 메모리와, 상기 제어 메모리 제공하는 읽기 어드레스에 의해 상기 음성 메모리로부터 출력되는 상기 제2소정속도의 병렬 가입자 채널 데이터를 수신하여 상기 제1소정속도의 직렬 데이터로 역다중화한 상기 소정채널의 출력 서브하이웨이로 출력하는 디멀티플렉서를 구비한 전전자 교환기의 시분할 스위치 장치에 있어서, 상기 멀티플렉서와 음성 메모리 사이에 설치된 버퍼와, 제3소정속도의 기준클럭과 상기 제2소정속도의 클럭을 수신하여 상기 버퍼의 쓰기번지와 읽기번지를 생성하는 선택 회로를 더 구비하는 것을 특징으로 한다.
이하, 첨부된 제4도 및 제5도를 참조하여 본 발명의 일 실시예를 상세히 설명한다.
먼저, 본 발명의 기술적 원리를 살펴보면, 전형적인 전전자 교환기의 스위치 네트워크 구조인 T-S-T(T=시분할 스위치, S=공간불할 스위치) 스위치 네트워크에서 입력측에 하이웨이를 통하여 들어오는 타임슬롯 정보를 메모리에 저장하였다가 원하는 시간에 읽어냄으로써, 타임슬롯 정보교환의 상호교환에 의한 교환을 수행하는 각 T단의 시분할 스위치의 음성 메모리를 이중 버퍼로 구성하여, 전전자 교환기에서의 멀티 타임슬롯에 대한 타임슬롯 순서보전의 문제점을 해결하는 것이다. 시분할 스위치에서 TSSI를 유지하기 위해서는 음성 메모리의 제어를 n번째 프레임 동안은 0∼1023번지에 쓰며 동시에 1024∼2047번지에는 n-1번째 프레임 데이터를 읽어내고, n+1번째 프레임에서는 1024∼2047번지에 쓰고, 0∼1023번지는 n번째 프레임을 읽어내므로 TSSI가 구현될 수 있다.
제4도는 본 발명에 따른 시분할 스위치 장치의 구성도로서, 도면에서 11은 선택회로, 12는 버퍼를 각각 나타내며, 제1도에서와 동일한 도면부호는 제1도의 해당 구성요소와 동일한 구성요소를 나타내며 동일한 기능을 수행한다.
제5도는 본 발명에 따른 동작 타이밍도로서, (A)는 8KHz의 기준클럭 1이고, (B)는 멀티플렉서(1)의 출력데이터이면서 버퍼(12)의 입력데이터이고, (C)는 버퍼(12)의 출력데이터이고, (D)는 8KHz의 기준클럭 1이고, (E)는 4KHz로 전송되는 음성 메모리(2)의 최상위번지데이터이고, (F)는 음성 메모리(2)에 순서적으로 쓰여지는 어드레스(또는 번지)를 나타낸 것이고, (G)는 음성 메모리(2)에 무작위로 읽혀지는 어드레스를 나타낸 것이다.
본 발명은 도면에 도시된 바와 같이, 멀티플렉서(1)와 음성 메모리(2) 사이에 버퍼용 메모리(1024×8bit)(12)를 삽입하여 버퍼 역할을 하도록 하고, 기준클럭 1(8KHz)과 8192KHz 클럭을 입력받아 상기 버퍼(12)에 선택신호를 제공하는 선택회로(11)를 부가하여 구성한다.
본 발명의 특징은 기존 전전자 교환기에서 버퍼(12)와 선택회로(11)가 추가됨으로 H채널 서비스 구현시 제약조건이 되었던 하드웨어의 문제점을 제거한다. 버퍼(12)의 동작은 기준클럭 1(8KHz)을 기준으로 하여 쓰기는 멀티플렉서(1)의 출력타이밍(955타임슬롯)에 맞도록 하고, 읽기는 기준클럭 1을 기준으로 0채널이 되도록 한다. 선택회로(11)는 기준클럭 1과 8192HKz 클럭을 수신하여 버퍼(12)의 쓰기용 번지와 읽기용 번지를 지정하는 신호를 제공한다. 특히 제5도에서 지시된 바와같이 음성 메모리 최상위번지(4KHz)와 기준클럭 1(8KHz)의 경계점을 기준으로 버퍼(12)의 출력이 제5도의 (C)와 같이 출력되도록 읽기용 번지를 지정한다.
제5도는 본 발명에 따른 타이밍도이다. 음성 메모리(2) 최상위번지(4KHz)와, 기준클럭 1(8KHz)의 경계점을 기준으로 음성 메모리(2)의 순서적 쓰기와 무작위 일기번지가 0채널이 되므로 시분할 스위치 전타임슬롯(1024채널)에서 TSSI가 이루어짐을 나타낸다.
따라서, 상기와 같이 구성되어 동작하는 본 발명은, H채널 서비스를 제한없이 구현할 수 있도록 시분할 스위치에서 전타임슬롯(1024채널)이 타임슬롯 순차보전이 되도록 하는 효과가 있다.

Claims (3)

  1. 서브하이웨이당 소정 채널로 이루어진 입력 서브하이웨이로부터 제1소정속도의 직렬 가입자 전화 채널 데이터를 제2소정속도의 병렬 데이터 형태로 다중화하여 출력하는 멀티플렉서(1)와 상기 멀티플렉서(1)에서 멀티플렉싱된 가입자 전화 채널 데이터를 수신하고, 가입자 전화 채널 데이터가 외부의 계수기로부터 수신한 어드레스에 의해 순차적으로 쓰여지는 음성 메모리(2)와, 타임슬롯 교환 정보를 외부의 중앙제어장치로부터 수신하여 가입자간의 통화가 완료될 때까지 타임슬롯 교환 정보를 저장하며 외부의 계수기로부터 주기적으로 수신한 어드레스에 의해 제어 데이터를 상기 음성 메모리(4)의 읽기 어드레스로서 출력하는 제어 메모리(4)와, 상기 제어 메모리(4)가 제공하는 읽기 어드레스에 의해 상기 음성 메모리(2)로부터 출력되는 상기 제2소정속도의 병렬 가입자 채널 데이터를 수신하여 상기 제1소정속도의 직렬 데이터로 역다중화한 뒤 상기 소정 채널의 출력 서브하이웨이로 출력하는 디멀티플렉서(3)를 구비한 전전자 교환기의 시분할 스위치 장치에 있어서 ; 상기 멀티플렉서(1)에서 출력되는 데이터를 기록하고, 읽혀진 데이터는 상기 음성 메모리(2)로 출력하는 버퍼(12)와, 제3소정속도의 기준클럭과 상기 제2소정속도의 클럭을 수신하여 상기 버퍼(12)의 쓰기번지와 읽기번지를 생성하는 선택회로(11)를 더 구비하는 것을 특징으로 하는 시분할 스위치 장치.
  2. 제1항에 있어서, 상기 버퍼(12)는 1024×8비트의 버퍼용 메모리로 구성하는 것을 특징으로 하는 시분할 스위치 장치.
  3. 제1항에 있어서, 상기 선택회로(11)는 상기 음성 메모리(2)의 최상위번지와 상기 제3소정속도의 기준클럭의 경계점을 기준으로 상기 버퍼(12)의 출력을 제어하기 위하여 상기 읽기번지를 생성함을 특징으로 하는 시분할 스위칭 장치.
KR1019930025692A 1993-11-29 1993-11-29 멀티슬롯 호의 호순서 보전을 위한 시분할 스위치 장치 KR960010893B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930025692A KR960010893B1 (ko) 1993-11-29 1993-11-29 멀티슬롯 호의 호순서 보전을 위한 시분할 스위치 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930025692A KR960010893B1 (ko) 1993-11-29 1993-11-29 멀티슬롯 호의 호순서 보전을 위한 시분할 스위치 장치

Publications (2)

Publication Number Publication Date
KR950016437A KR950016437A (ko) 1995-06-17
KR960010893B1 true KR960010893B1 (ko) 1996-08-10

Family

ID=19369251

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930025692A KR960010893B1 (ko) 1993-11-29 1993-11-29 멀티슬롯 호의 호순서 보전을 위한 시분할 스위치 장치

Country Status (1)

Country Link
KR (1) KR960010893B1 (ko)

Also Published As

Publication number Publication date
KR950016437A (ko) 1995-06-17

Similar Documents

Publication Publication Date Title
JP2890348B2 (ja) 広帯域網における電話加入者収容方法
US5784369A (en) Methods and system for switching time-division-multiplexed digital signals of different rates
US5128929A (en) Time division switching system capable of broad band communications service
US4905226A (en) Double-buffered time division switching system
JPH07131521A (ja) ディジタル通信方式
US4796254A (en) Broadband space switching network and parallel-series converter and series-parallel converter for use in such a space switching network
JPS5932943B2 (ja) 信号制御方式
US5959977A (en) Apparatus for embodying combined time switching and conference calling functions
EP0532914B1 (en) Delay correcting system in a multi-channel PCM switching system
US5446731A (en) Signaling channel data transmitting/receiving circuit of a primary multiplexer
JP2938294B2 (ja) サブレート制御チャネル交換方式
JPS62225098A (ja) 広帯域及び狭帯域チャネル用切替装置
KR960010893B1 (ko) 멀티슬롯 호의 호순서 보전을 위한 시분할 스위치 장치
US4876682A (en) Switching tdm digital signals
JPH04137993A (ja) サブレート時間スイッチ
US4101737A (en) Control arrangement in a time-space-time (t-s-t) time division multiple (t.d.m.) telecommunication switching system
JP3009745B2 (ja) 信号情報のチャンネル同期交換の方法
US3697696A (en) Method for the signal exchange in telecommunication,particularly telephone exchanges employing time-division multiplexing
KR920005064B1 (ko) 타임 스위치 장치
EP0223443A2 (en) Switching TDM digital signals
KR970004904B1 (ko) 멀티슬롯호의 호순서 보전기능을 갖는 대용량 시분할 스위치
KR100298341B1 (ko) 64x64비트스위치회로
KR200317545Y1 (ko) 데이터 순차 출력 장치를 구비한 시간 스위치
KR100357634B1 (ko) 전전자 교환기에서 그룹 채널 스위칭을 위한 버퍼메모리장치
US6982988B2 (en) Programmable frame splitter

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19990602

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee