KR950016437A - 멀티슬롯 호의 호순서 보전을 위한 시분할 스위치 장치 - Google Patents

멀티슬롯 호의 호순서 보전을 위한 시분할 스위치 장치 Download PDF

Info

Publication number
KR950016437A
KR950016437A KR1019930025692A KR930025692A KR950016437A KR 950016437 A KR950016437 A KR 950016437A KR 1019930025692 A KR1019930025692 A KR 1019930025692A KR 930025692 A KR930025692 A KR 930025692A KR 950016437 A KR950016437 A KR 950016437A
Authority
KR
South Korea
Prior art keywords
buffer
data
output
time division
predetermined speed
Prior art date
Application number
KR1019930025692A
Other languages
English (en)
Other versions
KR960010893B1 (ko
Inventor
김재평
Original Assignee
박성규
대우통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박성규, 대우통신 주식회사 filed Critical 박성규
Priority to KR1019930025692A priority Critical patent/KR960010893B1/ko
Publication of KR950016437A publication Critical patent/KR950016437A/ko
Application granted granted Critical
Publication of KR960010893B1 publication Critical patent/KR960010893B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

본 발명은, 음성메모리의 순차적 쓰기, 무작위 읽기 번지가 기준클럭 1(8KHz)을 기준으로 0채널이 되도록 멀티플렉서 후단에 버퍼를 두어 전타임슬롯에서 타임슬롯 순서 보전이 되도록 한 시분할스위치 장치를 제공하는데 그 목적이 있으며, 멀티플렉서(1)와, 음성 메모리(2)와, 제어메모리(4)와, 디멀티플렉서(3)를 구비한 전전자 교환기의 시분할 스위치 장치에 있어서, 멀티플레서(1)와 음성메모리(2)사이에 설치되어, 데이터전송을 수행하는 버퍼(12)와, 8KHz의 기준클럭과 8192KHz클럭을 수신하여 버퍼(12)의 쓰기번지와 읽기번지를 생성하는 선택회로(11)를 더 구비하도록 하였다.

Description

멀티슬롯 호의 호순서 보전을 위한 시분할 스위치 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명에 따른 시분할 스위치 장치의 구성도.
제5도는 본 발명에 따른 동작 타이밍도.

Claims (3)

  1. 서브하이웨이당 소정 채널로 이루어진 입력 서브하이웨이로부터 제1소정속도의 직렬 가입자 전화 채널 데이타를 제2소정속도의 병렬 데이터 형태로 다중화하여 출력하는 멀티플렉서(1)와 상기 멀티플렉서(1)에서 멀티플렉싱된 가입자 전화 채널 데이터를 수신하고, 가입자 전화 채널 데이터가 외부의 계수기로부터 수신한 어드레스에 의해 순차적으로 쓰여지는 음성 메모리(2)와, 타임슬롯 교환 정보를 외부의 중앙제어장치로부터 수신하여 가입자간의 통화가 완료될 때까지 타임슬롯 교환 정보를 저장하며 외부의 계수기로부터 주기적으로 수신한 어드레스에 의해 제어 데이터를 상기 음성 메모리(4)의 읽기 어드레스로서 출력하는 제어 메모리(4)와, 상기 제어 메모리(4)가 제공하는 읽기 어드레스에 의해 상기 음성 메모리(2)로부터 출력되는 상기 제2소정속도의 병렬 가입자 채널 데이터를 수신하여 상기 제1소정속도의 직렬 데이터로 역다중화한 뒤 상기 소정 채널의 출력 서브하이웨이로 출력하는 디멀티플렉서(3)를 구비한 전전자 교환기의 시분할 스위치 장치에 있어서 ; 상기 멀티플렉서(1)에서 출력되는 데이터를 기록하고, 읽혀진 데이터는 상기 음성 메모리(2)로 출력하는 버퍼(12)와, 제3소정속도의 기준클럭과 상기 제2소정속도의 클럭을 수신하여 상기 버퍼(12)의 쓰기번지와 읽기번지를 생성하는 선택회로(11)를 더 구비하는 것을 특징으로 하는 시분할 스위치 장치.
  2. 제1항에 있어서, 상기 버퍼(12)는 1024×8비트의 버퍼용 메모리로 구성하는 것을 특징으로 하는 시분할 스위치 장치.
  3. 제1항에 있어서, 상기 선택회로(11)는 상기 음성 메모리(2)의 최상위번지와 상기 제3소정속도의 기준클럭의 경계점을 기준으로 상기 버퍼(12)의 출력을 제어하기 위하여 상기 읽기번지를 생성함을 특징으로 하는 시분할 스위칭 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930025692A 1993-11-29 1993-11-29 멀티슬롯 호의 호순서 보전을 위한 시분할 스위치 장치 KR960010893B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930025692A KR960010893B1 (ko) 1993-11-29 1993-11-29 멀티슬롯 호의 호순서 보전을 위한 시분할 스위치 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930025692A KR960010893B1 (ko) 1993-11-29 1993-11-29 멀티슬롯 호의 호순서 보전을 위한 시분할 스위치 장치

Publications (2)

Publication Number Publication Date
KR950016437A true KR950016437A (ko) 1995-06-17
KR960010893B1 KR960010893B1 (ko) 1996-08-10

Family

ID=19369251

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930025692A KR960010893B1 (ko) 1993-11-29 1993-11-29 멀티슬롯 호의 호순서 보전을 위한 시분할 스위치 장치

Country Status (1)

Country Link
KR (1) KR960010893B1 (ko)

Also Published As

Publication number Publication date
KR960010893B1 (ko) 1996-08-10

Similar Documents

Publication Publication Date Title
FI73111B (fi) Kopplingsanordning foer utjaemnande av fasskillnader mellan linjetakten pao en till en pcm-telefoncentral anslutande pcm-tidsmultiplexledning och centraltakten hos denna telefoncentral.
KR850007723A (ko) 전기통신 회의를 할 수 있는 교환시스템
BR8107842A (pt) Disposicao de circuito para sistemas de telecomunicacao
KR960705428A (ko) 동기회로장치(synchronizing circuit arrangement)
KR950016437A (ko) 멀티슬롯 호의 호순서 보전을 위한 시분할 스위치 장치
KR940012937A (ko) 일차군 다중화장치의 시그날링 채널 데이터 송수신회로
SE9201945D0 (sv) Distribuerad kretsvaeljare
GB1370319A (en) Time switch for time-division multiplex systems
US4092497A (en) Connection network for PCM TDM automatic telephone exchange equipment
US4101737A (en) Control arrangement in a time-space-time (t-s-t) time division multiple (t.d.m.) telecommunication switching system
KR0141291B1 (ko) 소용량 전전자 교환기의 가입자 집선장치
KR840006581A (ko) 시분할 음성 담화장치 및 데이타 스위치
KR100831329B1 (ko) 내장형 음성우편 시스템의 플렉시블 타임슬롯 발생 시스템및 그 방법
KR200317545Y1 (ko) 데이터 순차 출력 장치를 구비한 시간 스위치
KR100366789B1 (ko) 교환시스템의 피씨엠 데이터 다중화 장치
KR970024666A (ko) 피씨엠 데이타 지연회로
KR950035503A (ko) 멀티슬롯호의 호순서 보전기능을 갖는 대용량 시분할 스위치
KR100358386B1 (ko) 전송장비에서의 서비스 대역폭 가변 할당장치
KR960028664A (ko) 64×64 비트 스위치회로
KR100330868B1 (ko) 교환 시스템에서 하이웨이 다중화 및 역다중화 장치
KR960012890A (ko) 전전자 교환기의 피씨엠 데이터 송신회로
KR20020016718A (ko) 계위 단위 스위치
JPS58151745A (ja) ル−プ式デ−タハイウエイの同期装置
KR960028666A (ko) 메트릭스 스위치 정합용 소용량 교환기의 타임 스위치 장치
JPS5939191A (ja) 制御信号分配方式

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19990602

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee