KR100831329B1

KR100831329B1 - 내장형 음성우편 시스템의 플렉시블 타임슬롯 발생 시스템및 그 방법

Info

Publication number: KR100831329B1
Application number: KR1020070004317A
Authority: KR
Inventors: 강병동
Original assignee: 삼성전자주식회사
Priority date: 2006-01-16
Filing date: 2007-01-15
Publication date: 2008-05-22
Also published as: US7596106B2; US20070165550A1; KR20070076486A

Abstract

본 발명은 내장형 음성우편 시스템의 플렉시블 타임슬롯 발생 시스템 및 그 방법에 관한 것으로, 시스템 동기 신호에 따라 카운터로 동작하여 적어도 하나 이상의 타임 슬롯(TS) 신호를 출력하는 제1 카운터/타임 슬롯 재생기와, 상기 시스템 동기 신호에 따라 카운터로 동작하여 적어도 하나 이상의 타임 슬롯(TS_n) 신호를 출력하는 제2 카운터/타임 슬롯 재생기와, 시스템으로부터 전송되는 채널 정보 데이터에 따라 적절한 TSX CH 동기 신호를 발생시키는 TSX 채널 동기 발생기 및 상기 제1 카운터/타임 슬롯 재생기와 상기 제2 카운터/타임 슬롯 재생기로부터 입력되는 신호를 합성하여 적어도 하나 이상의 동기된 TSX 신호를 생성한 상태에서 상기 TSX 채널 동기 발생기에 의해 발생된 TSX 채널 동기신호에 상응하는 TSX 신호를 출력하는 플렉시블 TSX 발생기로 구성된다.

Description

내장형 음성우편 시스템의 플렉시블 타임슬롯 발생 시스템 및 그 방법{FLEXIBLE TIME SLOT GENERATING SYSTEM AND METHOD IN INTERNAL VOICE MAIL SYSTEM}

도 1은 일반적인 내장형 음성우편 시스템의 타임슬롯 발생 시스템을 나타내는 도면.

도 2는 본 발명에 따른 내장형 음성우편 시스템의 플렉시블 타임슬롯 발생 시스템을 나타내는 도면.

도 3은 도 2의 TS_G 256 카운터에서의 타임 슬롯 발생의 일예를 나타내는 타이밍도.

도 4는 도 2의 TS_N_G 256 카운터에서의 타임 슬롯 발생의 일예를 나타내는 타이밍도.

도 5는 본 발명에 따른 2CH/VPM TSX 신호 발생 타이밍도.

* 도면의 주요 부분에 대한 부호의 설명 *

100, 200 : 256 카운터/32Ch 타임 슬롯 재생기

300 : TSX 채널 동기 발생기

400 : 타임 슬롯 합성기/선택기/Flexible TSX 발생기

500 : PCM TSX enable 버퍼

본 발명은 내장형 음성우편 시스템의 플렉시블 타임슬롯 발생 시스템에 관한 것이다.

사설 교환기(Private Branch eXchange: PBX)는 회사에서 사용되는 일정수의 외부 전화 회선을 모든 직원이 공유하고, 내선에 연결되어 있는 내부 사용자들 간에 전화를 자동으로 연결해 주기 위한 전화 교환 시스템이며, 키폰 시스템(Keyphone system)은 1개 이상의 국선과 1개 이상의 내선을 수용할 수 있고 전화기로 상호간의 회선을 교환, 접속할 수 있는 교환 접속장비이다.

특히, 회선교환은 아날로그 교환기에 사용되는 공간 분할형과 디지털 교환기로 구성하는 시분할형이 있는데 통화로의 스위치를 매트릭스(matrix)로 설정하여 채널을 선택하는 공간 분할형 통화로와 시분할형 다중화된 입력신호를 시간 위치를 바꾸면 출력 선로로 송출하는 시분할형 통화로의 교환방식이 있다.

시분할형 통화로 방식은 하나의 전송로에 다수의 채널을 공통으로 사용하는데 이와 같이 하나의 전송로에 시간을 분할하여 다중화 하는 것을 시분할 다중(TDM)이라 하며 이때의 전송선로를 하이웨이(highway)라고 하고 하이웨이에 할당 된 각 채널의 시간 위치를 타임슬롯(time slot)이라고 한다.

따라서, 각 채널의 신호가 하이웨이(highway)에 디지탈 부호로 전송되면 출력측의 하이웨이(highway)에서는 타임슬롯(time slot)이 채널별로 분리한 시분할 디지털 다중화 정보를 복호화하여 아날로그 신호를 얻어서 통신을 하게 되는데 이러한 원리에 의하여 시분할 교환방식이 이루어지게 된다.

이와 같은 사설 교환기나 키폰 시스템의 내장형 음성 우편 시스템 등에서 사용하는 PCM Highway Enable을 위해 사용되는 타임 슬롯 할당 신호(Time Slot Assignment Signal)는 고정 방식으로 되어 있다.

즉, 타임 슬롯 할당 신호(Time slot assignment signal)가 사용되는 IC(U14, U8)에 고정되어 있어서, 음성 우편 시스템 또는 저용량 키폰 시스템의 포트(Port) 수 응용에 대한 대응력이 부족하다.

예를 들어, 2 Ch 혹은 4 Ch 회선 단위 TSX 신호가 필요한 경우에도 8 Ch 단위를 사용함에 따른 낭비 요인이 발생하게 되며, 8 Ch 이상 필요한 경우에는 상기와 같이 8ch 단위로 추가로 IC를 사용해야만 한다.

따라서, 종래에는 플렉시블(Flexible)한 기능이 부여되지 않으므로 회선수가 늘어날 경우 비용 및 실장성 등에서 많은 제약 사항이 발생하게 된다는 문제점이 있었다.

따라서, 본 발명의 목적은 상기와 같은 문제점을 해결하기 위한 것으로서, 사설 교환기, 키폰 시스템의 내장형 음성 우편 장치 등에서 사용하는 PCM Highway Enable을 위해 사용되는 타임 슬롯 할당 신호(Time Slot Assignment Signal)를 고정 방식이 아닌 플렉시블(Flexible)한 방식으로 할 수 있도록 하기 위한 내장형 음성 우편 시스템의 플렉시블 타임슬롯 발생 시스템 및 그 방법을 제공함에 있다.

상기한 목적을 달성하기 위한 본 발명에 따른 내장형 음성우편 시스템의 플렉시블 타임슬롯 발생 시스템의 일 측면에 따르면, 시스템 동기 신호에 따라 카운터로 동작하여 적어도 하나 이상의 타임 슬롯(TS) 신호를 출력하는 제1 카운터/타임 슬롯 재생기와, 상기 시스템 동기 신호에 따라 카운터로 동작하여 적어도 하나 이상의 타임 슬롯(TS_n) 신호를 출력하는 제2 카운터/타임 슬롯 재생기와, 시스템으로부터 전송되는 채널 정보 데이터에 따라 임의의 TSX CH 동기 신호를 발생시키는 TSX 채널 동기 발생기 및 상기 제1 카운터/타임 슬롯 재생기와 상기 제2 카운터/타임 슬롯 재생기로부터 입력되는 신호를 합성하여 적어도 하나 이상의 동기된 TSX 신호를 생성한 상태에서 상기 TSX 채널 동기 발생기에 의해 발생된 TSX 채널 동기신호에 상응하는 TSX 신호를 출력하는 플렉시블 TSX 발생기로 구성된다.

상기 플렉시블 TSX 발생기로부터 출력되는 TSX 신호에 따라 해당 채널의 하이웨이(Highway)를 인에이블(Enable)시키는 하이웨이 버퍼부를 더 포함한다.

상기 제1 카운터/타임 슬롯 재생기는 상기 시스템으로부터 입력되는 적어도 하나 이상의 클럭 신호에 따라 32 개의 TS 신호(TS[31:0])를 발생시킨다.

상기 제2 카운터/타임 슬롯 재생기는 상기 시스템으로부터 입력되는 적어도 하나 이상의 클럭 신호에 따라 32 개의 TS_n 신호(TS_n[31:0])를 발생시킨다.

상기 제1 카운터/타임 슬롯 재생기와, 상기 제2 카운터/타임 슬롯 재생기의 신호 출력은 BFSX 신호 펄스 폭(Pulse Width) 만큼 신호차를 갖는다.

상기 TSX 채널 동기 발생기는 상기 채널 정보 데이터를 임의로 선택하여 선택된 채널 정보 데이터에 따라 타임 슬롯의 순서를 배정하게 된다.

상기 플렉시블 TSX 발생기는 상기 제1 카운터/타임 슬롯 재생기로부터 출력되는 타임 슬롯(TS) 신호와 상기 제2 카운터/타임 슬롯 재생기로부터 출력되는 타임 슬롯(TS_n) 신호가 모두 하이(High)인 경우, 상기 배정된 해당 슬롯의 TSX 신호를 로우(Low) 상태로 출력한다.

한편, 상기한 목적을 달성하기 위한 본 발명에 따른 내장형 음성우편 시스템의 플렉시블 타임슬롯 발생 방법의 일 측면에 따르면, 시스템 동기 신호에 따라 카운터로 동작하여 적어도 하나 이상의 타임 슬롯(TS) 신호를 출력하는 단계와, 상기 시스템 동기 신호에 따라 카운터로 동작하여 적어도 하나 이상의 타임 슬롯(TS_n) 신호를 출력하는 단계와, 상기 적어도 하나 이상의 타임 슬롯(TS) 신호와 타임 슬롯(TS_n) 신호를 합성하여 적어도 하나 이상의 동기된 TSX 신호를 생성하는 단계와, 상기 시스템으로부터 전송되는 채널 정보 데이터에 따라 임의의 TSX CH 동기 신호를 선택하는 단계 및 상기 적어도 하나 이상의 동기된 TSX 신호 중에서 상기 선택된 TSX CH 동기 신호에 상응하는 TSX 신호를 출력하는 단계로 이루어진다.

상기 출력되는 TSX 신호에 따라 해당 채널의 하이웨이(Highway)를 인에이블(Enable)시키는 단계를 더 포함한다.

상기 시스템 동기 신호에 따라 카운터로 동작하여 적어도 하나 이상의 타임 슬롯(TS) 신호를 출력하는 단계에서, 상기 시스템으로부터 입력되는 적어도 하나 이상의 클럭 신호에 따라 32 개의 타임 슬롯(TS) 신호(TS[31:0])를 출력한다.

상기 시스템 동기 신호에 따라 카운터로 동작하여 적어도 하나 이상의 타임 슬롯(TS_n) 신호를 출력하는 단계에서, 상기 시스템으로부터 입력되는 적어도 하나 이상의 클럭 신호에 따라 32 개의 TS_n 신호(TS_n[31:0])를 출력한다.

상기 타임 슬롯(TS) 신호와 상기 타임 슬롯(TS_n) 신호 출력은 BFSX 신호 펄스 폭(Pulse Width) 만큼 신호차를 갖는다.

상기 시스템으로부터 전송되는 채널 정보 데이터에 따라 임의의 TSX CH 동기 신호를 선택하는 단계에서, 상기 채널 정보 데이터를 임의로 선택하여 선택된 채널 정보 데이터에 따라 타임 슬롯의 순서를 배정한다.

상기 출력되는 타임 슬롯(TS) 신호와 타임 슬롯(TS_n) 신호가 모두 하이(High)인 경우, 상기 배정된 해당 슬롯의 TSX 신호를 로우(Low) 상태로 출력한다.

이하, 본 발명의 바람직한 실시예의 상세한 설명이 첨부된 도면들을 참조하여 설명될 것이다. 도면들 중 참조번호들 및 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 참조번호들 및 부호들로 나타내고 있음에 유의해야 한다. 하기에서 본 발명을 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다.

도 1은 일반적인 내장형 음성우편 시스템의 타임슬롯 발생 시스템을 나타내는 도면이다.

도 1에 도시된 바와 같이, 제1 256 카운터/TSX 타임슬롯 발생기(TS_G 256 Counter/TSX CH 발생기)(10)는 시스템에서 인가된 클럭 신호 즉, 시스템 동기된 Clock BFSX 신호와 BCLKX 신호에 따라 256 카운터로 내부 동작하여 BFSX에 동기된 8 Time slot assignment signal(TSX1[7:0])을 출력한다. 이때, D[7:0]은 0에서 7 까지의 데이터 버스를 나타내고, Address[5:0]는 5에서 0까지의 어드레스이며, CS_TSA1# 는 칩 인에이블 신호를 의미한다.

또한, 제2 256 카운터/TSX 타임슬롯 발생기(TS_G 256 Counter/TSX CH 발생기)(20) 역시 시스템에서 인가된 클럭 신호 즉, 시스템 동기된 Clock BFSX 신호와 BCLKX 신호에 따라 256 카운터로 내부 동작하여 BFSX에 동기된 8 Time slot assignment signal(TSX2[7:0])을 출력한다. 이때, D[7:0]은 0에서 7 까지의 데이터 버스를 나타내고, Address[5:0]는 5에서 0까지의 어드레스이며, CS_TSA2# 는 칩 인에이블 신호를 의미한다.

이와 같이, 상기 제1 256 카운터/TSX 타임슬롯 발생기(10)로부터 출력되는 8 Time slot assignment signal(TSX1[7:0])와, 제2 256 카운터/TSX 타임슬롯 발생 기(20)로부터 출력되는 8 Time slot assignment signal(TSX2[7:0])는 AND 게이트 회로부(30)에 의해 논리곱(AND) 연산되어 16개의 채널 할당 신호를 하이웨이 버퍼(Highway Buffer)(40)로 출력하게 된다.

이에 따라, 하이웨이 버퍼(Highway Buffer)(40)는 상기 16개의 채널 할당 신호에 따라 PCM 하이웨이 신호(PCM Highway Signal)를 송수신(HWX(PCM data Highway transmit), BHWX(Buffered PCM data Highway transmit), HWR(PCM data Highway receive), BHWR(Buffered PCM data Highway receive))하게 된다.

도 2는 본 발명에 따른 내장형 음성우편 시스템의 플렉시블 타임슬롯 발생 시스템을 나타내는 도면이다.

도 2에 도시된 바와 같이, 본 발명은 256 카운터/32Ch 타임 슬롯 재생기(TS_G 256 Counter)(100)와, 256 카운터/32Ch 타임 슬롯 재생기(TS_N_G 256 Counter)(200)와, TSX 채널 동기 발생기(300)와, 타임 슬롯 합성기/선택기/Flexible TSX 발생기(400) 및 PCM TSX enable 버퍼(500)로 구성된다.

256 카운터/32Ch 타임 슬롯 재생기(TS_G 256 Counter)(100)는 시스템에서 인가된 신호 즉, 시스템 동기된 Clock BFSX 신호와 BCLKX 신호 및 4.048 [㎒] 신호에 따라 256진 카운터로 내부 동작하여 BFSX에 동기된 32Ch의 타임 슬롯(TS[31:0])을 상기 타임 슬롯 합성기/선택기/Flexible TSX 발생기(400)로 출력한다.

256 카운터/32Ch 타임 슬롯 재생기(TS_N_G 256 Counter)(200) 역시 시스템에서 인가된 신호 즉, 시스템 동기된 Clock BFSX 신호와 BCLKX 신호가 인버 터(Inverter)된 BCLKX_n 신호 및 4.048 [㎒] 신호에 따라 256진 카운터로 내부 동작하여 BFSX에 동기된 32Ch의 타임 슬롯(TS_n[31:0])을 상기 타임 슬롯 합성기/선택기/Flexible TSX 발생기(400)로 출력한다.

이때, 상기 256 카운터/32Ch 타임 슬롯 재생기(TS_G 256 Counter)(100)와, 256 카운터/32Ch 타임 슬롯 재생기(TS_N_G 256 Counter)(200)의 신호 출력은 BFSX 신호 펄스 폭(Pulse Width) 만큼 신호차를 갖게 된다.

TSX 채널 동기 발생기(300)는 시스템에서 전송되는 채널 정보 데이터에 따라 적절한 TSX CH 동기 신호를 발생시키게 된다. 이때, D[7:0]은 0에서 7 까지의 데이터 버스를 나타내고, Address[5:0]는 5에서 0까지의 어드레스이며, CS_TSA# 는 칩 인에이블 신호를 의미한다.

즉, TSX 채널 동기 발생기(300)는 시스템에서 전송되는 채널 정보 데이터에 따라 2CH, 4CH, 8CH, 16CH, 32CH 단위의 TSX CH 동기 신호를 상기 타임 슬롯 합성기/선택기/Flexible TSX 발생기(400)로 출력하게 된다.

타임 슬롯 합성기/선택기/Flexible TSX 발생기(400)는 상기 256 카운터/32Ch 타임 슬롯 재생기(TS_G 256 Counter)(100)와, 256 카운터/32Ch 타임 슬롯 재생기(TS_N_G 256 Counter)(200)로부터 입력되는 신호를 합성하여 32Ch의 동기된 TSX 신호(Time slot assignment signal)를 생성하고, 상기 TSX 채널 동기 발생기(300)에 의해 선택된 TSX 신호를 출력하게 된다.

예를 들어, 상기 TSX 채널 동기 발생기(300)에 의해 선택된 TSX CH 동기 신호가 2 CH 단위의 TSX CH 동기 신호인 경우에는 2CH의 타임 슬롯(TS[1:0])을 갖는 2CH TSX 신호를 출력하고, 4 CH 단위의 TSX CH 동기 신호가 선택된 경우에는 4CH의 타임 슬롯(TS[3:0])을 갖는 4CH TSX 신호를 출력하며, 8 CH 단위의 TSX CH 동기 신호가 선택된 경우에는 8 CH의 타임 슬롯(TS[7:0])을 갖는 8CH TSX 신호를 출력하게 된다.

그리고, 16 CH 단위의 TSX CH 동기 신호가 선택된 경우에는 16 CH의 타임 슬롯(TS[15:0])을 갖는 16CH TSX 신호를 출력하며, 32 CH 단위의 TSX CH 동기 신호가 선택된 경우에는 32 CH의 타임 슬롯(TS[31:0])을 갖는 32CH TSX 신호를 출력하게 된다.

PCM TSX enable 버퍼(500)는 상기 타임 슬롯 합성기 & 선택기 & Flexible TSX 발생기(400)로부터 출력되는 CH TSX 신호에 따라 해당되는 하이웨이(Highway)를 인에이블(Enable)되도록 동작(HWX(PCM data Highway transmit), BHWX(Buffered PCM data Highway transmit), HWR(PCM data Highway receive), BHWR(Buffered PCM data Highway receive))한다.

이와 같이, 본 발명에서는 IC 소자의 일종으로 프로그램을 써넣을 수 있는 논리 소자인 단일 IC(Complex Programmable Logic Device: CPLD)의 TSX Channel 동기 발생기를 이용하여 TSX 단위를 Ch 별로 필요한 경우에 자유 자재로 TSX를 사용할 수 있도록 하여 플렉시블(Flexible)한 기능을 부여함과 동시에 비용 절감과 동일 PCB 내에서의 실장성을 증대시킬 수 있게 된다.

도 3은 도 2의 TS_G 256 카운터에서의 타임 슬롯 발생의 일예를 나타내는 타 이밍도이다.

도 3에 도시된 바와 같이, TS_G 256 카운터는 8k를 한 주기로 하는 BFSX 신호와, 5개의 클럭(128k, 64k, 32k, 16k, 8k) 신호가 입력되어 32개의 TS[0] ~ TS[31] 신호가 출력된다.

즉, TS_G 256 카운터는 예를 들어, 하기의 0번 슬롯 ~ 4번 슬롯(TS[0] ~ TS[4])의 5개의 출력신호를 이용하여 32 개의 TS 신호(TS[31:0])를 발생시키게 된다.

TS[0] = /128k * /64k * /32k * /16k * /8k

TS[1] = 128k * /64k * /32k * /16k * /8k

TS[2] = /128k * 64k * /32k * /16k * /8k

TS[3] = 128k * 64k * /32k * /16k * /8k

TS[4] = /128k * /64k * 32k * /16k * /8k

.........

TS[31] = 128k * 64k * 32k * 16k * 8k

여기서, 상기 TS[0] ~ TS[4]는 부울 대수(Switching Algebra)로서 표현된 것으로, 예를 들어, TS[0]의 경우는 즉 5개의 클럭(128k, 64k, 32k, 16k, 8k)의 입력이 모두 "0,0,0,0,0" 인 경우 NAND 게이트를 통해 출력이 "1"이 됨을 의미하며, TS[1]의 경우는 즉 5개의 클럭(128k, 64k, 32k, 16k, 8k)의 입력이 모두 "1,0,0,0,0" 인 경우 NAND 게이트를 통해 출력이 "1"이 됨을 의미하는 것이다.

도 4는 도 2의 TS_N_G 256 카운터에서의 타임 슬롯 발생의 일예를 나타내는 타이밍도이다.

도 4에 도시된 바와 같이, TS_G 256 카운터는 8k를 한 주기로 하는 BFSX 신호와, 5개의 클럭(128k, 64k, 32k, 16k, 8k) 신호가 입력되어 32개의 TS_n[0] ~ TS_n[31] 신호가 출력된다.

즉, TS_G 256 카운터는 예를 들어, 하기의 0번 슬롯 ~ 4번 슬롯(TS_n[0] ~ TS_n[4])의 5개의 출력신호를 이용하여 32 개의 TS_n 신호(TS_n[31:0])를 발생시키게 된다.

TS_n[0] = /128k * /64k * /32k * /16k * /8k

TS_n[1] = 128k * /64k * /32k * /16k * /8k

TS_n[2] = /128k * 64k * /32k * /16k * /8k

TS_n[3] = 128k * 64k * /32k * /16k * /8k

TS_n[4] = /128k * /64k * 32k * /16k * /8k

.........

TS_n[31] = 128k * 64k * 32k * 16k * 8k

여기서, 상기 TS_n[0] ~ TS_n[4]는 부울 대수(Switching Algebra)로서 표현된 것으로, 예를 들어, TS_n[0]의 경우는 즉 5개의 클럭(128k, 64k, 32k, 16k, 8k)의 입력이 모두 "0,0,0,0,0" 인 경우 NAND 게이트를 통해 출력이 "1"이 됨을 의미하며, TS_n[1]의 경우는 즉 5개의 클럭(128k, 64k, 32k, 16k, 8k)의 입력이 모두 "1,0,0,0,0" 인 경우 NAND 게이트를 통해 출력이 "1"이 됨을 의미하는 것이다.

도 5는 본 발명에 따른 2CH TSX 신호 발생 타이밍도로서, 2CH의 타임 슬롯(TS[1:0])인 경우의 2CH TSX 신호가 발생되는 예를 나타내고 있다.

도 5에 도시된 바와 같이, TSX 채널 동기 발생기(300)에 의해 선택된 TSX CH 동기 신호가 2 CH 단위의 TSX CH 동기 신호인 경우에는 2CH의 타임 슬롯(TS[1:0])을 갖는 2CH TSX 신호가 발생된다.

먼저, TS_G 256 Counter(100)에서의 타이밍도를 살펴보면, 시스템에서 인가된 신호 즉, 시스템 동기된 Clock BFSX 신호와 BCLKX 신호 및 4.048 [㎒] 신호에 따라 256 카운터로 내부 동작하여 BFSX에 동기된 32Ch의 타임 슬롯(TS[31:0])을 타임 슬롯 합성기 & 선택기 & Flexible TSX 발생기(400)로 출력하게 된다.

또한, TS_N_G 256 Counter(200)에서의 타이밍도를 살펴보면, 시스템에서 인가된 신호 즉, 시스템 동기된 Clock BFSX 신호와 BCLKX 신호가 인버터(Inverter)된 BCLKX_n 신호 및 4.048 [㎒] 신호에 따라 256 카운터로 내부 동작하여 BFSX에 동기된 32Ch의 타임 슬롯(TS_n[31:0])을 타임 슬롯 합성기 & 선택기 & Flexible TSX 발생기(400)로 출력하게 된다.

이때, 상기 TS_G 256 Counter(100)와 TS_N_G 256 Counter(200)의 신호 출력은 BFSX 신호 펄스 폭(Pulse Width) 만큼 신호차를 갖게 된다.

즉, BFSX는 동일하나 시작점이 TS_n[0]가 4.048[㎒]의 폴링 에이지(falling edge)이므로, TS_n[0]가 TS[0]보다 122[ns] 위상이 앞선다.

이어서, TSX 채널 동기 발생기(300)는 시스템에서 전송되는 채널 정보 데이터에 따라 적절한 TSX CH 동기 신호를 발생시키게 된다. 예를 들어, 데이터 버스 D[7:0] 어드레스 A[5:0] 인 경우 2CH 단위의 TSX CH 동기 신호를 선택하게 되면 0 번지(addr :0)에 래치된 동기 데이터 0(Latched Sync Data [0])이 0번 슬롯에 배정되고, 1 번지(addr :1)에 래치된 동기 데이터 1(Latched Sync Data [1])이 1번 슬롯에 배정되게 된다.

이에 따라, 타임 슬롯 합성기 & 선택기 & Flexible TSX 발생기(400)는 상기 TSX 채널 동기 발생기(300)에 의해 선택된 2CH 단위의 TSX CH 동기 신호에 따라 2CH의 TSX[1:0] 신호를 출력하게 된다. 여기서, TSX[1:0] 신호는 TS 신호와 TS_n 신호가 모두 로직 하이(logic high) 인 경우에만 로우(Low)로 출력되어진다.

이상에서는 본 발명에서 특정의 바람직한 실시예에 대하여 도시하고 또한 설명하였다. 그러나, 본 발명은 상술한 실시예에 한정되지 아니하며, 특허 청구의 범위에서 첨부하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능할 것이다.

본 발명에 따르면, 단일 IC(CPLD)를 사용 TSX Channel 동기 발생기로 TSX 단위를 Ch 별로 필요할 경우에 자유 자재로 TSX를 사용할 수 있도록 함으로써, 플렉시블(Flexible)한 기능을 부여함과 동시에 비용 절감과 실장성을 증대시키는 효과가 있다.

Claims

시스템 동기 신호에 따라 카운터로 동작하여 적어도 하나 이상의 타임 슬롯(TS) 신호를 출력하는 제1 카운터/타임 슬롯 재생기;

상기 시스템 동기 신호에 따라 카운터로 동작하여 적어도 하나 이상의 타임 슬롯(TS_n) 신호를 출력하는 제2 카운터/타임 슬롯 재생기;

시스템으로부터 전송되는 채널 정보 데이터에 따라 임의의 TSX CH 동기 신호를 발생시키는 TSX 채널 동기 발생기; 및

상기 제1 카운터/타임 슬롯 재생기와, 상기 제2 카운터/타임 슬롯 재생기로부터 입력되는 신호를 합성하여 적어도 하나 이상의 동기된 TSX 신호를 생성한 상태에서 상기 TSX 채널 동기 발생기에 의해 발생된 TSX 채널 동기신호에 상응하는 TSX 신호를 출력하는 플렉시블 TSX 발생기로 구성되는 내장형 음성우편 시스템의 플렉시블 타임슬롯 발생 시스템.
제 1항에 있어서,

상기 플렉시블 TSX 발생기로부터 출력되는 TSX 신호에 따라 해당 채널의 하이웨이(Highway)를 인에이블(Enable)시키는 하이웨이 버퍼부를 더 포함하는 내장형 음성우편 시스템의 플렉시블 타임슬롯 발생 시스템.
제 1항에 있어서,

상기 제1 카운터/타임 슬롯 재생기는,

상기 시스템으로부터 입력되는 적어도 하나 이상의 클럭 신호에 따라 32 개의 TS 신호(TS[31:0])를 발생시키는 내장형 음성우편 시스템의 플렉시블 타임슬롯 발생 시스템.
제 1항에 있어서,

상기 제2 카운터/타임 슬롯 재생기는,

상기 시스템으로부터 입력되는 적어도 하나 이상의 클럭 신호에 따라 32 개의 TS_n 신호(TS_n[31:0])를 발생시키는 내장형 음성우편 시스템의 플렉시블 타임슬롯 발생 시스템.
제 1항에 있어서,

상기 제1 카운터/타임 슬롯 재생기와, 상기 제2 카운터/타임 슬롯 재생기의 신호 출력은 BFSX 신호 펄스 폭(Pulse Width) 만큼 신호차를 갖는 내장형 음성우편 시스템의 플렉시블 타임슬롯 발생 시스템.
제 1항에 있어서,

상기 TSX 채널 동기 발생기는,

상기 채널 정보 데이터를 임의로 선택하여 선택된 채널 정보 데이터에 따라 타임 슬롯의 순서를 배정하는 내장형 음성우편 시스템의 플렉시블 타임슬롯 발생 시스템.
제 6항에 있어서,

상기 플렉시블 TSX 발생기는,

상기 제1 카운터/타임 슬롯 재생기로부터 출력되는 타임 슬롯(TS) 신호와 상기 제2 카운터/타임 슬롯 재생기로부터 출력되는 타임 슬롯(TS_n) 신호가 모두 하이(High)인 경우, 상기 배정된 해당 슬롯의 TSX 신호를 로우(Low) 상태로 출력하는 내장형 음성우편 시스템의 플렉시블 타임슬롯 발생 시스템.
시스템 동기 신호에 따라 카운터로 동작하여 적어도 하나 이상의 타임 슬롯(TS) 신호를 출력하는 단계;

상기 시스템 동기 신호에 따라 카운터로 동작하여 적어도 하나 이상의 타임 슬롯(TS_n) 신호를 출력하는 단계;

상기 적어도 하나 이상의 타임 슬롯(TS) 신호와 타임 슬롯(TS_n) 신호를 합성하여 적어도 하나 이상의 동기된 TSX 신호를 생성하는 단계;

상기 시스템으로부터 전송되는 채널 정보 데이터에 따라 임의의 TSX CH 동기 신호를 선택하는 단계; 및

상기 적어도 하나 이상의 동기된 TSX 신호 중에서 상기 선택된 TSX CH 동기 신호에 상응하는 TSX 신호를 출력하는 단계로 이루어지는 내장형 음성우편 시스템의 플렉시블 타임슬롯 발생 방법.
제 8항에 있어서,

상기 출력되는 TSX 신호에 따라 해당 채널의 하이웨이(Highway)를 인에이블(Enable)시키는 단계를 더 포함하는 내장형 음성우편 시스템의 플렉시블 타임슬롯 발생 방법.
제 8항에 있어서,

상기 시스템 동기 신호에 따라 카운터로 동작하여 적어도 하나 이상의 타임 슬롯(TS) 신호를 출력하는 단계에서,

상기 시스템으로부터 입력되는 적어도 하나 이상의 클럭 신호에 따라 32 개의 타임 슬롯(TS) 신호(TS[31:0])를 출력하는 내장형 음성우편 시스템의 플렉시블 타 임슬롯 발생 방법.
제 8항에 있어서,

상기 시스템 동기 신호에 따라 카운터로 동작하여 적어도 하나 이상의 타임 슬롯(TS_n) 신호를 출력하는 단계에서,

상기 시스템으로부터 입력되는 적어도 하나 이상의 클럭 신호에 따라 32 개의 TS_n 신호(TS_n[31:0])를 출력하는 내장형 음성우편 시스템의 플렉시블 타임슬롯 발생 방법.
제 8항에 있어서,

상기 타임 슬롯(TS) 신호와 상기 타임 슬롯(TS_n) 신호 출력은 BFSX 신호 펄스 폭(Pulse Width) 만큼 신호차를 갖는 내장형 음성우편 시스템의 플렉시블 타임슬롯 발생 방법.
제 8항에 있어서,

상기 시스템으로부터 전송되는 채널 정보 데이터에 따라 임의의 TSX CH 동기 신호를 선택하는 단계에서,

상기 채널 정보 데이터를 임의로 선택하여 선택된 채널 정보 데이터에 따라 타임 슬롯의 순서를 배정하는 내장형 음성우편 시스템의 플렉시블 타임슬롯 발생 방법.
제 13항에 있어서,

상기 출력되는 타임 슬롯(TS) 신호와 타임 슬롯(TS_n) 신호가 모두 하이(High)인 경우, 상기 배정된 해당 슬롯의 TSX 신호를 로우(Low) 상태로 출력하는 내장형 음성우편 시스템의 플렉시블 타임슬롯 발생 방법.