JPH1174176A - 半導体装置の製造方法、膜厚最適化装置および膜厚最適化方法 - Google Patents

半導体装置の製造方法、膜厚最適化装置および膜厚最適化方法

Info

Publication number
JPH1174176A
JPH1174176A JP9233521A JP23352197A JPH1174176A JP H1174176 A JPH1174176 A JP H1174176A JP 9233521 A JP9233521 A JP 9233521A JP 23352197 A JP23352197 A JP 23352197A JP H1174176 A JPH1174176 A JP H1174176A
Authority
JP
Japan
Prior art keywords
material film
light
resist
film
reflecting material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP9233521A
Other languages
English (en)
Inventor
Manabu Tomita
学 冨田
Koji Komoritani
浩司 籠谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP9233521A priority Critical patent/JPH1174176A/ja
Priority to US09/143,534 priority patent/US6218313B1/en
Publication of JPH1174176A publication Critical patent/JPH1174176A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/091—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structural Engineering (AREA)
  • Architecture (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Length Measuring Devices With Unspecified Measuring Means (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Length Measuring Devices By Optical Means (AREA)

Abstract

(57)【要約】 【課題】 所望するレジストパターン形状を安定して形
成すべく、レジストの下に形成される光反射材料膜の膜
厚を最適化することのできる、半導体装置の製造方法、
膜厚最適化装置および膜厚最適化方法の提供が望まれて
いる。 【解決手段】 半導体基板１０上の光反射材料膜１２の
上にポジレジストを塗布し、さらにこのポジレジスト１
３からレジストパターン１３ａを作製し、得られたレジ
ストパターン１３ａをマスクにして光反射材料膜１２を
エッチングする方法である。半導体基板１０、光反射材
料膜１２、およびポジレジスト１３の光学定数を測定し
て得られた光学定数を用い、あるいはこれらの光学定数
が既知の場合にはその光学定数を用い、さらに光反射材
料膜１２の膜厚を複数変化させて光強度シミュレーショ
ンを行うことにより、光反射材料膜１２とポジレジスト
１３との界面での光吸収エネルギーが最小となる光反射
材料膜１２の膜厚を求める。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体基板の上に
光反射材料膜を形成し、この光反射材料膜の上にレジス
トを塗布し、さらにこのレジストからレジストパターン
を作製し、得られたレジストパターンをマスクにして前
記光反射材料膜をエッチングする半導体装置の製造方
法、および、この製造に際して光反射材料膜の最適な膜
厚を求めることのできる装置と方法に関する。
【０００２】
【従来の技術】半導体装置を製造する場合、Ｓｉ基板と
レジストの間には通常中間層が存在する。例えばＭＯＳ
型トランジスタを形成しようとする場合では、一番最初
の工程である素子分離層を形成するためのレジストパタ
ーニングの際にも、既にレジストの下には酸化膜が形成
されている。すなわち、図１０（ａ）に示すようにＳｉ
基板１上にレジスト層（この例ではポジ型）２を形成す
る場合、Ｓｉ基板１上にはすでにＳｉＯ2 やＳｉ3 Ｎ4
等の中間層３ａ（３ｂ、３ｃ）が形成されているのであ
る。
【０００３】ところで、この中間層が図１０（ａ）に符
号３ａで示した中間層のごとく光を反射せず、かつ透過
もせず、光を全て吸収する性質のものである場合には、
この中間層３ａは、図１０（ｂ）中Ａで示すようにこれ
の上層となるレジスト層２のパターニング後の形状、す
なわちレジストパターン２ａの形状に対して全く影響を
与えることがない。
【０００４】ところが、図１０（ａ）に符号３ｂ、３ｃ
で示した中間層のごとく光を反射する場合には、反射光
が再びレジスト層２に戻って入射光と干渉してしまう、
いわゆる在波効果（standing wave effect）が起きてし
まう。ただし、ここでは中間層３ｂ（３ｃ）があるた
め、単純なＳｉ基板１とレジスト層２のみの定在波とは
異なり、中間層３ｂ（３ｃ）の光学定数ｎ、ｋと膜厚と
がミックスされた干渉が起こる。なお、光学定数のｎは
屈折率の実数部であり、真空中の光の速さとその物質中
の光の速さの比である。また、ｋは屈折率の虚数部であ
り、物質の光吸収係数αによって決まる（λを波長とす
ると、４πα／λで表される）。つまり、図１０（ｂ）
中Ｂで示すように露光・現像によるパターニングによっ
て得られたレジストパターン２ｂの下の中間層３ｂとの
境界部分に、裾引きと呼ばれるなだらかな傾斜が生じた
り、あるいは、図１０（ｂ）中Ｃで示すようにレジスト
パターン２ｃの下の中間層３ｃとの境界部分にアンダー
カットと呼ばれるくい込み現象が生じたりしてしまうの
である。
【０００５】裾引きが発生すると、レジストパターン２
ｂをマスクとして中間層３ｂをエッチングする場合に、
その裾引き部分のレジストがマスクとして機能し、この
裾引き部分の下に位置する中間層３ｂが十分にエッチン
グされず、エッチング後のレジスト直下部分の線幅が太
くなってしまう。一方、アンダーカットが生じると、最
悪の場合、レジストパターン２ｃの現像時の表面張力に
よってアンダーカット部分に応力集中が起こり、レジス
トパターン２ｃが倒壊してしまう。また、倒壊するほど
のアンダーカットが生じないにしても、アンダーカット
部分のエッチングが進みすぎてしまう。さらに、これら
の裾引きやアンダーカットがＳｉ基板１の面内において
均一に生じていれば、エッチング時における線幅の変換
差を予め考慮して、レジストマスクの線幅を決めておく
ことで対処することが可能となるが、実際のデバイスで
はこのように裾引きやアンダーカットが均一に生じるこ
とはない。
【０００６】ところで、中間層３ｂ、３ｃの形成はＣＶ
Ｄ法、スパッタ法、スピンコート法等の成膜プロセスに
よってなされるが、このような成膜プロセスを行う半導
体製造装置は近年その性能が向上しており、成膜プロセ
スによって得られる膜の厚さや膜の光学的性質について
もその均一性が以前より格段に向上している。しかしな
がら、このような半導体製造装置による成膜プロセスに
おいても微少な変動（バラツキ）が残っており、膜厚や
膜の光学的性質についてそのバラツキを完全に無くすこ
とはできない。
【０００７】例えば、レジスト層／ＳｉＮ層（中間層）
／Ｓｉ基板からなる構造である場合、ＳｉＮ層の膜厚が
わずか０．０２μｍ異なるだけで、パターニングにより
得られるレジストパターンの形状が裾引き状態からアン
ダーカット状態へと転じてしまう。つまり、同じ１枚の
Ｓｉ基板上であっても、ＳｉＮ層（中間層）のわずかな
膜厚のバラツキにより、レジストパターンが倒れたり、
スペース部分にブリッジ（本来レジストが残らない部分
にレジストが残ってしまった部分）が形成されてしまう
ということがあるのである。
【０００８】図１１（ａ−１）、（ａ−２）に、レジス
トパターンに裾引きが生じる状態（裾引きモード）のシ
ミュレーション結果を示し、図１１（ｂ−１）、（ｂ−
２）に、アンダーカットが生じる状態のシミュレーショ
ン結果を示す。なお、これらのシミュレーション図は、
下から順にＳｉ基板、ＳｉＮ層（中間層）、レジスト層
となっており、さらに、レジストとしてポジレジストを
用いた場合の一例である。したがって、図１１（ａ−
２）、（ｂ−２）において側方に突出した状態（凸状
態）で残っている部分は、レジストがポジ型であること
から光が照射されておらず、これにより未露光となって
いる部分である。
【０００９】図１１（ａ−１）、（ａ−２）の裾引きモ
ードの場合では、図１１（ａ−１）に示すようにレジス
トとＳｉＮ層（中間層）との界面での光吸収エネルギー
が小さくなっている。したがって、ＰＥＢ（post expos
ure bake）プロセス、すなわち露光後、ベイキングによ
り酸を発生させて現像レートを変えるプロセスにおい
て、レジストとＳｉＮ層（中間層）との界面で酸の発生
量が少なくなるため、溶解レートが下がり、図１１（ａ
−２）に示したようにレジストの底の部分が裾として残
ってしまうのである。
【００１０】逆にアンダーカットの場合では、レジスト
とＳｉＮ層（中間層）との界面での光吸収エネルギーが
最大になっているため、ＰＥＢによって大量の酸が発生
し、レジストの底の部分の溶解レートが上がることによ
ってアンダーカットが生じてしまうのである。基板とこ
れの上に直接形成されるレジストだけの単純なモデルで
あれば、レジストの膜厚を制御するだけで得られるレジ
ストパターンの形状をコントロールすることが可能であ
る。
【００１１】しかし、レジスト層の下に形成される中間
層の光学定数ｎ1 、ｋ1 がレジスト層の光学定数ｎ2 、
ｋ2 よりも大きい場合には、パターニングによって得ら
れるレジストパターンの形状が中間層の膜厚によって支
配的に影響されるようになる。したがって、所望する形
状のレジストパターンを安定して形成するためには、レ
ジスト層の下に位置する中間層の膜厚の最適化を行う必
要があるのである。このような背景から従来では、中間
層の膜厚の最適化を行うべく、膜厚を変化させたサンプ
ルを複数用意し、実際に露光実験を行い、最適な膜厚を
決定することを行っていた。
【００１２】
【発明が解決しようとする課題】しかしながら、この方
法では、サンプルを用意するのに多大な時間とコストが
かかってしまうという不都合がある。本発明は前記事情
に鑑みてなされたもので、その目的とするところは、所
望するレジストパターン形状を安定して形成すべく、レ
ジストの下に形成される光反射材料膜の膜厚を最適化す
るとともに、このような最適化を短時間でしかも多大な
コストをかけることなく行うことのできる、半導体装置
の製造方法、膜厚最適化装置および膜厚最適化方法を提
供することにある。
【００１３】
【課題を解決するための手段】本発明における請求項１
あるいは２記載の半導体装置の製造方法では、半導体基
板の上に光反射材料膜を形成し、この光反射材料膜の上
にポジレジストあるいはネガレジストを塗布し、さらに
このポジレジストあるいはネガレジストからレジストパ
ターンを作製し、得られたレジストパターンをマスクに
して前記光反射材料膜をエッチングするにあたり、前記
半導体基板、光反射材料膜、および前記レジストの光学
定数を測定して得られた光学定数を用い、あるいはこれ
らの光学定数が既知の場合にはその光学定数を用い、さ
らに前記光反射材料膜の膜厚を複数変化させて光強度シ
ミュレーションを行うことにより、該光反射材料膜と前
記レジストとの界面での光吸収エネルギーが最小あるい
は最大となる光反射材料膜の膜厚を求め、この求めた膜
厚に前記光反射材料膜の膜厚を設定することを前記課題
の解決手段とした。
【００１４】この製造方法によれば、半導体基板、光反
射材料膜、およびレジストの光学定数を用い、光反射材
料膜の膜厚を複数変化させて光強度シミュレーションを
行うことによりレジストの種類に応じた条件で光反射材
料膜の膜厚を求め、この求めた膜厚に前記光反射材料膜
の膜厚を設定するので、光反射材料膜の膜厚が光強度シ
ミュレーションによって最適化されることにより所望す
るレジストパターン形状が安定して形成される。また、
光反射材料膜の膜厚の最適化が光強度シミュレーション
によってなされるので、この最適化が短時間でしかも多
大なコストをかけることなく行うことが可能になる。
【００１５】請求項３記載の半導体装置の製造方法で
は、半導体基板の上に光反射材料膜を形成し、この光反
射材料膜の上にレジストを塗布し、さらにこのレジスト
からレジストパターンを作製し、得られたレジストパタ
ーンをマスクにして前記光反射材料膜をエッチングする
にあたり、前記半導体基板、光反射材料膜、およびネガ
レジストの光学定数を測定して得られた測定値を用い、
あるいはこれらの光学定数が既知の場合にはその光学定
数を用い、さらに前記光反射材料膜の膜厚を複数変化さ
せて光強度シミュレーションを行うとともに現像シミュ
レーションを行い、現像シミュレーション結果から該光
反射材料膜と前記レジストとの界面での線幅が最大にな
る場合と最小になる場合との中間になるように半透材料
膜の膜厚を求め、この求めた膜厚に前記光反射材料膜の
膜厚を設定することを前記課題の解決手段とした。
【００１６】この製造方法によれば、半導体基板、光反
射材料膜、およびレジストの光学定数を用い、光反射材
料膜の膜厚を複数変化させて光強度シミュレーションを
行うとともに現像シミュレーションを行い、現像シミュ
レーション結果から半透材料膜の膜厚を求め、この求め
た膜厚に前記光反射材料膜の膜厚を設定するので、光反
射材料膜の膜厚が現像シミュレーションによって最適化
されることにより所望するレジストパターン形状が安定
して形成される。また、光反射材料膜の膜厚の最適化が
光強度シミュレーションおよび現像シミュレーションに
よってなされるので、この最適化が短時間でしかも多大
なコストをかけることなく行うことが可能になる。
【００１７】請求項４記載の膜厚最適化装置では、半導
体基板とこの半導体基板上の光反射材料膜と該光反射材
料膜上に塗布するレジストとの光学定数をそれぞれ測定
する光学定数測定装置と、光学定数測定装置によって求
められた光学定数を用い、光反射材料膜の膜厚を複数変
化させて光強度シミュレーションを行う光強度シミュレ
ーション装置と、光強度シミュレーション装置でのシミ
ュレーション結果から光反射材料膜の最適な膜厚を求め
る膜厚決定装置とを備えてなることを前記課題の解決手
段とした。
【００１８】この膜厚最適化装置によれば、光学定数測
定装置によって求められた半導体基板、光反射材料膜、
レジストの各光学定数を用い、光強度シミュレーション
装置で光反射材料膜の膜厚を複数変化させて光強度シミ
ュレーションを行い、膜厚決定装置によって光強度シミ
ュレーションによるシミュレーション結果から光反射材
料膜の最適な膜厚を求めることが可能になり、したがっ
て、最適な膜厚に光反射材料膜を形成することが時間的
にもコスト的にも有利になる。
【００１９】請求項５記載の膜厚最適化方法では、半導
体基板とこの半導体基板上の光反射材料膜と該光反射材
料膜上に塗布するレジストとの光学定数をそれぞれ測定
し、次に、得られた光学定数を用い、かつ光反射材料膜
の膜厚を複数変化させて光強度シミュレーションを行
い、その後、シミュレーション結果から光反射材料膜の
最適な膜厚を求めることを前記課題の解決手段とした。
【００２０】この膜厚最適化方法によれば、シミュレー
ション結果から光反射材料膜の最適な膜厚を求めるよう
にしたので、最適な膜厚に光反射材料膜を形成すること
が時間的にもコスト的にも有利になる。
【００２１】請求項６記載の膜厚最適化装置では、半導
体基板とこの半導体基板上の光反射材料膜と該光反射材
料膜上に塗布するレジストとの光学定数をそれぞれ測定
する光学定数測定装置と、光学定数測定装置によって求
められた光学定数を用い、光反射材料膜の膜厚を複数変
化させて光強度シミュレーションを行う光強度シミュレ
ーション装置と、光強度シミュレーション装置でのシミ
ュレーション結果から現像シミュレーションを行う現像
シミュレーション装置と、現像シミュレーションの結果
から光反射材料膜とレジストとの界面でのレジストの線
幅を求める線幅測定装置とを備えてなることを前記課題
の解決手段とした。
【００２２】この膜厚最適化装置によれば、光学定数測
定装置によって求められた半導体基板、光反射材料膜、
レジストの各光学定数を用い、光強度シミュレーション
装置で光反射材料膜の膜厚を複数変化させて光強度シミ
ュレーションを行い、現像シミュレーション装置で光強
度シミュレーション装置でのシミュレーション結果から
現像シミュレーションを行い、この現像シミュレーショ
ンによるシミュレーション結果から線幅測定装置で線幅
を求め、これから光反射材料膜の最適な膜厚を求めるこ
とが可能になる。したがって、最適な膜厚に光反射材料
膜を形成することが時間的にもコスト的にも有利にな
る。
【００２３】請求項７記載の膜厚最適化方法では、半導
体基板とこの半導体基板上の光反射材料膜と該光反射材
料膜上に塗布するレジストとの光学定数をそれぞれ測定
し、次に、得られた光学定数を用い、かつ光反射材料膜
の膜厚を複数変化させて光強度シミュレーションを行
い、次いで、シミュレーション結果を基に現像シミュレ
ーションを行い、その後、現像シミュレーションから光
反射材料膜の最適な膜厚を求めることを前記課題の解決
手段とした。
【００２４】この膜厚最適化方法によれば、現像シミュ
レーション結果から光反射材料膜の最適な膜厚を求める
ようにしたので、最適な膜厚に光反射材料膜を形成する
ことが時間的にもコスト的にも有利になる。
【００２５】
【発明の実施の形態】以下、本発明をその実施形態例に
基づいて詳しく説明する。 （実施形態例１）この例は、請求項１記載の半導体装置
の製造方法をＭＯＳ型トランジスタの素子分離構造の形
成に適用した場合の例である。すなわち、この例ではま
ず、図１（ａ）に示すように素子分離のため、Ｓｉ基板
（半導体基板）１０上に後に素子分離層として成長させ
るためのＳｉＯ2 膜１１を形成し、次に、本発明におい
て光反射材料膜となるＳｉ3 Ｎ4 （シリコンナイトライ
ド；以下、ＳｉＮと略記する）膜１２をＣＶＤ法にて形
成、次いで、ＳｉＮ膜１２の上にポジレジストを塗布し
てポジレジスト層１３を形成する。
【００２６】次に、このポジレジスト層１３上にマスク
パターンを転写し、さらにＰＥＢ、現像を順次行って図
１（ｂ）に示すようにレジストパターン１３ａを形成す
る。続いて、このレジストパターン１３ａをマスクにし
てＳｉＮ膜１２をエッチングし、図１（ｃ）に示すよう
にＳｉＮパターン１２ａを形成する。その後、図１
（ｄ）に示すようにレジストパターン１３ａを剥離し、
さらにＳｉＮパターン１２ａが上に無い箇所におけるＳ
ｉＯ2 膜１１の各部分を成長させ、素子分離構造を形成
する。
【００２７】このような素子分離構造の形成工程におい
て、ポジレジスト層１３をパターニングするに際して特
に該ポジレジスト層１３を露光する場合に、前述したよ
うに、これの下地となるＳｉＮ膜１２の膜厚変動が問題
となる。すなわち、Ｓｉ基板１０となるウエハの面内バ
ラツキや、ウエハ間でのバラツキが存在することから、
プロセスの初期においてＳｉＮ膜１２の膜厚設定を誤る
と、レジストパターン１３ａが倒れてしまったり、大き
な裾引きが生じたりしてしまいかねないのである。
【００２８】そこで、本例においては、ＳｉＮ膜１２を
形成するに先立ち、これの膜厚を以下のようにして設定
している。すなわち、Ｓｉ基板１０、ＳｉＯ2 膜１１、
ＳｉＮ膜１２、ポジレジスト層１３のそれぞれの光学定
数（ｎ、ｋ）を用い、またＳｉＮ膜１２の膜厚を１０ｎ
ｍ、ポジレジスト層１３の厚さを０．７３μｍとし、さ
らにＳｉＮ膜１２の膜厚を１８５ｎｍ〜２４０ｎｍの範
囲で５ｎｍきざみで変えて光強度シミュレーション、さ
らには現像シミュレーションを行う。なお、このシミュ
レーションでは、ポジレジスト層１３の上に反射防止膜
を厚さ４３μｍで形成したものとしてシミュレーション
を行っている。
【００２９】このような光強度シミュレーションによる
シミュレーション結果を図２（ａ−１）、（ｂ−１）〜
（ａ−３）、（ｂ−３）、図３（ａ−１）、（ｂ−１）
〜（ａ−３）、（ｂ−３）、図４（ａ−１）、（ｂ−
１）〜（ａ−３）、（ｂ−３）、図５（ａ−１）、（ｂ
−１）〜（ａ−３）、（ｂ−３）に示す。ここで、各図
における（ａ）の図は、ポジレジスト層１３の上面（to
p ）から底面（bottom）にかけての光吸収エネルギーを
示す図であり、これによって定在波のシミュレーション
結果を示す図である。また、（ｂ）の図は、ポジレジス
ト層１３の上面から底面にかけての光吸収エネルギーよ
り、ポジレジスト層１３を現像したときに得られるレジ
ストパターン１３ａの現像シミュレーション結果（レジ
ストプロファイル）を示す図である。
【００３０】なお、これらの光強度シミュレーション、
さらには現像シミュレーションを行うにあたっては、市
販のシミュレーションプログラム（商品名；「ＰＲＯＬ
ＩＴＥ ３Ｄ」を用いている。図２〜図５の各（ａ）図
を比較すると、ＳｉＮ膜１２（光反射材料膜）とポジレ
ジスト層１３（レジストパターン１３ａ）との界面、す
なわちポジレジスト層１３の底面での光吸収エネルギー
が最小となるのは、図３（ａ−１）に示したようにＳｉ
Ｎ膜１２の膜厚がほぼ２００ｎｍのときである。したが
って、本例においては、このようにして予め求めた膜厚
（２００ｎｍ）にＳｉＮ膜１２を形成すればよいのであ
る。
【００３１】ここで、図２〜図５の各図を比較して分か
るように、ＳｉＮ膜１２の膜厚が１８５ｎｍの場合と２
４０ｎｍの場合とで定在波の形状、およびレジストパタ
ーン１３ａの形状が同一であることが分かる。つまり、
５５ｎｍの膜厚範囲からなる周期を１周期としているの
である。また、図２〜図５の各（ｂ）図を見ると、本例
の場合では、ＳｉＮ膜１２の膜厚が２１５ｎｍのときに
レジストパターン１３ａに大きなアンダーカットが生じ
て該レジストパターン１３ａが倒れてしまうおそれがあ
り、また、１８５ｎｍのときに大きな裾引きが生じてし
まうことが分かる。さらに、ＣＶＤ装置による成膜のバ
ラツキが例えば±１２ｎｍであるとすると、ＳｉＮ膜１
２の最適な膜厚は前述したように２００ｎｍとなるので
ある。
【００３２】そこで、Ｓｉ基板１０上にＳｉＯ2 膜１１
を１０〜２０ｎｍ程度の膜厚に形成し、次に、ＳｉＮ膜
１２を２００ｎｍの膜厚に形成した。この後、該ＳｉＮ
膜１２に一般的な表面処理を行い、続いて化学増幅型の
ポジレジストを塗布してポジレジスト層１３を形成し
た。そして、ポジレジスト層１３をプリベークし、続い
て縮小投影機によって露光を行った。その後、ベイキン
グを行って酸を発生させ、さらに現像を行ってレジスト
パターン１３ａを形成した。
【００３３】このようにして形成したレジストパターン
１３ａイメージを走査型電子線顕微鏡によって観察した
ところ、裾引きが見られず、もちろん倒壊も起こってい
なかった。したがって、光強度シミュレーションを行う
ことによってポジレジスト層１３の底面での光吸収エネ
ルギーが最小となる膜厚を求め、この膜厚にＳｉＮ膜１
２（光反射材料膜）を形成することにより、これの上に
形成されるレジストパターン１３ａを裾引きやアンダー
カットのない良好な形状に安定して形成することができ
る。また、ＳｉＮ膜１２（光反射材料膜）の最適な膜厚
を光強度シミュレーションによって求めるので、この最
適膜厚の決定（設定）を短時間でしかも低コストで行う
ことができ、生産性の向上、および生産コストの低減化
を図ることができる。
【００３４】なお、前記例ではレジストとしてポジ型の
レジスト（ポジレジスト）を用いた場合について説明し
たが、本発明はこれに限定されることなく、レジストと
してネガ型のレジスト（ネガレジスト）を用いてもよ
く、その場合には、ネガレジスト層の底面での光吸収エ
ネルギーが最大となる膜厚を求め、この膜厚を選択して
ＳｉＮ膜（光反射材料膜）を形成するようにすればよ
い。
【００３５】また、前記例では、Ｓｉ基板１０、ＳｉＯ
2 膜１１、ＳｉＮ膜１２、ポジレジスト層１３の各光学
定数（ｎ、ｋ）について、既知である場合にはその値を
用いてもよいが、既知でない場合には、これらの光学定
数を予め測定する必要がある。そこで、光学定数を測定
するため、本発明においては例えば公知の分光エリプソ
メータ（光学定数測定装置）を用い、各材質の光学定数
を測定する。このように分光エリプソメータ（光学定数
測定装置）を用いれば、一般的な材質のものでない場合
にも、予めその光学定数を測定しておくことができるこ
とから、この測定値を用いて光反射材料膜の最適な膜厚
を求めることができる。
【００３６】また、前記例では、特に光強度シミュレー
ションを行うことによってポジレジスト層１３の底面で
の光吸収エネルギーが最小となる膜厚を求めたが、レジ
ストの種類によって、例えばパターニング後のレジスト
が倒壊するおそれのあるようなレジストを用いる場合に
は、図２〜図５の各（ｂ）図に示したような現像シミュ
レーションを行い、このシミュレーションで得られたレ
ジストパターン（レジストプロファイル）の底の部分の
線幅を測定する。そして、前述した１周期のなかで線幅
が中間値となった膜厚を、最適な膜厚として設定するの
である。このように光反射材料膜の膜厚を現像シミュレ
ーションによって最適化しても、所望するレジストパタ
ーン形状を安定して形成することができ、もちろんこの
最適化を短時間でしかも低コストで行うことができる。
【００３７】（実施形態例２）次に、本発明における請
求項４記載の膜厚最適化装置について説明する。図６は
請求項４記載の膜厚最適化装置の一実施形態例を説明す
るためのブロック図であり、図６中符号２０は膜厚最適
化装置である。この膜厚最適化装置２０は、例えば図１
に示したＳｉ基板１０とこのＳｉ基板１０上のＳｉＯ2
膜１１、ＳｉＮ膜（光反射材料膜）１２と該ＳｉＮ膜１
２上のポジレジスト層１３との光学定数をそれぞれ測定
する光学定数測定装置２１と、この光学定数測定装置２
１によって求められた光学定数を用い、ＳｉＮ膜（光反
射材料膜）１２の膜厚を複数変化させて光強度シミュレ
ーションを行う光強度シミュレーション装置２２と、光
強度シミュレーション装置２２でのシミュレーション結
果から光反射材料膜の最適な膜厚を求める膜厚決定装置
２３と、これら装置２１、２２、２３の動作を制御する
制御装置２４と、各装置での測定結果等を表示する表示
装置２５とから構成されたものである。
【００３８】光学定数測定装置２１は、前記分光エリプ
ソメータ等からなり、また光強度シミュレーション装置
２２は前記シミュレーションプログラム（商品名；「Ｐ
ＲＯＬＩＴＥ ３Ｄ」を用いたコンピュータ等からなっ
ている。また、制御装置２４は、光学定数測定装置２
１、光強度シミュレーション装置２２に電気的に接続す
るホストコンピュータ等からなり、表示装置２５はこの
制御装置２４に接続されたＣＲＴディスプレイ、あるい
は液晶ディスプレイ等からなっている。また、膜厚決定
装置２３は、実施形態例１で述べたように、光強度シミ
ュレーション装置２２で得られた光強度シミュレーショ
ン結果から、ＳｉＮ膜（光反射材料膜）１２とポジレジ
スト層１３との界面における光吸収エネルギーが最小と
なる膜厚を求めるプログラムを有したコンピュータ等に
よって構成されている。
【００３９】このような構成の膜厚最適化装置２０の使
用方法に基づき、請求項５記載の膜厚最適化方法の一実
施形態例を図７のフロー図を用いて説明する。まず、光
強度シミュレーション装置２２に、ポジレジスト層１３
をパターニングするためのマスクデータおよび露光条件
（光の波長、ＮＡ、σ）を新規に入力するか、あるいは
予め用意してあるデータから前記データを選択入力する
（ステップ１、以下ＳＴ−１と略記する）。
【００４０】続いて、計算する基板の構造を光強度シミ
ュレーション装置２２に入力する（ＳＴ−２）。入力デ
ータとしては、Ｓｉ基板１０、ＳｉＯ2 膜１１、ＳｉＮ
膜１２、ポジレシスト層１３を積層順にそれぞれの材料
の名称、光学定数、膜厚等を入力する。ここで、各材料
のうち光学定数が分かっていないものについては、予め
光学定数測定装置２１でそれを測定しておき、得られた
測定値を光強度シミュレーション装置２２に入力するよ
うにする。
【００４１】また、ポジレジスト層１３の直下に位置す
るＳｉＮ膜（光反射材料膜）１２の膜厚Ｔについては、
適宜な値、例えば経験的に用いられている膜厚の最小値
をシミュレーションの初期値Ｓ１とし、同様に最大値を
シミュレーションの終値Ｓ２とする。そして、これらＳ
１とＳ２との間における増加値をｄＴとし、初期値Ｓ
１、終値Ｓ２、増加値ｄＴをそれぞれ光強度シミュレー
ション装置２２に入力する。
【００４２】なお、初期値Ｓ１、終値Ｓ２、増加値ｄＴ
を入力するにあたっては、特にステップを粗く、すなわ
ちｄＴを大きめな値に設定し、シミュレーション結果の
全体的な傾向を掴み、その後、ｄＴを小さな値に設定し
直して最終的なシミュレーションを行うのが望ましい。
このようにシミュレーションを繰り返しても、シミュレ
ーション自体が短時間で行えるため、現実に実験する場
合と比較すると時間的な有利さが損なわれることは全く
ない。
【００４３】このようにして各数値を入力したら、光強
度シミュレーション装置２２によってまず膜厚ＴをＳ１
に設定し（ＳＴ−３）、この設定値を用いて光強度計算
（ＳＴ−４）、定在波を計算（ＳＴ−５）を順次行わ
せ、それぞれに得られた結果を記憶する（ＳＴ−６）。
そして、先のＳＴ−３で設定した膜厚Ｔが終値として設
定したＳ２と異なる場合には、設定値に増加値ｄＴを加
えて（ＳＴ−７）これを新たな設定値とし、再度光強度
計算（ＳＴ−４）、定在波を計算（ＳＴ−５）、得られ
た結果の記憶（ＳＴ−６）を行う。
【００４４】以下、膜厚Ｔが終値Ｓ２に一致するまでＳ
Ｔ−４、ＳＴ−５、ＳＴ−６を繰り返し、一致したらＳ
Ｔ−６で記憶した定在波における、ＳｉＮ膜１２（光反
射材料膜）とポジレジスト層１３（レジストパターン１
３ａ）との界面、すなわちポジレジスト層１３の底面で
の光吸収エネルギーの最小値と最大値とを求める（ＳＴ
−８）。そして、先に入力したレジストのデータから、
該レジストがポジ型である場合には、光吸収エネルギー
が最小値であるときの膜厚Ｔmin を求めてこれを表示し
（ＳＴ−９）、またネガ型である場合には最大値である
ときの膜厚Ｔmax を表示し（ＳＴ−１０）、これにより
光強度シミュレーションを終了する。
【００４５】なお、Ｓ１からＳ２までの範囲を広くし過
ぎると、１周期以上のデータとなってしまい、極値が多
数でてしまって最小値、最大値がそれぞれ多数でてしま
うことがあるが、その場合にはこれら値の全てを記憶し
表示するようにすればよい。
【００４６】（実施形態例３）次に、本発明における請
求項６記載の膜厚最適化装置について説明する。図８は
請求項４記載の膜厚最適化装置の一実施形態例を説明す
るためのブロック図であり、図８中符号３０は膜厚最適
化装置である。この膜厚最適化装置３０が図６に示した
膜厚最適化装置２０と異なるところは、より精度を上げ
るべく、前記膜厚最適化装置２０の構成に加え、光強度
シミュレーション装置２２でのシミュレーション結果か
ら現像シミュレーションを行う現像シミュレーション装
置３１と、この現像シミュレーション装置３１での現像
シミュレーションの結果から光反射材料膜とレジストと
の界面でのレジストの線幅を求める線幅測定装置３２と
を備えた点と、前記膜厚決定装置２３とは異なる膜厚決
定装置３３を備えた点である。
【００４７】現像シミュレーション装置３１は、光強度
シミュレーション装置２２と同様に前記シミュレーショ
ンプログラム（商品名；「ＰＲＯＬＩＴＥ ３Ｄ」を用
いたコンピュータ等からなっており、この例では光強度
シミュレーション装置２２と一体化されたものとなって
いる。
【００４８】また、線幅測定装置３２は、現像シミュレ
ーションの結果によって得られた離散化された数値デー
タから、目的の所の線幅を測定するものとなっている。
ここで、線幅の測定として具体的には、図２〜図５の各
（ｂ）図に示したレジストパターン（レジストプロファ
イル）から、レジストがポジ型である場合には該レジス
トの底（ボトム）の部分の幅を測定し、またレジストが
ネガ型である場合には該レジスト間のスペース部分の幅
を測定する。なお、このような測定は数値計算で行われ
る。すなわち、計算時のデータとして微少な枡目が代表
値として計算され、離散化されたデータが保存され。そ
して、各枡目のデータのうち、レジストが現像に至るま
でに達している枡目に単位を掛けることで、線幅が計算
されるのである。
【００４９】膜厚決定装置３３は、線幅測定装置３２で
求められた線幅の最大値と最小値との中間値を求め、こ
の中間値の線幅となる膜厚を光反射材料膜１２の最適膜
厚に決定するものであり、このような演算をなすプログ
ラムを有したコンピュータ等によって構成されている。
【００５０】このような構成の膜厚最適化装置３０の使
用方法に基づき、請求項７記載の膜厚最適化方法の一実
施形態例を図９のフロー図を用いて説明する。まず、図
７のフロー図で示した先の実施形態例と同様にして、光
強度シミュレーション装置２２に、ポジレジスト層１３
をパターニングするためのマスクデータおよび露光条件
（光の波長、ＮＡ、σ）を新規に入力するか、あるいは
予め用意してあるデータから前記データを選択入力し
（ＳＴ−１）、続いて、計算する基板の構造を光強度シ
ミュレーション装置２２に入力する（ＳＴ−２）。な
お、入力データについては図７のフロー図に示した例と
同一である。
【００５１】このようにして各数値を入力したら、光強
度シミュレーション装置２２によってまず膜厚ＴをＳ１
に設定し（ＳＴ−３）、この設定値を用いて光強度計算
を行う（ＳＴ−４）。続いて、この光強度計算結果を基
に、現像シミュレーション装置３１によって現像シミュ
レーションを行い、図２〜図５の各（ｂ）図に示したよ
うなレジストパターン（レジストプロファイル）を作成
する（ＳＴ−５）。次いで、現像シミュレーション装置
２２によって得られたレジストプロファイルすなわち離
散化された数値データから、線幅測定装置３２によって
目的箇所の線幅を測定し（ＳＴ−６）、このようにして
結果（線幅）を記憶する（ＳＴ−７）。そして、先のＳ
Ｔ−３で設定した膜厚Ｔが終値として設定したＳ２と異
なる場合には、設定値に増加値ｄＴを加えて（ＳＴ−
８）これを新たな設定値とし、再度光強度計算（ＳＴ−
４）、現像シミュレーション（ＳＴ−５）、線幅の測定
（ＳＴ−６）および記憶（ＳＴ−７）を行う。
【００５２】以下、膜厚Ｔが終値Ｓ２に一致するまでＳ
Ｔ−４、ＳＴ−５、ＳＴ−６、ＳＴ−７を繰り返し、一
致したら膜厚決定装置３３によってＳＴ−７で記憶した
線幅の中から線幅の最大値と最小値との中間値を求め、
この中間値の線幅となる膜厚を光反射材料膜１２の最適
膜厚に決定する（ＳＴ−９）。
【００５３】なお、本発明によって光反射材料膜の最適
な膜厚を決定することができるものの、この膜厚のウエ
ハ面内におけるバラツキについては、２０ｎｍ以下とす
るのが好ましい。また、光強度シミュレーションと現像
シミュレーションによって光学定数のバラツキの影響を
調べた結果、屈折率ｎはレンジで４％以下の場合に、定
在波ならびに現像後のレジストプロファイルが変化しな
いことが分かった。
【００５４】
【発明の効果】以上説明したように本発明の半導体装置
の製造方法は、光反射材料膜の膜厚を光強度シミュレー
ションあるいは現像シミュレーションによって最適化す
る方法であるから、所望するレジストパターン形状を安
定して形成することができ、しかもこの膜厚最適化を短
時間でしかも多大なコストをかけることなく行うことが
でき、これによって生産性の向上、および生産コストの
低減化を図ることができる。また、本発明の膜厚最適化
装置、および膜厚最適方法によれば、前記の半導体装置
の製造方法を容易にかつ確実に実現することができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の製造方法をＭＯＳ型トラ
ンジスタの製造に適用した場合の一例を示す要部側断面
図である。
【図２】光強度シミュレーションによるシミュレーショ
ン結果を示す図であり、（ａ−１）〜（ａ−３）は定在
波のシミュレーション結果を示す図、（ｂ−１）〜（ｂ
−３）はレジストパターンの現像シミュレーション結果
（レジストプロファイル）を示す図である。
【図３】光強度シミュレーションによるシミュレーショ
ン結果を示す図であり、（ａ−１）〜（ａ−３）は定在
波のシミュレーション結果を示す図、（ｂ−１）〜（ｂ
−３）はレジストパターンの現像シミュレーション結果
（レジストプロファイル）を示す図である。
【図４】光強度シミュレーションによるシミュレーショ
ン結果を示す図であり、（ａ−１）〜（ａ−３）は定在
波のシミュレーション結果を示す図、（ｂ−１）〜（ｂ
−３）はレジストパターンの現像シミュレーション結果
（レジストプロファイル）を示す図である。
【図５】光強度シミュレーションによるシミュレーショ
ン結果を示す図であり、（ａ−１）〜（ａ−３）は定在
波のシミュレーション結果を示す図、（ｂ−１）〜（ｂ
−３）はレジストパターンの現像シミュレーション結果
（レジストプロファイル）を示す図である。
【図６】本発明の膜厚最適化装置の一例を説明するため
のブロック図である。
【図７】図６に示した膜厚最適化装置による膜厚最適化
方法の一例を説明するためのフロー図である。
【図８】本発明の膜厚最適化装置の他の例を説明するた
めのブロック図である。
【図９】図８に示した膜厚最適化装置による膜厚最適化
方法の一例を説明するためのフロー図である。
【図１０】（ａ）、（ｂ）はレジスト層のパターニング
を説明するための図である。
【図１１】光強度シミュレーションによるシミュレーシ
ョン結果を示す図であり、（ａ−１）、（ｂ−１）は定
在波のシミュレーション結果を示す図、（ａ−２）、
（ｂ−２）はレジストパターンの現像シミュレーション
結果（レジストプロファイル）を示す図である。
【符号の説明】 １０…Ｓｉ基板、１１…ＳｉＯ2 膜、１２…Ｓｉ3 Ｎ4
膜（ＳｉＮ膜；光反射材料膜）、１３…ポジレジスト
層、１３ａ…レジストパターン、２０，３０…膜厚最適
化装置、２１…光学定数測定装置、２２…光強度シミュ
レーション装置、２３、３３…膜厚決定装置
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 21/30 ５０２Ｇ

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板の上に光反射材料膜を形成
    し、この光反射材料膜の上にポジレジストを塗布し、さ
    らにこのポジレジストからレジストパターンを作製し、
    得られたレジストパターンをマスクにして前記光反射材
    料膜をエッチングする半導体装置の製造方法において、 前記半導体基板、光反射材料膜、およびポジレジストの
    光学定数を測定して得られた光学定数を用い、あるいは
    これらの光学定数が既知の場合にはその光学定数を用
    い、さらに前記光反射材料膜の膜厚を複数変化させて光
    強度シミュレーションを行うことにより、該光反射材料
    膜と前記ポジレジストとの界面での光吸収エネルギーが
    最小となる光反射材料膜の膜厚を求め、この求めた膜厚
    に前記光反射材料膜の膜厚を設定することを特徴とする
    半導体装置の製造方法。
  2. 【請求項２】 半導体基板の上に光反射材料膜を形成
    し、この光反射材料膜の上にネガレジストを塗布し、さ
    らにこのネガレジストからレジストパターンを作製し、
    得られたレジストパターンをマスクにして前記光反射材
    料膜をエッチングする半導体装置の製造方法において、 前記半導体基板、光反射材料膜、およびネガレジストの
    光学定数を測定して得られた光学定数を用い、あるいは
    これらの光学定数が既知の場合にはその光学定数を用
    い、さらに前記光反射材料膜の膜厚を複数変化させて光
    強度シミュレーションを行うことにより、該光反射材料
    膜と前記ネガレジストとの界面での光吸収エネルギーが
    最大となる光反射材料膜の膜厚を求め、この求めた膜厚
    に前記光反射材料膜の膜厚を設定することを特徴とする
    半導体装置の製造方法。
  3. 【請求項３】 半導体基板の上に光反射材料膜を形成
    し、この光反射材料膜の上にレジストを塗布し、さらに
    このレジストからレジストパターンを作製し、得られた
    レジストパターンをマスクにして前記光反射材料膜をエ
    ッチングする半導体装置の製造方法において、 前記半導体基板、光反射材料膜、およびレジストの光学
    定数を測定して得られた測定値を用い、あるいはこれら
    の光学定数が既知の場合にはその光学定数を用い、さら
    に前記光反射材料膜の膜厚を複数変化させて光強度シミ
    ュレーションを行うとともに現像シミュレーションを行
    い、現像シミュレーション結果から該光反射材料膜と前
    記レジストとの界面でのレジストの線幅が最大になる場
    合と最小になる場合との中間になるように半透材料膜の
    膜厚を求め、この求めた膜厚に前記光反射材料膜の膜厚
    を設定することを特徴とする半導体装置の製造方法。
  4. 【請求項４】 半導体基板とこの半導体基板上の光反射
    材料膜と該光反射材料膜上に塗布するレジストとの光学
    定数をそれぞれ測定する光学定数測定装置と、 光学定数測定装置によって求められた光学定数を用い、
    光反射材料膜の膜厚を複数変化させて光強度シミュレー
    ションを行う光強度シミュレーション装置と、 光強度シミュレーション装置でのシミュレーション結果
    から光反射材料膜の最適な膜厚を求める膜厚決定装置と
    を備えてなることを特徴とする膜厚最適化装置。
  5. 【請求項５】 半導体基板とこの半導体基板上の光反射
    材料膜と該光反射材料膜上に塗布するレジストとの光学
    定数をそれぞれ測定し、 次に、得られた光学定数を用い、かつ光反射材料膜の膜
    厚を複数変化させて光強度シミュレーションを行い、 その後、シミュレーション結果から光反射材料膜の最適
    な膜厚を求めることを特徴とする膜厚最適化方法。
  6. 【請求項６】 半導体基板とこの半導体基板上の光反射
    材料膜と該光反射材料膜上に塗布するレジストとの光学
    定数をそれぞれ測定する光学定数測定装置と、 光学定数測定装置によって求められた光学定数を用い、
    光反射材料膜の膜厚を複数変化させて光強度シミュレー
    ションを行う光強度シミュレーション装置と、 光強度シミュレーション装置でのシミュレーション結果
    から現像シミュレーションを行う現像シミュレーション
    装置と、 現像シミュレーションの結果から光反射材料膜とレジス
    トとの界面でのレジストの線幅を求める線幅測定装置と
    を備えてなることを特徴とする膜厚最適化装置。
  7. 【請求項７】 半導体基板とこの半導体基板上の光反射
    材料膜と該光反射材料膜上に塗布するレジストとの光学
    定数をそれぞれ測定し、 次に、得られた光学定数を用い、かつ光反射材料膜の膜
    厚を複数変化させて光強度シミュレーションを行い、 次いで、シミュレーション結果を基に現像シミュレーシ
    ョンを行い、 その後、現像シミュレーションから光反射材料膜の最適
    な膜厚を求めることを特徴とする膜厚最適化方法。
JP9233521A 1997-08-29 1997-08-29 半導体装置の製造方法、膜厚最適化装置および膜厚最適化方法 Withdrawn JPH1174176A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP9233521A JPH1174176A (ja) 1997-08-29 1997-08-29 半導体装置の製造方法、膜厚最適化装置および膜厚最適化方法
US09/143,534 US6218313B1 (en) 1997-08-29 1998-08-28 Process for producing semiconductor device, apparatus for optimizing film thickness, and process for optimizing film thickness

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9233521A JPH1174176A (ja) 1997-08-29 1997-08-29 半導体装置の製造方法、膜厚最適化装置および膜厚最適化方法

Publications (1)

Publication Number Publication Date
JPH1174176A true JPH1174176A (ja) 1999-03-16

Family

ID=16956346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9233521A Withdrawn JPH1174176A (ja) 1997-08-29 1997-08-29 半導体装置の製造方法、膜厚最適化装置および膜厚最適化方法

Country Status (2)

Country Link
US (1) US6218313B1 (ja)
JP (1) JPH1174176A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6927016B2 (en) 2001-10-23 2005-08-09 Matsushita Electric Industrial Co., Ltd. Blank disc and direct stamper and its manufacturing method
KR20190042697A (ko) * 2016-08-30 2019-04-24 에이에스엠엘 네델란즈 비.브이. 패터닝 스택 최적화

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW495631B (en) * 1998-02-06 2002-07-21 Toshiba Corp Method and system for inspecting polycrystalline semiconductor film
JP3116949B2 (ja) * 1999-01-22 2000-12-11 日本電気株式会社 加工プロセス終了点実時間判定方法
WO2002063064A1 (fr) * 2001-02-07 2002-08-15 Asahi Glass Company, Limited Dispositif de projection et procede pour realiser un film de projection
JP2004228228A (ja) * 2003-01-21 2004-08-12 Toshiba Corp 形状シミュレーション方法、形状シミュレーションプログラム及びマスクパターン作成方法
US7913196B2 (en) * 2007-05-23 2011-03-22 United Microelectronics Corp. Method of verifying a layout pattern
CN104576428B (zh) * 2013-10-16 2017-10-24 上海华虹宏力半导体制造有限公司 膜厚度的检测方法
US11876023B2 (en) 2021-12-17 2024-01-16 International Business Machines Corporation Conformal film thickness determination using angled geometric features and vertices tracking

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4203799A (en) * 1975-05-30 1980-05-20 Hitachi, Ltd. Method for monitoring thickness of epitaxial growth layer on substrate
US5450205A (en) * 1993-05-28 1995-09-12 Massachusetts Institute Of Technology Apparatus and method for real-time measurement of thin film layer thickness and changes thereof
US5564830A (en) * 1993-06-03 1996-10-15 Fraunhofer Gesellschaft Zur Forderung Der Angewandten Forschung E.V. Method and arrangement for determining the layer-thickness and the substrate temperature during coating
US5910021A (en) * 1994-07-04 1999-06-08 Yamaha Corporation Manufacture of semiconductor device with fine pattens
JPH08139416A (ja) * 1994-11-14 1996-05-31 Sony Corp 化合物半導体層の臨界膜厚の求め方およびそれを用いた光半導体装置の製造方法
US5759746A (en) * 1996-05-24 1998-06-02 Kabushiki Kaisha Toshiba Fabrication process using a thin resist

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6927016B2 (en) 2001-10-23 2005-08-09 Matsushita Electric Industrial Co., Ltd. Blank disc and direct stamper and its manufacturing method
KR20190042697A (ko) * 2016-08-30 2019-04-24 에이에스엠엘 네델란즈 비.브이. 패터닝 스택 최적화
JP2019533202A (ja) * 2016-08-30 2019-11-14 エーエスエムエル ネザーランズ ビー．ブイ． パターニングスタック最適化

Also Published As

Publication number Publication date
US6218313B1 (en) 2001-04-17

Similar Documents

Publication Publication Date Title
US6868355B2 (en) Automatic calibration of a masking process simulator
JPH1174176A (ja) 半導体装置の製造方法、膜厚最適化装置および膜厚最適化方法
JP3325465B2 (ja) 形状シミュレーション方法
JP2003057801A (ja) マスクデータの補正方法、その装置、およびフォトマスク製造方法
TWI278924B (en) System and method for active control of spacer deposition
JP3984116B2 (ja) フォトマスクの製造方法
JP2007189065A (ja) 露光方法及び半導体装置の製造方法
TWI263113B (en) Critical pattern extracting method, critical pattern extracting program, and method of manufacturing semiconductor device
JP4456313B2 (ja) フォトレジストベーキングプロセスを制御するための方法および装置
JPH09218500A (ja) レジストパターンの作製方法
US20070182941A1 (en) Projection exposure mask acceptance decision system, projection exposure mask acceptance decision method, method for manufacturing semiconductor device, and computer program product
JPH10256149A (ja) レジストパターンの形成方法
JP3013393B2 (ja) フォトレジスト塗布手段
JP3061018B2 (ja) 露光シミュレーション方法
US7634389B2 (en) Reflectivity optimization for multilayer stacks
JPH10207036A (ja) 位相差測定用パターンおよび位相シフトマスクの製造方法
JP2000077292A (ja) レジストパターンの形成方法
JP3021549B2 (ja) レジストパターン形成方法
JPH11307426A (ja) マスクパターンの補正方法と補正システム、及びこれらを用いた露光用マスクと半導体装置
JP2001044096A (ja) 臨界寸法を制御する方法と装置
JP2002311563A (ja) 補正テーブルの作成装置及び作成方法、補正テーブル用マスクパターンの作成装置及び作成方法、微細加工用マスクパターンの作成装置及び作成方法、並びに微細加工パターンの形成方法
Zeng et al. How to improve intra-field CDU of contact hole patterns in both XY directions with CDC technology
CN114253090B (zh) 一种光刻图形的优化方法及装置
JP2802177B2 (ja) フォトレジスト表面の溶解速度の測定方法
JPH04239116A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050621

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20050818