JP2007189065A - 露光方法及び半導体装置の製造方法 - Google Patents

露光方法及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2007189065A
JP2007189065A JP2006006037A JP2006006037A JP2007189065A JP 2007189065 A JP2007189065 A JP 2007189065A JP 2006006037 A JP2006006037 A JP 2006006037A JP 2006006037 A JP2006006037 A JP 2006006037A JP 2007189065 A JP2007189065 A JP 2007189065A
Authority
JP
Japan
Prior art keywords
resist
line width
exposure
mask
exposure amount
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006006037A
Other languages
English (en)
Inventor
Shuki Yamada
周輝 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006006037A priority Critical patent/JP2007189065A/ja
Priority to US11/652,513 priority patent/US7785755B2/en
Publication of JP2007189065A publication Critical patent/JP2007189065A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70216Mask projection systems
    • G03F7/70358Scanning exposure, i.e. relative movement of patterned beam and workpiece during imaging
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/7055Exposure light control in all parts of the microlithographic apparatus, e.g. pulse length control or light interruption
    • G03F7/70558Dose control, i.e. achievement of a desired dose
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605Workpiece metrology
    • G03F7/70616Monitoring the printed patterns
    • G03F7/70625Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

【課題】 線幅が一定のレジストパターンを形成可能な露光方法を提供する。
【解決手段】 マスクパターンの像を第1レジスト膜上にそれぞれ異なる露光量を用いてスキャン投影し、複数のテストレジストパターンを形成するステップS102、スキャン方向におけるマスクパターンのマスク線幅を位置の座標と共に計測するステップS104、スキャン方向における複数のテストレジストパターンのそれぞれのレジスト線幅を、位置の座標に対応する投影位置で計測するステップS105、マスク線幅、レジスト線幅、及び露光量の関係を位置の座標と共に取得するステップS106、及び、関係に基づいて、スキャン方向においてレジスト線幅が一定となるよう、位置の座標に応じて露光量を変動させながらマスクパターンの像を第2レジスト膜上にスキャン投影するステップS110を含む。
【選択図】 図13

Description

本発明は露光装置の光学補正技術に係り、特に露光方法及び半導体装置の製造方法に関する。
フォトマスク上のマスクパターンの像をレジスト膜上に投影する方法としては、一括投影法とスキャン投影法がある。一括投影法は、マスクパターン全体を光で照射することにより、レジスト膜にレジストパターンの潜像を一括して形成する方法である。これに対しスキャン投影法は、フォトマスクとレジスト膜を塗布された半導体基板の両方を同時にスキャンしながらマスクパターンの像をレジスト膜上に投影し、レジストパターンの潜像を形成する方法である。近年、半導体装置の微細化が進むにつれて、一様なコントラストが得られるスキャン投影法が半導体装置の製造工程に多く採用されている。ここで、スキャン投影法を採用した半導体装置の動作不良に起因するレジストパターンの形状誤差を補正する方法は提案されていた(例えば、特許文献1参照。)。しかし、マスクパターンが製造誤差を有する場合に、線幅が一定のレジストパターンを形成するための補正方法はなかった。
特開2001-244172号公報
本発明は、線幅が一定のレジストパターンを形成可能な露光方法及び半導体装置の製造方法を提供することを目的とする。
本発明の態様によれば、マスクパターンの像を第1レジスト膜上にそれぞれ異なる露光量を用いてスキャン投影し、複数のテストレジストパターンを形成するステップと、スキャン方向におけるマスクパターンのマスク線幅を位置の座標と共に計測するステップと、スキャン方向における複数のテストレジストパターンのそれぞれのレジスト線幅を、位置の座標に対応する投影位置で計測するステップと、マスク線幅、レジスト線幅、及び露光量の関係を位置の座標と共に取得するステップと、関係に基づいて、スキャン方向においてレジスト線幅が一定となるよう、位置の座標に応じて露光量を変動させながらマスクパターンの像を第2レジスト膜上にスキャン投影するステップとを含む露光方法が提供される。
本発明のその他の態様によれば、第1半導体基板上に第1レジスト膜を形成するステップと、マスクパターンの像を第1レジスト膜上にそれぞれ異なる露光量を用いてスキャン投影し、複数のテストレジストパターンを第1半導体基板上に形成するステップと、スキャン方向におけるマスクパターンのマスク線幅を位置の座標と共に計測するステップと、スキャン方向における複数のテストレジストパターンのそれぞれのレジスト線幅を、位置の座標に対応する投影位置で計測するステップと、マスク線幅、レジスト線幅、及び露光量の関係を位置の座標と共に取得するステップと、第2半導体基板上に第2レジスト膜を形成するステップと、関係に基づいて、スキャン方向においてレジスト線幅が一定となるよう、位置の座標に応じて露光量を変動させながらマスクパターンの像を第2レジスト膜上にスキャン投影し、製造用レジストパターンを第2半導体基板上に形成するステップとを含む半導体装置の製造方法が提供される。
本発明によれば、線幅が一定のレジストパターンを形成可能な露光方法及び半導体装置の製造方法を提供することができる。
次に図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。なお以下の示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は構成部品の配置等を下記のものに特定するものではない。この発明の技術的思想は、特許請求の範囲において種々の変更を加えることができる。
実施の形態に係る露光システムは、図1に示すように、マスクパターンの像を第1レジスト膜上にそれぞれ異なる露光量を用いてスキャン投影し、複数のテストレジストパターンを形成する露光装置3、スキャン方向におけるマスクパターンのマスク線幅を位置の座標と共に計測し、さらにスキャン方向における複数のテストレジストパターンのそれぞれのレジスト線幅を位置の座標に対応する投影位置で計測する計測装置332、及び中央演算処理装置(CPU)300を有する。CPU300は関係取得モジュール121及び露光装置制御モジュール253を有する。関係取得モジュール121はマスク線幅、レジスト線幅、及び露光量の関係を位置の座標と共に取得する。露光装置制御モジュール253は、関係に基づいて、スキャン方向においてレジスト線幅が一定となるよう、位置の座標に応じて露光量を変動させながらマスクパターンの像を第2レジスト膜上にスキャン投影することを露光装置3に指示する。
露光装置3は、図2に示すように、照明光源41、照明光源41の下部に配置される開口絞りホルダ58、照明光源41より照射された光を偏光にする偏光子59、照明光を集光する集光光学系43、集光光学系43の下部に配置されるスリットホルダ54、スリットホルダ54の下部に配置されるレチクルステージ15、レチクルステージ15の下部に配置される投影光学系42、及び投影光学系42の下部に配置されるウェハステージ32を備える。
レチクルステージ15は、レチクル用XYステージ81、レチクル用XYステージ81上部に配置されたレチクル用可動軸83a, 83b、レチクル用可動軸83a, 83bのそれぞれでレチクル用XYステージ81に接続されるレチクル用Z傾斜ステージ82を備える。レチクルステージ15にはレチクルステージ駆動部97が接続される。レチクルステージ駆動部97はレチクル用XYステージ81を水平方向に走査する。またレチクル用可動軸83a, 83bのそれぞれを垂直方向に駆動する。よって、レチクル用Z傾斜ステージ82はレチクル用XYステージ81によって水平方向に位置決めされ、かつレチクル用可動軸83a, 83bのそれぞれにより水平面に対して傾斜をつけて配置することができる。レチクル用Z傾斜ステージ82端部にはレチクル用移動鏡98が配置される。レチクル用Z傾斜ステージ82の配置位置はレチクル用移動鏡98に対向して配置されたレチクル用レーザ干渉計99で計測される。
ウェハステージ32は、ウェハ用XYステージ91、ウェハ用XYステージ91上部に配置されたウェハ用可動軸93a, 93b、ウェハ用可動軸93a, 93bのそれぞれでウェハ用XYステージ91に接続されるウェハ用Z傾斜ステージ92を備える。ウェハステージ32にはウェハステージ駆動部94が接続される。ウェハステージ駆動部94はウェハ用XYステージ91を水平方向に走査する。またウェハ用可動軸93a, 93bのそれぞれを垂直方向に駆動する。よって、ウェハ用Z傾斜ステージ92はウェハ用XYステージ91によって水平方向に位置決めされ、かつウェハ用可動軸93a, 93bのそれぞれにより水平面に対して傾斜をつけて配置することができる。ウェハ用Z傾斜ステージ92端部にはウェハ用移動鏡96が配置される。ウェハ用Z傾斜ステージ92の配置位置はウェハ用移動鏡96に対向して配置されたウェハ用レーザ干渉計95で計測される。
レチクルステージ15上には、図3に一例を示すフォトマスクが配置される。フォトマスクは周囲を遮光領域17に囲まれたデバイスパターン領域57を有する。デバイスパターン領域57には、例えば図4に示すように、複数のマスクパターン66a, 66b, 66c, 66d, 66e, 66fがストライプ状に設けられている。フォトマスクは、複数のマスクパターン66a〜66fのそれぞれの長手方向が、スキャン投影時のスキャン方向と一致するようにレチクルステージ15上に配置される。複数のマスクパターン66a〜66fのそれぞれは、例えば半導体装置の短冊状の配線パターンに対応する形状を有していてもよい。あるいは複数のマスクパターン66a〜66fのそれぞれは、半導体装置の配線層におけるコンタクトの形状に対応する形状を有していてもよい。図2に示す照明光源41より照射された光は複数のマスクパターン66a〜66fを透過し、ウェハステージ32上に配置されるシリコン(Si)基板等の第1半導体基板に塗布された第1レジスト膜に到達する。マスクパターン66aは設計上は矩形であるが、フォトマスクの製造誤差等により、図5に示すように中央付近がくびれている場合がある。他のマスクパターン66b〜66fについても同様である。図3に示すアライメントマーク26a, 26b, 26cは、フォトマスクを図2に示す露光装置3のレチクルステージ15に配置する際の位置あわせに用いられる。以下においては、マスクパターン66aを用いる場合を説明する。
図1に示す計測装置332は、図6に示すように、スキャン方向におけるフォトマスク上のマスクパターン66aのエッジの位置の第1座標P1、第2座標P2、第3座標P3、第4座標P4、第5座標P5、…、第n座標Pnを規定する。ここでnは自然数である。さらに計測装置332は、図7に示すように、第1座標P1におけるマスクパターン66aのマスク線幅の実測値MW1、第2座標P2におけるマスクパターン66aのマスク線幅の実測値MW2、第3座標P3におけるマスクパターン66aのマスク線幅の実測値MW3、第4座標P4におけるマスクパターン66aのマスク線幅の実測値MW4、第5座標P5におけるマスクパターン66aのマスク線幅の実測値MW5、及び第n座標Pnにおけるマスクパターン66aのマスク線幅の実測値MWnを計測する。計測装置332には原子間力顕微鏡(AFM)や走査型電子顕微鏡(SEM)等が使用可能である。
また計測装置332は、マスクパターン66aの像を露光装置3で第1レジスト膜上にiを自然数として第iの試験値の露光量でスキャン投影して形成されるテストレジストパターンのレジスト線幅の第iの実測値RWi1, RWi2, RWi3, RWi4, RWi5, …, RWinを計測する。レジスト線幅の第iの実測値RWi1, RWi2, RWi3, RWi4, RWi5, …, RWinのそれぞれは、第1乃至第n座標P1〜Pnに対応する投影位置で計測される。設計上は矩形であるマスクパターン66aが図7に示すようにくびれている場合、マスク線幅の実測値MW1〜MWnをプロットすると、図8に示すようにマスク線幅の実測値MWnはスキャン方向に従って狭くなり、再度太くなる。したがって、第1の試験値の露光量でマスクパターン66aの像を投影して形成されるテストレジストパターンのレジスト線幅の第1の実測値RW1nも、スキャン方向に従って狭くなり、再度太くなる。そのため、設計上は矩形であるテストレジストパターンのレジスト線幅の設計値RWDに対して、第1の実測値RW1nは誤差を有する。第2乃至第iの実測値RW2n〜RWinについても同様である。また第1レジスト膜がネガ型のレジストからなる場合、図9に示すように露光量が大きくなるにつれてレジスト線幅も太くなる。したがって、図10に示すように、第1の試験値の露光量よりも大きい第2の試験値の露光量で形成されるテストレジストパターンのレジスト線幅の第2の実測値RW2nは、第1の試験値の露光量でのレジスト線幅の第1の実測値RW1nよりも全体的に太くなる。同様に、第2の試験値の露光量よりも大きい第3の試験値の露光量で形成されるテストレジストパターンのレジスト線幅の第3の実測値RW3nは、第2の試験値の露光量でのレジスト線幅の第2の実測値RW2nよりも全体的に太くなる。以下同様に、第(i-1)の試験値の露光量よりも大きい第iの試験値の露光量で形成されるテストレジストパターンのレジスト線幅の第iの実測値RWinは、第(i-1)の試験値の露光量でのレジスト線幅の第(i-1)の実測値RW(i-1)nよりも全体的に太くなる。なお、レジスト線幅の第iの実測値RWi1, RWi2, RWi3, RWi4, RWi5, …, RWinのそれぞれは、複数回計測したレジスト線幅の実測値の平均値を採用してもよい。平均値を採用することによって、精度の向上を図ることが可能となる。
図1に示す関係取得モジュール121は、第1座標P1における実測値MW1のマスク線幅を有するマスクパターン66aの像を投影した場合の、露光量の第1乃至第iの試験値とレジスト線幅の第1乃至第iの実測値RW11, RW21, RW31, RW41, RW51, …, RWi1との第1の関係を取得する。具体的には関係取得モジュール121は、第1乃至第iの試験値と第1乃至第iの実測値RW11〜RWi1に基づいて、最小自乗法等により露光量及びレジスト線幅を変数とする第1の近似関数を第1の関係として算出する。また関係取得モジュール121は、第2座標P2における実測値MW2のマスク線幅を有するマスクパターン66aの像を投影した場合の、露光量の第1乃至第iの試験値とレジスト線幅の第1乃至第iの実測値RW12, RW22, RW32, RW42, RW52, …, RWi2との第2の関係を取得する。具体的には関係取得モジュール121は、第1乃至第iの試験値と第1乃至第iの実測値RW12〜RWi2に基づいて、最小自乗法等により露光量及びレジスト線幅を変数とする第2の近似関数を第2の関係として算出する。
さらに関係取得モジュール121は、第3座標P3における実測値MW3のマスク線幅を有するマスクパターン66aの像を投影した場合の、露光量の第1乃至第iの試験値とレジスト線幅の第1乃至第iの実測値RW13, RW23, RW33, RW43, RW53, …, RWi3との第3の関係を取得する。具体的には関係取得モジュール121は、第1乃至第iの試験値と第1乃至第iの実測値RW13〜RWi3に基づいて、最小自乗法等により露光量及びレジスト線幅を変数とする第3の近似関数を第3の関係として算出する。以下同様に関係取得モジュール121は、第n座標Pnにおける実測値MWnのマスク線幅を有するマスクパターン66aの像を投影した場合の、露光量の第1乃至第iの試験値とレジスト線幅の第1乃至第iの実測値RW1n, RW2n, RW3n, RW4n, RW5n, …, RWinとの第nの関係を取得する。具体的には関係取得モジュール121は、第1乃至第iの試験値と第1乃至第iの実測値RW1n〜RWinに基づいて、最小自乗法等により露光量及びレジスト線幅を変数とする第nの近似関数を第nの関係として算出する。
CPU300は、露光量算出モジュール122及び制御関数算出モジュール123をさらに有する。露光量算出モジュール122は、第1の関係に基づいて、第1座標P1における実測値MW1のマスク線幅を有するマスクパターン66aで設計値RWDのレジスト線幅を有するテストレジストパターンを形成するための露光量の第1算出値V1を算出する。例えば第1の近似関数のレジスト線幅の変数に設計値RWDを代入して露光量の第1算出値V1を算出する。また露光量算出モジュール122は、第2の関係に基づいて、第2座標P2における実測値MW2のマスク線幅を有するマスクパターン66aで設計値RWDのレジスト線幅を有するテストレジストパターンを形成するための露光量の第2算出値V2を算出する。例えば第2の近似関数のレジスト線幅の変数に設計値RWDを代入して露光量の第2算出値V2を算出する。さらに露光量算出モジュール122は、第3の関係に基づいて、第3座標P3における実測値MW3のマスク線幅を有するマスクパターン66aで設計値RWDを有するテストレジストパターンを形成するための露光量の第3算出値V3を算出する。例えば第3の近似関数のレジスト線幅の変数に設計値RWDを代入して露光量の第3算出値V3を算出する。以下同様に露光量算出モジュール122は、第nの関係に基づいて、第n座標Pnにおける実測値MWnのマスク線幅を有するマスクパターン66aで設計値RWDを有するテストレジストパターンを形成するための露光量の第n算出値Vnを算出する。例えば第nの近似関数のレジスト線幅の変数に設計値RWDを代入して露光量の第n算出値Vnを算出する。
制御関数算出モジュール123は、フォトマスク上の位置の第1乃至第n座標P1〜Pnと、露光量の第1乃至第n算出値V1〜Vnとの関係に基づいて、最小自乗法等によりフォトマスク上の位置及び露光量を変数とする図11に示す制御関数を算出する。図8に示すようにマスクパターン66aのくびれ付近でマスク線幅が狭くなる部分は、マスク線幅が太い部分よりも強い露光量が図11に示す制御関数より設定される。図1に示す露光装置制御モジュール253は、制御関数に基づき、フォトマスク上の位置に応じて図2に示す照明光源41から照射される光の露光量を変動させながら、フォトマスクのマスクパターンの像をウェハステージ32上に配置される第2半導体基板上の第2レジスト膜上にスキャン投影するよう、露光装置3の露光環境を設定する。例えば、露光装置制御モジュール253は図4に示したレチクルステージ駆動部97、ウェハステージ駆動部94を駆動させる信号を露光装置3に与え、レチクルステージ15及びウェハステージ32を移動させる。また露光装置制御モジュール253は、レチクルステージ15及びウェハステージ32のそれぞれの配置位置、スキャン方向、走査速度等をレチクル用レーザ干渉計99及びウェハ用レーザ干渉計95で監視する。さらに露光装置制御モジュール253は、フォトマスク上の光が照射される位置に応じて照明光源41から照射させる光の露光量を変動させる。マスクパターン66aのマスク線幅に応じて露光量を変動させることにより、図12に示すように線幅が一定の製造用レジストパターンが第2半導体基板上に形成される。
図1に示すCPU300には、塗布装置2、加熱装置5、現像装置4がさらに接続されている。塗布装置2は半導体基板上に反射防止膜や、第1レジスト膜、及び第2レジスト膜等のフォトレジストを塗布するための装置である。塗布装置2にはスピンコータ等が使用可能である。加熱装置5は、露光装置3で露光された半導体基板上の第1レジスト膜或いは第2レジスト膜を露光後加熱(PEB:Post Expousure Bake)処理するための装置である。加熱装置5には、加熱温度及び加熱時間等の加熱条件を管理可能な装置が使用可能である。現像装置4は現像液を用いて第1レジスト膜或いは第2レジスト膜を現像可能な装置である。現像装置4には、現像液濃度、温度、及び現像時間等の現像条件を管理可能な装置が使用可能である。
CPU300にはデータ記憶装置335が接続されている。データ記憶装置335は、製品情報記憶モジュール340、工程情報記憶モジュール339、近似関数記憶モジュール338、算出値記憶モジュール341、及び制御関数記憶モジュール342を有する。製品情報記憶モジュール340は、フォトマスクを用いて製造される半導体集積回路の製造レシピを保存する。「製造レシピ」とは、半導体集積回路の製造に用いられる第1及び第2半導体基板、反射防止膜及び第1及び第2レジスト膜等の材料の薬液の種類、薬液の塗布条件、露光工程における開口数(NA)、コヒーレンスファクタσ、及び輪帯遮蔽率等の露光条件、PEB処理における加熱条件、現像工程において用いられる現像液の種類、濃度、現像時間等の情報からなるデータファイルである。工程情報記憶モジュール339は、第1乃至第n座標P1〜Pnのそれぞれにおけるマスク線幅の実測値MW1〜MWn、及び第1乃至第iの試験値の露光量でそれぞれ形成されたレジスト線幅の第1乃至第iの実測値RWi1〜RWinを保存する。近似関数記憶モジュール338は、関係取得モジュール121が算出した第1乃至第nの近似関数を保存する。算出値記憶モジュール341は、露光量算出モジュール122が算出したフォトマスク上の位置の第1乃至第n座標P1〜Pnのそれぞれにおける露光量の第1乃至第n算出値V1〜Vnを保存する。制御関数記憶モジュール342は、制御関数算出モジュール123が算出した制御関数を保存する。
CPU300はさらに計測装置制御モジュール323、塗布装置制御モジュール252、加熱装置制御モジュール255、及び現像装置制御モジュール254を有する。計測装置制御モジュール323は、計測装置332のスキャン速度、解像度、及び観察倍率等を設定する。塗布装置制御モジュール252は、製品情報記憶モジュール340に保存されている製造レシピに従って薬液タンク等から塗布装置2に供給する反射防止剤やレジスト液の種類を選択し、スピンコータである塗布装置2の回転加速度、回転速度、及び回転時間等を設定する。加熱装置制御モジュール255は製品情報記憶モジュール340に保存されている製造レシピに従って加熱装置5の加熱条件を設定する。現像装置制御モジュール254は製品情報記憶モジュール340に保存されている製造レシピに従って現像装置4の現像条件を設定する。
図1に示すCPU300には、さらに入力装置312、出力装置313、プログラム記憶装置330、及び一時記憶装置331が接続される。入力装置312としては、キーボード、マウス等が使用可能である。出力装置313としては液晶表示装置(LCD)、発光ダイオード(LED)等によるモニタ画面等が使用可能である。プログラム記憶装置330は、CPU300に接続された装置間のデータ送受信等をCPU300に実行させるためのプログラムを保存している。一時記憶装置331は、CPU300の演算過程でのデータを一時的に保存する。
次に、実施の形態に係る露光システムを用いた露光方法を含む半導体装置の製造方法を、図13に示すフローチャートを用いて説明する。なお、図1に示したCPU300による演算結果は、一時記憶装置331に逐次格納される。
(a) ステップS100で塗布装置2は、製品情報記憶モジュール340に保存されている反射防止膜及びレジストの種類、スピン速度、温度、及びレジスト吐出量等の塗布条件に従って、第1半導体基板上に一例として膜厚設計値60nmの反射防止膜をスピン塗布し、更に反射防止膜上に膜厚設計値300nmの化学増幅型ネガレジストである第1レジスト膜をスピン塗布する。ステップS101で、図2に示す露光装置3のレチクルステージ15に図3に示すフォトマスクを配置する。さらに、ウェハステージ32に第1レジスト膜を塗布した第1半導体基板を配置する。その後図1に示す露光装置制御モジュール253は、製品情報記憶モジュール340から製造レシピを読み出し、製造レシピに従って露光装置3の開口数(NA)、コヒーレンスファクタσ、及び輪帯遮蔽率等の露光環境を設定する。
(b) ステップS102で露光装置3は、第1の試験値の露光量でマスクパターン66aの像を第1レジスト膜上の第1の投影領域にスキャン投影する。次に露光装置3は、第2の試験値の露光量でマスクパターン66aの像を第1レジスト膜上の第2の投影領域にスキャン投影する。以下同様に露光装置3は、第iの試験値の露光量でマスクパターン66aの像を第1レジスト膜上の第iの投影領域にスキャン投影する。ステップS103で第1半導体基板は露光装置3から加熱装置5に搬送される。加熱装置5は、製品情報記憶モジュール340に保存されている製造レシピの加熱条件に従って、第1レジスト膜を加熱処理する。その後、現像装置4は製品情報記憶モジュール340に保存されている製造レシピの現像条件に従って、第1レジスト膜を現像処理し、第1乃至第iの試験値の露光量にそれぞれ対応する複数のテストレジストパターンを形成させる。
(c) ステップS104で計測装置332は、図6に示すように、マスクパターン66aに沿ってスキャン方向におけるフォトマスク上の位置の第1乃至第n座標P1〜Pnを規定する。次に計測装置332は、図7に示すように、第1乃至第n座標P1〜Pnにおけるマスクパターン66aのマスク線幅の実測値MW1〜MWnをそれぞれ計測する。計測装置332は、計測したマスク線幅の実測値MW1〜MWnを第1乃至第n座標P1〜Pnと共に工程情報記憶モジュール339に保存する。
(d) ステップS105で計測装置332は、第1の試験値の露光量で形成されたテストレジストパターンのスキャン方向におけるレジスト線幅の第1の実測値RW11, RW12, RW13, RW14, RW15, …, RW1nを計測する。また計測装置332は、第2の試験値の露光量で形成されたテストレジストパターンのスキャン方向におけるレジスト線幅の第2の実測値RW21, RW22, RW23, RW24, RW25, …, RW2nを計測する。以下同様に計測装置332は、第iの試験値の露光量で形成されたテストレジストパターンのスキャン方向におけるレジスト線幅の第iの実測値RWi1, RWi2, RWi3, RWi4, RWi5, …, RWinを計測する。計測装置332は、計測したレジスト線幅の第1乃至第iの実測値RWi1〜RWinを露光量の試験値と共に工程情報記憶モジュール339に保存する。
(e) ステップS106で関係取得モジュール121は、第1座標P1における実測値MW1を有するマスクパターン66aの像を第1乃至第iの試験値の露光量でそれぞれ投影した場合のレジスト線幅の第1乃至第iの実測値RW11〜RWi1を工程情報記憶モジュール339から読み出す。次に関係取得モジュール121は、露光量の第1乃至第iの試験値とレジスト線幅の第1乃至第iの実測値RW11〜RWi1とに基づいて、最小自乗法等により露光量及びレジスト線幅を変数とする第1の近似関数を算出する。また関係取得モジュール121は、第2座標P2における実測値MW2を有するマスクパターン66aの像を第1乃至第iの試験値の露光量でそれぞれ投影した場合のレジスト線幅の第1乃至第iの実測値RW12〜RWi2から、第2の近似関数を算出する。以下同様に関係取得モジュール121は、第n座標Pnにおける実測値MWnを有するマスクパターン66aの像を第1乃至第iの試験値の露光量でそれぞれ投影した場合のレジスト線幅の第1乃至第iの実測値RW1n〜RWinから、第nの近似関数を算出する。関係取得モジュール121は、算出した第nの近似関数を近似関数記憶モジュール338に保存する。
(f) ステップS107で露光量算出モジュール122は、近似関数記憶モジュール338から第1の近似関数を読み出す。また露光量算出モジュール122は、製品情報記憶モジュール340から設計上矩形であるテストレジストパターンのレジスト線幅の設計値RWDを読み出す。次に露光量算出モジュール122は第1の近似関数のレジスト線幅の変数に設計値RWDを代入し、実測値MW1のマスク線幅を有するマスクパターン66aで設計値RWDのレジスト線幅を有するテストレジストパターンを形成するための露光量の第1算出値V1を算出する。また露光量算出モジュール122は第2の近似関数のレジスト線幅の変数に設計値RWDを代入し、実測値MW2のマスクパターン66aで設計値RWDのテストレジストパターンを形成するための露光量の第2算出値V2を算出する。以下同様に露光量算出モジュール122は第nの近似関数のレジスト線幅の変数に設計値RWDを代入し、第n座標における実測値MWnのマスクパターン66aで設計値RWDのテストレジストパターンを形成するための露光量の第n算出値Vnを算出する。露光量算出モジュール122は、第n座標における第n算出値Vnを算出値記憶モジュール341に保存する。
(g) ステップS108で制御関数算出モジュール123は、フォトマスク上の位置の第1乃至第n座標P1〜Pnと、露光量の第1乃至第n算出値V1〜Vnとを算出値記憶モジュール341から読み出す。次に制御関数算出モジュール123は第1乃至第n座標P1〜Pn及び第1乃至第n算出値V1〜Vnに基づいて、最小自乗法等によりフォトマスク上の位置及び露光量を変数とする図11に示す制御関数を算出する。制御関数算出モジュール123は、制御関数を制御関数記憶モジュール342に保存する。ステップS109で表面にゲート酸化膜及び多結晶シリコン膜が形成された第2半導体基板を用意する。次に塗布装置2は、製品情報記憶モジュール340に保存されてい使用反射防止膜及び使用レジストの種類、スピン速度、温度、レジスト吐出量等の塗布条件に従って、第2半導体基板上に反射防止膜をスピン塗布し、更に反射防止膜上に膜厚設計値300nmの化学増幅型ネガレジストである第2レジスト膜をスピン塗布する。
(h) ステップS110で第2レジスト膜を塗布された第2半導体基板をウェハステージ32上に配置する。次に図1に示す露光装置制御モジュール253は、制御関数記憶モジュール342から制御関数を読み出す。その後露光装置制御モジュール253は、制御関数に従って、フォトマスク上の位置に応じて図2に示す照明光源41から照射される光の露光量を変動させながら、マスクパターン66aの像を第2レジスト膜上にスキャン投影するよう、露光装置3の露光環境を設定する。露光装置3はマスク線幅に応じて露光量を変動させながらマスクパターン66aの像を第2レジスト膜上にスキャン投影する。露光量を変動させる方法としては、走査速度を変化させる、あるいはスリットホルダ54に配置されるスリットの開口を変化させる等がある。
(i) ステップS111で第2半導体基板は露光装置3から加熱装置5に搬送される。加熱装置5は、製品情報記憶モジュール340に保存されている製造レシピの加熱条件に従って、第2レジスト膜を加熱処理する。その後、現像装置4は製品情報記憶モジュール340に保存されている製造レシピの現像条件に従って、第2レジスト膜を現像処理し、製造用レジストパターンを形成させる。ステップS112で、製造用レジストパターンの開口部から表出する多結晶シリコン膜を異方性エッチング法により選択的除去し、ゲート電極を第2半導体基板上に形成させる。さらに不純物イオンを半導体基板に注入後、熱処理することによりソース領域及びドレイン領域を形成させる。その後、多層配線層を半導体基板上に形成させ、半導体装置が完成する。
以上、図1及び図13に示した露光システム及び半導体装置の製造方法によれば、図5に示すように設計上矩形であるマスクパターン66aの形状が歪んでいた場合でも、スキャン投影時における露光量をマスクパターン66aのマスク線幅の実測値に応じて変動させることによって、線幅が一定の製造用レジストパターンを形成することが可能となる。製造用レジストパターンの線幅の変動をもたらす要因としては、光近接効果やPEB時のベークムラ等複数存在する。しかし、マスクパターン66aの形状誤差は製造用レジストパターンの線幅の変動に与える影響が大きい。そのため、例えば線幅の設計値が150nmである製造用レジストパターンを従来の方法で形成すると、形成される製造用レジストパターンの線幅誤差が±19.5nmであったのに対し、実施の形態に係る露光システム及び半導体装置の製造方法を採用すれば、形成される製造用レジストパターンの線幅誤差を±15nm以下に抑制することも可能となる。
(その他の実施の形態)
上記のように、本発明を実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。例えば実施の形態においては、関係取得モジュール121は第n座標Pnにおける実測値MWnを有するマスクパターン66aの像を第1乃至第iの試験値の露光量でそれぞれ投影した場合のレジスト線幅の第1乃至第iの実測値RW1n〜RWinから、第nの近似関数を第nの関係として算出すると説明した。これに対し、関係取得モジュール121は、露光量の第1乃至第iの試験値と、レジスト線幅の第1乃至第iの実測値RW1n〜RWinとの関係を記録したワークシートを第nの関係として作成してもよい。この場合露光量算出モジュール122は、ワークシートから設計値RWDのレジスト線幅を有するテストレジストパターンを形成するために最も適する露光量を抽出すればよい。また実施の形態においては、テストレジストパターンの形成に用いたフォトマスクで製造用レジストパターンを形成する例を示した。しかし、フォトマスクは必ずしも同一である必要はなく、同一製品群を製造するために用いられる異なるフォトマスクを製造用レジストパターンを形成する時に用いてもよい。以上示したように、この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。したがって、本発明の技術的範囲は上記の説明からは妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
本発明の実施の形態に係る露光システムを示すブロック図である。 本発明の実施の形態に係る露光装置を示す模式図である。 本発明の実施の形態に係るフォトマスクの上面図である。 本発明の実施の形態に係るフォトマスクの第1の拡大上面図である。 本発明の実施の形態に係るフォトマスクの第2の拡大上面図である。 本発明の実施の形態に係るフォトマスクの第3の拡大上面図である。 本発明の実施の形態に係るフォトマスクの第4の拡大上面図である。 本発明の実施の形態のマスク線幅及びレジスト線幅を示すグラフである。 本発明の実施の形態の係るレジスト線幅と露光量との関係を示すグラフである。 本発明の実施の形態に係る複数の露光量条件下でのレジスト線幅を示すグラフである。 本発明の実施の形態に係る制御関数を示すグラフである。 本発明の実施の形態に係るレジスト線幅を示すグラフである。 本発明の実施の形態に係る半導体装置の製造方法を示すフローチャートである。
符号の説明
3…露光装置
41…照明光源
66a〜66f…マスクパターン
121…関係取得モジュール
122…露光量算出モジュール
123…制御関数算出モジュール
338…近似関数記憶モジュール
339…工程情報記憶モジュール
341…算出値記憶モジュール
342…制御関数記憶モジュール

Claims (5)

  1. マスクパターンの像を第1レジスト膜上にそれぞれ異なる露光量を用いてスキャン投影し、複数のテストレジストパターンを形成するステップと、
    スキャン方向における前記マスクパターンのマスク線幅を位置の座標と共に計測するステップと、
    前記スキャン方向における前記複数のテストレジストパターンのそれぞれのレジスト線幅を、前記位置の座標に対応する投影位置で計測するステップと、
    前記マスク線幅、前記レジスト線幅、及び前記露光量の関係を前記位置の座標と共に取得するステップと、
    前記関係に基づいて、前記スキャン方向において前記レジスト線幅が一定となるよう、前記位置の座標に応じて前記露光量を変動させながら前記マスクパターンの像を第2レジスト膜上にスキャン投影するステップ
    とを含むことを特徴とする露光方法。
  2. 前記関係を取得するステップは、前記マスク線幅ごとに前記露光量及び前記レジスト線幅のそれぞれを変数とする近似関数を算出するステップを含むことを特徴とする請求項1に記載の露光方法。
  3. 前記関係を取得するステップは、前記変数としての前記レジスト線幅に前記テストレジストパターンの設計値を代入し、前記マスク線幅ごとに前記露光量を算出するステップを更に含むことを特徴とする請求項2に記載の露光方法。
  4. 前記関係を取得するステップは、前記マスク線幅ごとの前記露光量の算出値に基づいて、前記マスク線幅及び前記露光量の関係を近似するステップを更に含むことを特徴とする請求項3に記載の露光方法。
  5. 第1半導体基板上に第1レジスト膜を形成するステップと、
    マスクパターンの像を前記第1レジスト膜上にそれぞれ異なる露光量を用いてスキャン投影し、複数のテストレジストパターンを前記第1半導体基板上に形成するステップと、
    スキャン方向における前記マスクパターンのマスク線幅を位置の座標と共に計測するステップと、
    前記スキャン方向における前記複数のテストレジストパターンのそれぞれのレジスト線幅を、前記位置の座標に対応する投影位置で計測するステップと、
    前記マスク線幅、前記レジスト線幅、及び前記露光量の関係を前記位置の座標と共に取得するステップと、
    第2半導体基板上に第2レジスト膜を形成するステップと、
    前記関係に基づいて、前記スキャン方向において前記レジスト線幅が一定となるよう、前記位置の座標に応じて前記露光量を変動させながら前記マスクパターンの像を前記第2レジスト膜上にスキャン投影し、製造用レジストパターンを前記第2半導体基板上に形成するステップ
    とを含むことを特徴とする半導体装置の製造方法。
JP2006006037A 2006-01-13 2006-01-13 露光方法及び半導体装置の製造方法 Pending JP2007189065A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006006037A JP2007189065A (ja) 2006-01-13 2006-01-13 露光方法及び半導体装置の製造方法
US11/652,513 US7785755B2 (en) 2006-01-13 2007-01-12 Exposure system, exposure method, and method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006006037A JP2007189065A (ja) 2006-01-13 2006-01-13 露光方法及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2007189065A true JP2007189065A (ja) 2007-07-26

Family

ID=38263563

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006006037A Pending JP2007189065A (ja) 2006-01-13 2006-01-13 露光方法及び半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7785755B2 (ja)
JP (1) JP2007189065A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2131243B1 (en) * 2008-06-02 2015-07-01 ASML Netherlands B.V. Lithographic apparatus and method for calibrating a stage position
JP5526654B2 (ja) * 2009-08-20 2014-06-18 富士通株式会社 データ送信プログラム、データ送信装置および操作手順書編集方法
CN103186055B (zh) * 2011-12-31 2016-04-20 中芯国际集成电路制造(上海)有限公司 光刻机及其扫描曝光方法
US10551165B2 (en) * 2015-05-01 2020-02-04 Adarza Biosystems, Inc. Methods and devices for the high-volume production of silicon chips with uniform anti-reflective coatings
CN114488721B (zh) * 2022-03-15 2023-08-11 福建省晋华集成电路有限公司 光学邻近修正方法、装置、电子设备和存储介质
CN116931389B (zh) * 2023-09-18 2023-12-08 粤芯半导体技术股份有限公司 线宽测量方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000216086A (ja) * 1999-01-15 2000-08-04 Svg Lithography Syst Inc フォトリソグラフィ装置
JP2003257819A (ja) * 2002-02-28 2003-09-12 Semiconductor Leading Edge Technologies Inc パターン露光方法および露光装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3344400B2 (ja) 2000-02-28 2002-11-11 日本電気株式会社 スキャン型露光装置およびスキャン式露光方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000216086A (ja) * 1999-01-15 2000-08-04 Svg Lithography Syst Inc フォトリソグラフィ装置
JP2003257819A (ja) * 2002-02-28 2003-09-12 Semiconductor Leading Edge Technologies Inc パターン露光方法および露光装置

Also Published As

Publication number Publication date
US7785755B2 (en) 2010-08-31
US20070166633A1 (en) 2007-07-19

Similar Documents

Publication Publication Date Title
US7691542B2 (en) Exposure system, test mask for flare testing, method for evaluating lithography process, method for evaluating exposure tools, method for generating corrected mask pattern, and method for manufacturing semiconductor device
US8450122B2 (en) Test structures and methods
US8027529B2 (en) System for improving critical dimension uniformity
US20070212801A1 (en) System for adjusting manufacturing equipment, method for adjusting manufacturing equipment, and method for manufacturing semiconductor device
WO2005086223A2 (en) Multi-layer overlay measurement and correction technique for ic manufacturing
JP4825569B2 (ja) 測定座標設定システム及び測定座標設定方法
CN101432658A (zh) 半导体处理中控制形成在晶片上的结构的临界尺寸的方法和系统
JP2008053687A (ja) 基板の処理方法、プログラム、コンピュータ記憶媒体及び基板の処理システム
JP2007189065A (ja) 露光方法及び半導体装置の製造方法
JP2005338267A (ja) 評価方法、マスクパターン補正方法、半導体装置の製造方法、及びプログラム
US6562639B1 (en) Utilizing electrical performance data to predict CD variations across stepper field
US6777145B2 (en) In-line focus monitor structure and method using top-down SEM
JP4846510B2 (ja) 表面位置計測システム及び露光方法
JP2004006765A (ja) フォトマスクブランクの製造方法及び製造装置、並びに不要膜除去装置
US6741334B2 (en) Exposure method, exposure system and recording medium
US20060001846A1 (en) Exposure system and method for manufacturing semiconductor device
JP2007141949A (ja) 露光システム、露光量予測方法、及び半導体装置の製造方法
US7164960B2 (en) Apparatus for correcting a plurality of exposure tools, method for correcting a plurality of exposure tools, and method for manufacturing semiconductor device
CN114077166A (zh) 获得光刻工艺关键尺寸摇摆曲线的方法
JP2004264102A (ja) Semシュリンク量測定方法および測長sem装置
TW432479B (en) The method to determine the dark-to-clear exposure dose in the swing curve
US20050026054A1 (en) Method and apparatus for detecting a photolithography processing error, and method and apparatus for monitoring a photolithography process
JP2006114583A (ja) 表示システム及びプログラム
KR100672703B1 (ko) 반도체 소자의 제조방법
JP2003197503A (ja) レジストパターン測定方法、走査電子顕微鏡型測長装置及び半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080806

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110124

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110510