JPH1155116A - データ再生回路 - Google Patents

Abstract

(57)【要約】 【課題】 振幅検出のみによってノイズ検出を行っただ
けでは、入力段にリミットアンプを設けた構成の場合
に、ノイズが増幅されて正規の信号として検出されるた
め、誤動作を招く。 【解決手段】 入力される信号が正規の信号であるかノ
イズであるかを信号識別回路１８によって識別し、この
信号識別回路１８が正規の信号と識別したときにのみ、
ＰＬＬ回路１７において、入力される信号に同期したク
ロック生成を行う一方、ノイズと識別したときには、外
部参照クロックＲｅｆに同期したクロック生成を行うよ
うにする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、データ再生回路に
関し、特にデータ通信の受信部において、入力される信
号からクロックを生成し、この生成したクロックに基づ
いてデータ再生を行うデータ再生回路に関する。

【０００２】

【従来の技術】データ通信の受信部に用いられるデータ
再生回路においては、コンデンサでＤＣカットされた信
号が入力されるのが一般的である。そのため、入力端子
には高抵抗を介してスレッショルド電位が与えられてい
る。ところが、この状態では、わずかなノイズが加わる
だけで信号としてみなされ、数ゲート後段ではそのノイ
ズが通常の信号と変わらない振幅レベルを持つようにな
るため、内部の誤動作を招く場合がある。

【０００３】そのため、シリアルデータ通信の受信部で
は、ノイズが信号として処理されないように、入力振幅
がある一定以上でないと信号として認識しないように構
成されたデータ再生回路が用いられている。その従来例
の構成の一例を図６に示す。図６において、コンデンサ
１０１でＤＣカットされ、バッファ１０２を介して入力
された信号は、Ｄ型フリップフロップ１０３のＤ（デー
タ）入力になるとともに、ＰＬＬ(Phase Locked Loop)
回路１０４および振幅検出回路１０５にそれぞれ供給さ
れる。

【０００４】ＰＬＬ回路１０４は、入力される信号に位
相同期したクロックを生成し、この生成したクロックを
Ｄ型フリップフロップ１０３のクロック入力とする。Ｄ
型フリップフロップ１０３は、ＰＬＬ回路１０４で生成
されたクロックに同期して入力データを再生する。一
方、振幅検出回路１０５は、入力される信号の振幅が所
定振幅以上のとき正規の信号であると判断し、その旨の
検出信号をＰＬＬ回路１０４に与える。

【０００５】ＰＬＬ回路１０４は、振幅検出回路１０５
から検出信号が与えられているときにのみ、上述したよ
うに、入力される信号に位相同期したクロック生成を行
い、振幅検出回路１０５から検出信号が与えられないと
きは、外部から供給される参照クロックＲｅｆに位相同
期したクロック生成を行う。これにより、入力データが
途切れた状態においてノイズが入力されたとしても、そ
のノイズが振幅検出回路１０５によって信号として識別
されることはないので、ノイズに伴う誤動作を防止でき
る。

【０００６】

【発明が解決しようとする課題】しかしながら、上述し
た従来のデータ再生回路では、図７に示すように、入力
段にリミットアンプ１０６を設け、コンデンサ１０７で
ＤＣカットされた信号をリミットアンプ１０６で増幅し
て入力する構成を採った場合は、ノイズの振幅が小さく
ても、リミットアンプ１０６で増幅されて振幅の大きな
ノイズとなる（図８の波形図を参照）。これにより、振
幅検出回路１０５はこれを信号と認識してしまい、その
旨を示す検出信号をＰＬＬ回路１０４に与える。その結
果、ＰＬＬ回路１０４でノイズに位相同期したクロック
生成が行われ、誤動作を招くことになる。

【０００７】本発明は、上記課題に鑑みてなされたもの
であり、その目的とするところは、大振幅のノイズが入
力されても、ノイズ入力に伴う誤動作を防止することが
可能なデータ再生回路を提供することにある。

【０００８】

【課題を解決するための手段】本発明によるデータ再生
回路は、入力される信号が正規の信号であるか否かを識
別する信号識別回路と、この信号識別回路が正規の信号
であると識別したときにのみ、入力される信号に同期し
てデータ再生のためのクロックを生成するクロック生成
回路とを備えた構成となっている。

【０００９】上記構成のデータ再生回路において、信号
識別回路は、入力される信号が正規の信号であるかノイ
ズであるかを識別する。そして、この信号識別回路が正
規の信号と識別したときにのみ、クロック生成回路は、
入力される信号に同期したクロック生成を行う。

【００１０】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を用いて詳細に説明する。図１は、本発明の一実
施形態を示すブロック図である。

【００１１】図１において、本実施形態に係るデータ再
生回路の入力端子１１には、コンデンサ１２でＤＣカッ
トされた信号が、リミットアンプ１３で増幅された後、
コンデンサ１４でＤＣカットされて入力される。この入
力された信号は、バッファ１５を介してＤ型フリップフ
ロップ１６のＤ入力になるとともに、ＰＬＬ回路１７お
よび信号識別回路１８にそれぞれ供給される。信号識別
回路１８は、入力される信号が正規の信号であるか否か
を識別し、正規の信号であると識別したときにその旨の
識別信号をＰＬＬ回路１７に与える。

【００１２】ＰＬＬ回路１７は、信号識別回路１８から
識別信号が与えられたときにのみ、入力される信号（デ
ータ）に位相同期したクロックを生成（再生）し、入力
される信号のリタイミングを行うためのクロック生成回
路である。なお、当該識別信号が与えられないときは、
外部から供給される外部参照クロックＲｅｆに位相同期
したクロックを生成する。Ｄ型フリップフロップ１６
は、ＰＬＬ回路１７で生成されたクロックに同期して入
力される信号（データ）の再生（リタイミング）を行
う。

【００１３】図２に、ＰＬＬ回路１７の回路構成の一例
を示す。同図において、入力される信号は、位相比較回
路（ＰＤ）２１の一方の入力となり、外部から供給され
る参照クロックＲｅｆは位相周波数比較回路（ＰＦＤ）
２２の一方の入力となる。この位相比較回路２１および
位相周波数比較回路２２の各比較出力は、マルチプレク
サ（ＭＰＸ）２３の２入力となる。このマルチプレクサ
２３は、図１の信号識別回路１８から識別信号が与えら
れたときには位相比較回路２１の比較出力を選択し、当
該識別信号が与えられないときには位相周波数比較回路
２２の比較出力を選択する。

【００１４】マルチプレクサ２３で選択された位相比較
回路２１又は位相周波数比較回路２２の比較出力は、ル
ープフィルタ２４で直流電圧に変換された後、電圧制御
発振器（ＶＣＯ）２５にその制御電圧として印加され
る。電圧制御発振器２５は、印加される制御電圧に応じ
て発振周波数が変化し、その発振クロックが当該ＰＬＬ
回路１７の生成クロックして図１のＤ型フリップフロッ
プ１６のクロック入力となる。この生成クロックはさら
に、位相比較回路２１の他方の入力となるとともに、分
周器２６でｎ分の１（例えば、２０分の１）に分周され
て位相周波数比較回路２２の他方の入力となる。

【００１５】上記構成のＰＬＬ回路１８において、信号
識別回路１８から識別信号が与えられたとき、即ち信号
識別回路１８によって入力された信号が正規の信号であ
ると識別されたときには、マルチプレクサ２３が位相比
較回路２１の比較出力を選択することから、生成される
クロックは入力される信号に位相同期したクロックとな
る。

【００１６】一方、信号識別回路１８から識別信号が与
えられないとき、即ち信号識別回路１８によって入力さ
れた信号がノイズであると識別されたときには、マルチ
プレクサ２３が位相周波数比較回路２２の比較出力を選
択することから、生成されるクロックは外部から供給さ
れる参照クロックＲｅｆに位相同期したクロックとな
る。すなわち、ノイズ入力時には、外部参照クロックＲ
ｅｆに位相同期したクロック生成が行われる。

【００１７】次に、信号識別回路１８について説明す
る。この信号識別回路１８は、入力される信号が正規の
信号であるか、ノイズであるかを識別するための識別回
路である。ここで、正規の信号の入力が途切れたとき
に、入力端子１１に発生するノイズは外部参照クロック
Ｒｅｆと同程度の周波数である場合が多く、データに比
べて低周波である。したがって、外部参照クロックＲｅ
ｆよりもある程度高い周波数を閾値とし、入力される信
号の周波数がその閾値以上であることを検出することに
よって正規の信号であるか否かを識別することができ
る。

【００１８】信号識別回路１８の回路構成の一例を図３
に示す。同図において、入力される信号は、ＡＮＤゲー
ト３１の一方の入力となるとともに、インバータ３２で
反転されてＡＮＤゲート３１の他方の入力となる。ＡＮ
Ｄゲート３１の出力は、３段縦続接続のＤ型フリップフ
ロップ３３，３４，３５の各クロック入力となる。そし
て、１段目のＤ型フリップフロップ３３のＤ入力には電
源電圧Ｖｃｃが与えられ、そのＱ出力は２段目のＤ型フ
リップフロップ３４のＤ入力となる。さらに、２段目の
Ｄ型フリップフロップ３４のＱ出力は、３段目のＤ型フ
リップフロップ３５のＤ入力となる。

【００１９】一方、外部参照クロックＲｅｆは、ＡＮＤ
ゲート３６の一方の入力となるとともに、インバータ３
７で反転されてＡＮＤゲート３６の他方の入力となり、
さらにＤ型フリップフロップ３８のクロック入力とな
る。また、ＡＮＤゲート３６の出力は、３段縦続接続の
Ｄ型フリップフロップ３３，３４，３５の各クリア入力
となる。

【００２０】次に、上記構成の信号識別回路１８の回路
動作について、図４のタイミングチャートを用いて説明
する。

【００２１】先ず、入力信号（ａ）がインバータ３２で
反転されると、その反転信号（ｂ）にはインバータ３２
を通過することによって若干の遅延が生ずる。そして、
ＡＮＤゲート３１において、入力信号（ａ）および反転
信号（ｂ）の論理積がとられることにより、インバータ
３２での遅延量に相当するパルス幅のパルス（ｃ）が生
成される。このパルス（ｃ）は、Ｄ型フリップフロップ
３３，３４，３５の各入力となる。

【００２２】一方、外部参照クロック（ｄ）がインバー
タ３７で反転されると、その反転信号（ｅ）にはインバ
ータ３７を通過することによって若干の遅延が生ずる。
そして、ＡＮＤゲート３６において、入力信号（ｄ）お
よび反転信号（ｅ）の論理積がとられることにより、イ
ンバータ３７での遅延量に相当するパルス幅のパルス
（ｆ）が生成される。このパルス（ｆ）は、Ｄ型フリッ
プフロップ３３，３４，３５の各クリア入力となる。

【００２３】ここで、Ｄ型フリップフロップ３３，３
４，３５がパルス（ｆ）によってクリアされ、その後最
初に発生するパルス（ｃ）に応答して１段目のＤ型フリ
ップフロップ３３のＱ出力（ｇ）が“Ｈ”レベルに遷移
する。次いで、２番目に発生するパルス（ｃ）に応答し
て２段目のＤ型フリップフロップ３４のＱ出力（ｈ）が
“Ｈ”レベルに、続いて３番目に発生するパルス（ｃ）
に応答して３段目のＤ型フリップフロップ３５のＱ出力
（ｉ）が“Ｈ”レベルにそれぞれ遷移する。

【００２４】そして、外部参照クロック（ｄ）の１周期
後に再び発生するパルス（ｆ）により、Ｄ型フリップフ
ロップ３３，３４，３５がクリアされるとともに、Ｄ型
フリップフロップ３８のＱ出力（ｊ）が“Ｈ”レベルに
遷移する。このときのＤ型フリップフロップ３８のＱ出
力（ｊ）が、信号識別回路１８の識別信号となってＰＬ
Ｌ回路１７に与えられる。

【００２５】上述した回路動作から明らかなように、外
部参照クロック（ｄ）の１周期の間に、入力信号（ａ）
の立ち上がりエッジが３個、又はそれ以上到来すること
によって、信号識別回路１８は、入力信号（ａ）が正規
の信号であると識別する。一方、外部参照クロック
（ｄ）の１周期の間に、入力信号（ａ）の立ち上がりエ
ッジが２個以下の場合には、３段目のＤ型フリップフロ
ップ３５のＱ出力（ｉ）が“Ｌ”レベルのままの状態に
あることから、外部参照クロック（ｄ）の１周期後にパ
ルス（ｆ）が発生したときに、Ｄ型フリップフロップ３
８のＱ出力（ｊ）は“Ｌ”レベルの状態を維持する。

【００２６】すなわち、上記構成の信号識別回路１８
は、データの立ち上がりエッジを検出するエッジ検出回
路構成となっている。ところで、シリアルデータ通信の
場合、送信部と受信部の間でやり取りされるデータの変
化密度は、規格で決められているのが一般的である。し
たがって、外部より固定周波数の参照クロック（ｄ）が
与えられる場合、その外部参照クロック（ｄ）の周波数
を基に入力信号（ａ）のデータ密度を割り出し、データ
密度がシリアルデータとして決められた値以上のときは
当該入力信号（ａ）が正規の信号であると識別し、それ
を下回るときは正規の信号でないと識別する。

【００２７】したがって、先述したように、正規の信号
の入力が途切れたときに、入力端子１１に発生するノイ
ズは外部参照クロック（ｄ）と同程度の周波数である場
合が多く、データ（正規の信号）に比べて低周波である
ことから、当該ノイズが入力された場合には、そのとき
のデータ密度がシリアルデータとして決められた値を下
回ることになるため、信号識別回路１８は入力信号
（ａ）がノイズであると識別し、識別信号をＰＬＬ回路
１７に与えないようにする。

【００２８】上述したように、入力される信号が正規の
信号であるかノイズであるかを信号の周波数（データ密
度）に基づいて識別し、正規の信号と識別したときにの
み、入力される信号に同期してデータ再生のためのクロ
ックを生成するようにしたことにより、正規の信号の入
力が途切れたときに、大振幅のノイズが入力されたとし
ても、それをノイズとして確実に識別することができる
ので、ノイズ入力に伴う誤動作を防止できることにな
る。

【００２９】図５は、本発明の他の実施形態を示すブロ
ック図である。図５において、本実施形態に係るデータ
再生回路の入力端子４１には、コンデンサ４２でＤＣカ
ットされた信号が入力される。この入力された信号は、
バッファ４３を介してＤ型フリップフロップ４４のＤ入
力になるとともに、ＰＬＬ回路４６、周波数検出回路４
７および振幅検出回路４８にそれぞれ供給される。

【００３０】周波数検出回路４６は、入力される信号の
周波数を検出し、その検出した周波数が所定周波数以上
のときに当該信号が正規の信号であるとしてその旨を示
す検出信号を出力する。この周波数検出回路４６として
は、例えば、図３に示したエッジ検出回路構成のものを
用いる。これにより、周波数検出回路４６は、外部参照
クロックＲｅｆの周波数を基に入力信号のデータ密度を
割り出し、データ密度がシリアルデータとして決められ
た値以上のときは当該入力信号が正規の信号であると識
別し、それを下回るときは正規の信号でないと識別す
る。

【００３１】振幅検出回路４７は、入力される信号の振
幅を検出し、その検出した振幅が所定振幅以上のときに
当該信号が正規の信号であるとしてその旨を示す検出信
号を出力する。この振幅検出回路４７としては、例え
ば、入力される信号の振幅を所定の基準振幅と比較する
コンパレータ構成のものを用い得る。周波数検出回路４
６および振幅検出回路４７の各検出信号は、ＡＮＤゲー
ト４８の２入力となる。ＡＮＤゲート４８は、周波数検
出回路４６および振幅検出回路４７の各検出信号の論理
積をとることにより、周波数検出回路４６および振幅検
出回路４７が共に正規の信号であると識別したときにの
みＰＬＬ回路４５に対して識別信号を与える。

【００３２】ＰＬＬ回路４５は、ＡＮＤゲート４８から
識別信号が与えられたときにのみ、入力される信号（デ
ータ）に位相同期したクロックを生成（再生）し、入力
される信号のリタイミングを行う。なお、当該識別信号
が与えられないときは、外部から供給される外部参照ク
ロックＲｅｆに位相同期したクロックを生成する。Ｄ型
フリップフロップ４４は、ＰＬＬ回路１７で生成された
クロックに同期して入力される信号（データ）の再生
（リタイミング）を行う。

【００３３】上述したように、入力端子４１の前段にリ
ミットアンプを持たない構成の場合において、入力され
る信号が正規の信号であるか否かを信号の周波数および
振幅に基づいて識別し、正規の信号と識別したときにの
み、入力される信号に同期してデータ再生のためのクロ
ックを生成するようにしたことにより、大振幅のノイズ
が入力された場合に、それを二重チェックにてノイズと
してより確実に識別することができるので、ノイズ入力
に伴う誤動作をより確実に防止できることになる。

【００３４】

【発明の効果】以上説明したように、本発明によれば、
入力される信号が正規の信号であるかノイズであるかを
識別し、正規の信号と識別したときにのみ、入力される
信号に同期してデータ再生のためのクロックを生成する
ようにしたことにより、正規の信号の入力が途切れたと
きに、大振幅のノイズが入力されたとしても、それをノ
イズとして認識し、そのノイズに基づくクロック生成を
禁止できるので、ノイズ入力に伴う誤動作を確実に防止
できることになる。

【図面の簡単な説明】

【図１】本発明の一実施形態を示すブロック図である。

【図２】ＰＬＬ回路の回路構成の一例を示すブロック図
である。

【図３】信号識別回路の回路構成の一例を示すブロック
図である。

【図４】図３の信号識別回路の動作説明のためのタイミ
ングチャートである。

【図５】本発明の他の実施形態を示すブロック図であ
る。

【図６】従来例を示すブロック図である。

【図７】他の従来例を示すブロック図である。

【図８】入力されるノイズとリミットアンプの出力の関
係を示す波形図である。

【符号の説明】

１１，４１…入力端子、１３…リミットアンプ、１６，
３３〜３５，３８，４４…Ｄ型フリップフロップ、１
７，４５…ＰＬＬ回路、１８…信号識別回路、４６…周
波数検出回路、４７…振幅検出回路

Claims (4)

【特許請求の範囲】
1. 【請求項１】 入力される信号が正規の信号であるか否
   かを識別する信号識別回路と、 前記信号識別回路が正規の信号であると識別したときに
   のみ、入力される信号に同期してデータ再生のためのク
   ロックを生成するクロック生成回路とを備えたことを特
   徴とするデータ再生回路。
2. 【請求項２】 前記信号識別回路は、入力される信号の
   周波数が所定周波数以上であることを検出する周波数検
   出回路からなることを特徴とする請求項１記載のデータ
   再生回路。
3. 【請求項３】 前記周波数検出回路は、入力される信号
   のエッジを検出し、データ密度が所定密度以上であるこ
   とを識別するエッジ検出回路であることを特徴とする請
   求項２記載のデータ再生回路。
4. 【請求項４】 前記信号識別回路は、入力される信号の
   周波数が所定周波数以上であることを検出する周波数検
   出回路と、入力される信号の振幅が所定振幅以上である
   ことを検出する振幅検出回路とからなることを特徴とす
   る請求項１記載のデータ再生回路。