JPH08172380A - クロック作成回路におけるカウンタの制御方法 - Google Patents

Abstract

(57)【要約】 【目的】 系が切り替わっても安定して基準クロックを
供給する。 【構成】 位相差検出回路１２により、分周クロックＲ
ＥＦ０とＲＥＦ１の位相差を検出して、この位相差が０
系クロックＣＬＫ０（ＣＬＫ１）のクロック幅の１．５
クロック以上であるかを検出する。ロード信号作成回路
１３により、位相差が１．５クロック以上の場合にのみ
待機系クロックの分周カウンタ１−０（１−１）にロー
ド信号ｌｄ０（ｌｄ１）を出力する。分周カウンタ１−
０（１−１）により、ロード信号ｌｄ０（ｌｄ１）をロ
ードして、０系（１系）クロックＣＬＫ０（ＣＬＫ１）
を分周して、分周クロックＲＥＦ０（ＲＥＦ１）を出力
する。セレクタ２により、クロック系選択信号ＡＣＴに
したがって、分周クロックＲＥＦ０（ＲＥＦ１）を選択
して、基準クロックＲＥＦを位相同期ループ回路４に出
力する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、冗長設計されたクロッ
ク系において、現用系クロックから待機系ロックに切り
替える場合に有効なクロック生成回路におけるカウンタ
の制御方法に関するものである。

【０００２】

【従来の技術】遠隔多重伝送装置では、伝送路の断、あ
るいは劣化などによる故障に対する信頼性を高めるため
に伝送クロックを０系／１系の２重化とする方式を採用
している。０／１両系のクロックは速度が同じである
が、経路の違い等で位相差を持つ。装置内部ではそのう
ちの１系統を選択的に使用している。図２は２重化され
た伝送路クロックのうち、１系統を選択して装置内部ク
ロックを作成するクロック作成回路の機能ブロック図で
ある。０系伝送路クロック（以下、０系クロックと呼
ぶ）ＣＬＫ０と１系伝送路クロック（以下、１系クロッ
クと呼ぶ）ＣＬＫ１は、それぞれ分周カウンタ１−０と
１−１によって分周されて、速度の遅い分周クロックＲ
ＥＦ０とＲＥＦ１に変換される。セレクタ２では、クロ
ック系選択信号ＡＣＴにしたがってそのうちの１系統の
分周クロックＲＥＦが選択され、それを位相同期ループ
回路４の基準クロックとし、装置内部クロックＣＬＫが
作成される。現在選択されている方を現用系クロック、
選択されていない系を待機系クロックと呼ぶ。

【０００３】分周カウンタ１−０に初期値（０）をロー
ドするタイミング信号であるロード信号ｌｄ０は、基準
クロックＲＥＦの立上がりと０系クロックＣＬＫ０の立
ち下がりを用いて作成される。通常動作時は、待機系ク
ロックの分周カウンタ１−０のみロード信号ｌｄ０がロ
ードされる。待機系クロックの分周カウンタ１−０で
は、ロード信号ｌｄ０が入力されるとカウンタ値を０に
初期化して、待機系フロックの分周を行う。分周カウン
タ１−１も分周カウンタ１−０と同様に動作する。それ
により、分周クロックＲＥＦ０とＲＥＦ１の位相差が常
に一定になるように構成されている。クロック系を切り
替える際の基準クロックＲＥＦの振る舞い及び分周カウ
ンタの制御について説明する。一例として０系→１系→
０系の順で選択される系が切り替わっていく場合を考え
る。図３は、図２のクロック作成回路におけるカウンタ
の制御方法を示すタイムチャートである。

【０００４】最初０系が選択されており、０系クロック
ＣＬＫ０、０系カウンタ値、分周クロックＲＥＦ（＝Ｒ
ＥＦ０）は、図３（Ａ）のような関係にある。待機系で
ある１系の分周カウンタ１−１は、基準クロックＲＥＦ
の立上がりエッジ及び１系クロックＣＬＫ１の立ち下が
りエッジより作られたロード信号ｌｄ１によりロードさ
れており、１系カウンタ値、及び分周クロックＲＥＦ１
は、図３（Ｂ）のようになる。ここでは、現用系クロッ
クの分周クロックＲＥＦ０の立上がった後に、待機系ク
ロックＣＬＫ１が立ち上がるので、１系の分周クロック
ＲＥＦ１は，現用系クロックの分周クロックＲＥＦ０よ
りも０系クロックＣＬＫ０と１系クロックＣＬＫ１の位
相差分右にシフトする。

【０００５】次に、１系に系が切り替えられたとする
と、１系のカウンタ値にしたがって作成されている分周
クロックＲＥＦ１が基準クロックＲＥＦとして選択され
る。結果として、基準クロックＲＥＦは０系のクロック
ＣＬＫ０と１系のクロックＣＬＫ１の位相差分だけ右へ
シフトする。待機系となった０系の分周カウンタ１−０
は、基準クロックＲＥＦ（＝ＲＥＦ１）の立ち下がりエ
ッジ及び０系クロックＣＬＫ０の立ち下がりエッジより
作られたロード信号ｌｄ０でロードされており、０系カ
ウンタ値は図３（Ｃ）のようなタイミングとなる。現用
系クロックの分周クロックＲＥＦ１の立上がる前に、待
機系クロックＣＬＫ０が立ち上がるので、０系の分周ク
ロックＲＥＦ０は現用系クロックの分周クロックＲＥＦ
１よりも０系クロックＣＬＫ０と１系クロックＣＬＫ１
との位相差分左にシフトする。その後、０系に系が切り
替えられたとすると、０系のカウンタ値にしたがって作
成されているＲＥＦ０が基準クロックＲＥＦとして選択
される。結果として、基準クロックＲＥＦはクロックＣ
ＬＫ０とＣＬＫ１の位相差の分だけ左へシフトする。こ
のように、系が切り替わっても基準クロックＲＥＦは左
右に交互に動き、片方向に進むことはなく安定に動作す
る。

【０００６】

【発明が解決しようとする課題】しかしながら、従来の
クロック作成回路におけるカウンタの制御方法において
は、０系クロックＣＬＫ０と１系クロックＣＬＫ１の位
相差がおよそ１８０°の時、次のような課題があった。
図４は、位相差が約１８０°の時の従来の問題点を示す
タイムチャートである。最初０系が選択されており、０
系クロックＣＬＫ０、０系の分周カウンタ１−０のカウ
ンタ値（以下、０系カウンタ値と呼ぶ）、基準クロック
ＲＥＦは、図４（Ａ）のような関係にある。待機系であ
る１系の分周カウンタ１−１は、基準クロックＲＥＦ
（＝ＲＥＦ０）の立ち上がりエッジ及び１系クロックＣ
ＬＫ１の立ち下がりエッジより作られたロード信号ｌｄ
１でロードされている。いま、基準クロックＲＥＦは０
系クロックＣＬＫ０から作られているため、０系の分周
カウンタ１−０のハードウェア上の遅延によりある定常
位相差をもって０系クロックＣＬＫ０よりも遅延するこ
とになる。

【０００７】よって、図４（Ｂ）に示すように、０系ク
ロックＣＬＫ０と約１８０°の位相差の関係にある１系
クロックＣＬＫ１のクロックエッジ（ｓ）ではロード信
号ｌｄ１を作成することができず、クロックエッジ
（ｓ）の次のクロックエッジ（ｔ）でロードパルスｌｄ
１を作成する場合がある。そのため、基準クロックＲＥ
Ｆが立ち上がってから、１系クロックＣＬＫ１が立ち上
がることになる。よって、１系の分周カウンタ１−１の
１系カウンタ値は図４（Ｂ）に示すものとなり、待機系
の分周クロックＲＥＦ１は図のように、分周クロックＲ
ＥＦ０よりも半クロック分右にシフトする。 次に、１
系に系が切り替えられたとすると、１系カウンタ値にし
たがって作成されている分周クロックＲＥＦ１が基準ク
ロックＲＥＦとして選択される。結果としては基準クロ
ックＲＥＦはおよそ半クロック分右にシフトする。同様
に、１系から０系に系が切り替わる場合を考える。い
ま、待機系となった０系の分周カウンタ１−０のロード
信号ｌｄ０は、基準クロックＲＥＦ（＝ＲＥＦ１）の立
上がりエッジ及び０系クロックＣＬＫ０の立ち下がりエ
ッジで定まっている。基準クロックＲＥＦは、１系クロ
ックＣＬＫ１から作られているため、ある定常位相差を
持って１系クロックＣＬＫ１よりも遅延することにな
る。

【０００８】そのため、図４（Ｃ）に示すように、１系
クロックＣＬＫ１と１８０°の位相差にある０系クロッ
クＣＬＫ０のクロックエッジ（ｕ）ではロードパルスｌ
ｄ０を作成することができず、クロックエッジ（ｖ）で
ロード信号ｌｄ０を作成することになる。そのため、基
準クロックＲＥＦが立ち上がってから、０系クロックＣ
ＬＫ０が立ち上がることになる。よって、図４（Ｃ）に
示すカウンタ値となり、分周クロックＲＥＦ０は図のよ
うに分周クロックＲＥＦ１よりも半クロック分右にシフ
トする。その後、０系に系が切り替えられたとすると、
０系のカウンタ値にしたがって作成されている分周クロ
ックＲＥＦ０が基準クロックＲＥＦとして選択される。
その結果、クロックＲＥＦ０はおよそ半クロック分右に
シフトする。

【０００９】以上に示したように、０系クロックＣＬＫ
０と１系クロックＣＬＫ１の位相差がおよそ１８０°の
時には、０系／１系どちらの系に切り替えても基準クロ
ックＲＥＦは同じ方向にシフトする場合がある。基準ク
ロックＲＥＦは図２に示すように位相同期ループ回路４
に入力され、装置内部クロックＣＬＫの基準となるもの
である。一般的に、対向装置（センタ装置）はこの基準
クロックＲＥＦで動作し、それを対向装置内部の受信バ
ッファの読み出しの際において、対向装置内部で作成す
るクロックに乗換えて動作している。そのため、系を切
り替えるたびに送出基準が一方向にシフトしていくと、
受信バッファへの伝送データの書き込みと読み出しのタ
イミングが互いに接近するようになり、どこかで禁止領
域に入り、そこで受信バッファのスリップを起こして、
受信バッファがオーバーフローすることになる。これは
システムにとって回線断等が発生し、不都合が生じるこ
とになる。

【００１０】

【課題を解決するための手段】本発明は、前記課題を解
決するために、クロック作成回路におけるカウンタの制
御方法において、以下の構成にしている。すなわち、第
１のロード信号を初期化のタイミング信号として、第１
のクロックを第１の分周カウンタにより分周する第１の
カウント処理と、第２のロード信号を初期化のタイミン
グ信号として、第２のクロックを第２の分周カウンタに
より分周する第２のカウント処理とを実行する。そし
て、クロック系選択信号に基づいて、前記第１又は第２
の分周カウンタの出力信号を基準信号としてセレクタに
より選択して、該選択された分周カウンタにより分周さ
れるクロックを現用系クロック、非選択の分周カウンタ
により分周されるクロックを待機系クロックとするクロ
ック系選択処理と、前記第１と第２の分周カウンタの出
力信号の位相差が前記第１又は第２のクロックのクロッ
ク幅と比較して閾値よりも大きいときを位相差検出回路
により検出する位相差検出処理とを実行する。さらに、
前記位相差検出処理により前記位相差が前記閾値よりも
大きいことを検出された場合のみ、現用系クロックの分
周カウンタの出力信号の変化点と待機クロック系のクロ
ックの変化点とに基づいて、ロード信号作成回路により
前記第１又は第２のロード信号を待機クロック系の分周
カウンタに出力するロード信号作成処理を実行するよう
にしている。

【００１１】

【作用】本発明によれば、以上のようにクロック生成回
路におけるカウンタの制御方法を構成したので、位相差
検出処理により第１と第２の分周カウンタの出力の位相
差を検出して、この位相差が第１のクロックもしくは第
２のクロックのクロック幅と比較して閾値よりも大きい
か否かを検出する。ロード信号作成処理により、位相差
検出処理により位相差が閾値よりも大きいと検出された
場合にのみ、現用系クロックの分周カウンタの出力の変
化点と待機系クロックの変化点に基づいて、ロード信号
を作成して、このロード信号を待機系クロックの分周カ
ウンタに出力する。待機系の分周カウンタによるカウン
ト処理により、ロード信号が入力されればロード信号を
初期化のタイミングとして、ロード信号が入力されなけ
れば継続的に分周を繰り返す。これにより、ロード信号
が入力された場合には、待機系クロックの分周カウンタ
の出力と現用系クロックの分周カウンタによる出力との
位相差が所定の範囲内に収まる。また、ロード信号が入
力されない場合は、待機系クロックの分周カウンタの出
力と現用系クロックの分周カウンタの出力との位相差
は、継続的に維持される。そのため、クロック系選択信
号により系を切り替えた時の基本クロックは、切り替え
る前に比べての位相差が所定の範囲内をシフトするかも
しくは、定常位相差で左右にシフトする。従って、前記
課題を解決できるのである。

【００１２】

【実施例】図１は、本発明の実施例のクロック作成回路
におけるカウンタの制御方法を実施するためクロック作
成回路の機能ブロック図であり、図２のクロック作成回
路の要素と共通の要素には共通の符号を付してある。こ
のクロック生成回路におけるカウンタの制御方法が従来
のクロック生成回路におけるカウンタ制御方法と異なる
点は、分周カウンタ１−０の分周クロックＲＥＦ０と分
周カウンタ１−１の分周クロックＲＥＦ１との位相差が
０系クロックＣＬＫ０又は１系ＣＬＫ１のクロック幅で
閾値（例えば、１．５クロック）以内であれば、待機系
の分周カウンタをロードしない方法を採るようにしたこ
とである。このクロック作成回路では、第１のクロック
としての０系クロックＣＬＫ０を入力する第１の分周カ
ウンタとしての分周カウンタ１−０と、第２のクロック
としての１系クロックＣＬＫ１を入力する第２の分周カ
ウンタとしての分周カウンタ１−１と、０系と１系クロ
ックＣＬＫ０、ＣＬＫ１を入力する位相差検出回路１２
及びロード信号作成回路１３とを有している。分周カウ
ンタ１−０、１−１の出力側には、セレクタ２、及び位
相差検出回路１２が接続されている。セレクタ２の出力
側には、位相同期ループ回路４、及びロード信号作成回
路１３が接続されている。位相差検出回路１２の出力側
には、ロード信号作成回路１３が接続されている。ＡＣ
Ｔはクロック系選択信号であり、セレクタ２、及びロー
ド信号作成回路３に入力される。ＣＬＫは位相同期ルー
プ回路４より出力される装置内部クロックである。以
下、本発明の実施例のクロック作成回路におけるカウン
タの制御方法を説明する。

【００１３】第１のカウント処理 分周カウンタ１−０では、ロード信号ｌｄ０がロード信
号作成回路１３より出力される（０系クロックが待機系
クロックであって、分周クロックＲＥＦ０とＲＥＦ１の
位相差が１．５クロック以上の場合）場合には、ロード
信号ｌｄ０をロード（０に初期化）して、０系クロック
ＣＬＫ０をカウントしてＮ分周する。ロード信号ｌｄ０
が出力されない場合は、０系クロックＣＬＫ０をカウン
トして継続的にＮ分周を繰り返す。そして、分周クロッ
クＲＥＦ０をセレクタ３に出力する。

【００１４】第２のカウント処理 同様に、分周カウンタ１−１では、ロード信号ｌｄ１が
ロード信号作成回路１３より出力されるロード信号ｌｄ
１をロードして、１系クロックＣＬＫ１をカウントし
て、ロード信号ｌｄ１が出力されない場合は、１系クロ
ックＣＬＫ１のＮ分周を継続的に繰り返す。そして、分
周クロックＲＥＦ１をセレクタ２に出力する。

【００１５】クロック系選択処理 セレクタ２では、クロック系選択信号ＡＣＴにしたがっ
て、分周クロックＲＥＦ０もしくはＲＥＦ１を選択し
て、基準クロックＲＥＦを位相同期ループ回路４及びロ
ード信号作成回路１３に出力する。

【００１６】位相差検出処理 位相差検出回路１２では、分周クロックＲＥＦ０の±
１．５クロック内の幅に、分周クロックＲＥＦ１の立上
がりエッジがあるか否かを検出する機能と分周クロック
ＲＥＦ１の±１．５クロック内の幅に、分周クロックＲ
ＥＦ０の立上がりエッジがあるか否かを検出する機能と
を有している。ＪＫフリップフロップで構成して、その
Ｊ端子にはカウンタ値“７８８”、Ｋ端子には“２”を
入力して、クロック端子には０系クロックＣＬＫ０を入
力することにより、分周クロックＲＥＦ０のエッジより
±１．５クロック幅のパルスを作成する。フリップフロ
ップ２個とＡＮＤゲート１個で構成して、分周クロック
ＲＥＦ１の立上がりのエッジを検出する。ミスサンプル
のないように、フリップフロップを２段に構成してい
る。これらのフリップフロップのクロック端子には、０
系クロックＣＬＫ０を入力する。これは、分周クロック
ＲＥＦ０のエッジより±１．５クロック幅のパルスの位
相を合わせるためである。そして、ＡＮＤゲートによっ
て、前段のフリップフロップの出力と後段のフリップフ
ロップの出力の反転信号とのＡＮＤをとり、分周クロッ
クＲＥＦ１の立上がりのエッジを検出する。

【００１７】さらに、ＡＮＤゲートによって、分周クロ
ックＲＥＦ０のエッジより±１．５クロック幅のパルス
と分周クロックＲＥＦ１の立上がりのエッジとのＡＮＤ
をとり、分周クロックＲＥＦ０のエッジより±１．５ク
ロック内の幅に、分周クロックＲＥＦ１の立上がりエッ
ジがあるか否かを検出して、その検出信号をロード信号
作成回路１３に出力する。同様の構成により、分周クロ
ックＲＥＦ１の±１．５クロック内の幅に、分周クロッ
クＲＥＦ０の立上がりエッジがあるか否かを検出して、
その検出信号をロード信号作成回路１３に出力する。以
上によって、分周クロックＲＥＦ０とＲＥＦ１との位相
差が１．５クロック以内にあるかどうかを検出する。

【００１８】ロード信号作成処理 ロード信号作成回路１３では、分周クロックＲＥＦ０と
ＲＥＦ１の位相差が１．５クロック以内の場合はロード
信号は作成せず、位相差が１．５クロック以上の場合の
みにおいて、基準クロックＲＥＦが立上がった直後の待
機系クロックＣＬＫ０（又は、ＣＬＫ１）の立ち下がり
のタイミングから１クロック幅のロード信号ｌｄ０（又
は、ｌｄ１）を作成して、クロック系選択信号ＡＣＴに
したがって待機系クロックの分周カウンタ１−０（又
は、１−１）に出力する。このとき、現用系クロックの
分周カウンタにはロード信号は出力しない。以下、分周
クロックＲＥＦ０とＲＥＦ１の位相差が０系クロックＣ
ＬＫ０もしくは１系クロックＣＬＫ１の幅で１．５クロ
ック以内であった場合、及び１．５クロック以上の場合
ついて、カウンタの制御方法を詳細に説明する。

【００１９】図５は、分周クロックＲＥＦ０とＲＥＦ１
の位相差が０系クロックＣＬＫ０もしくは１系クロック
ＣＬＫ１の幅で１．５クロック以内であった場合の図１
のクロック作成回路におけるカウンタの制御方法を示す
タイムチャートであり、０系→１系→０系の順で選択さ
れる系が切り替わる場合を示している。最初０系がクロ
ック系選択信号ＡＣＴによって選択されているとする。
０系クロックＣＬＫ１、０系カウンタ値は図５（Ａ）の
ようであり、分周クロックＲＥＦ０とＲＥＦ１は１．５
クロック以内の位相差とする。ここでは、分周クロック
ＲＥＦ０の立上がりが、分周クロックＲＥＦ１の立上が
りよりも早いものとする。その位相差が１．５クロック
以内であるため、１系の分周カウンタ１−１はロードさ
れない。そのため、１．５クロック以内の定常位相差を
持ちながら両系の分周カウンタ１−０、１−１は動作
し、分周クロックＲＥＦ０とＲＥＦ１も１．５クロック
以内の定常位相差を持ったままである。そのため、この
状態でクロック系選択信号ＡＣＴにより０系から１系に
系が切り替えが行われたならば、セレクタ２により基準
クロックＲＥＦとして分周クロックＲＥＦ１が選択され
て、基準クロックＲＥＦは分周クロックＲＥＦ０とＲＥ
Ｆ１の位相差分だけ右に移動する。

【００２０】次に、１系から０系へ系が切り替えられた
とすると、セレクタ２により基準クロックＲＥＦとして
分周クロックＲＥＦ０が選択されて、基準クロックＲＥ
Ｆは分周クロックＲＥＦ０とＲＥＦ１の位相差分だけ左
に移動する。このように、分周クロックＲＥＦ０とＲＥ
Ｆ１の位相差が１．５クロック以内の時は、系が切り替
わっても基準クロックＲＥＦは片方向に移動していくこ
とはなく、位相差分だけ左右に交互に移動するため、装
置として安定に動作する。次に、分周クロックＲＥＦ０
とＲＥＦ１の位相差が０系クロックＣＬＫ０もしくは１
系クロックＣＬＫ１の幅で１．５クロック以上ある場合
を考える。図６は、位相差が１．５クロック以上ある場
合の図１のクロック作成回路におけるカウンタの制御方
法を示すタイムチャートである。０系→１系の順で選択
される系が切り替わっていく場合を例にあげて説明す
る。

【００２１】最初０系が選択されているとする。０系ク
ロックＣＬＫ０と０系カウンタ値は図６（Ａ）のような
関係にあり、分周クロックＲＥＦ０とＲＥＦ１は１．５
クロック以上の位相差があり、しかも分周クロックＲＥ
Ｆ０の立上がりが分周クロックＲＥＦ１の立上がりより
も早いものとする。ロード信号作成回路１３では、位相
差が１．５クロック以上あるので、基準クロックＲＥＦ
（＝ＲＥＦ０）の立上がりと１系クロックＣＬＫ１の立
ち下がりとによりロード信号ｌｄ１を作成して、１系の
分周カウンタ１−１にロード信号ｌｄ１を出力する。そ
れにより、待機系である１系の分周カウンタ１−１がロ
ードされて、１系カウンタ値及び分周クロックＲＥＦ１
（ロード信号ｌｄ１が立ち上がる直前の１系クロックＣ
ＬＫ１の立上がりが分周クロックＲＥＦ１の立上がりと
なるため）は、図６（Ｃ）に示すとおりに基準クロック
ＲＥＦ（＝ＲＥＦ１）との位相差が１クロック以内に引
き込まれる。

【００２２】次に、クロック系選択信号ＡＣＴにより１
系への系の切り替えがされたとすると、１系のカウンタ
値にしたがって作成されている分周クロックＣＬＫ１が
基準クロックＲＥＦとして選択される。結果として、切
り替えた前後の基準クロックＲＥＦの位相差は、１クロ
ック以内に収まる。この状態は、図５で示した１．５ク
ロック以内の状態であり、この後、系を切り替えれば、
図５に示すように、基準クロックＲＥＦは分周クロック
ＲＥＦ０とＲＥＦ１の位相差分だけ左右に交互に動く。
このように、分周クロックＲＥＦ０とＲＥＦ１の位相差
が１．５クロック以上の時は、待機系の分周カウンタが
ロードされることによって位相差が１クロック以内に収
まるので、系が切り替わっても安定に動作する。以上の
ように、本実施例では、０系クロックＣＬＫ０と１系ク
ロックＣＬＫ１の位相差がどのような状態であっても、
系切り替えを繰り返した時に基準クロックＲＥＦが片方
向へ移動していくことはない。よって、後段の位相同期
ループ回路４に安定して基準クロックＲＥＦを供給する
ことができ、システムとして安定に動作することが可能
となる。なお、本発明は、上記実施例に限定されず種々
の変形が可能である。その変形例としては、例えば次の
ようなものがある。この冗長設計されたクロック系にお
ける分周カウンタの制御方法は遠隔多重伝送装置を例に
とって説明したが、同種の装置にも適用することが可能
である。

【００２３】

【発明の効果】以上詳細に説明したように、本発明によ
れば、第１と第２の分周カウンタの出力信号の位相差
が、第１又は第２のクロックの幅と比較して閾値よりも
大きい時にのみロード信号を第１又は第２の分周カウン
タにロードするようにしたので、第１と第２のクロック
の位相差がどのような状態であっても、系の切り替えを
繰り返した時に基準クロックが片方向へ移動することは
ない。そのため、安定して基準クロックを供給すること
ができる。

【図面の簡単な説明】

【図１】本発明の実施例を示すクロック作成装置におけ
るカウンタ制御方法を実施するためのクロック作成回路
の機能ブロック図である。

【図２】従来のクロック作成回路の機能ブロック図であ
る。

【図３】図２のクロック作成回路におけるカウンタの制
御方法を示すタイムチャートである。

【図４】従来の問題点を示すタイムチャートである。

【図５】図１のクロック作成回路におけるカウンタの制
御方法を示すタイムチャートである。

【図６】図１のクロック作成回路におけるカウンタの制
御方法を示すタイムチャートである。

【符号の説明】

１−０，１−１ 分周カウンタ ２ セレクタ ４ 位相同期ループ回路 １２ 位相差検出回路 １３ ロード信号作成回路 ＣＬＫ０ ０系伝送クロック ＣＬＫ１ １系伝送クロック ＡＣＴ クロック系選択信号 ＲＥＦ 基準クロック ＲＥＦ０，ＲＥＦ１ 分周クロック

Claims (1)

【特許請求の範囲】
1. 【請求項１】 第１のロード信号を初期化のタイミング
   信号として、第１のクロックを第１の分周カウンタによ
   り分周する第１のカウント処理と、 第２のロード信号を初期化のタイミング信号として、第
   ２のクロックを第２の分周カウンタにより分周する第２
   のカウント処理と、 クロック系選択信号に基づいて、前記第１又は第２の分
   周カウンタの出力信号を基準信号としてセレクタにより
   選択して、該選択された分周カウンタにより分周される
   クロックを現用系クロック、非選択の分周カウンタによ
   り分周されるクロックを待機系クロックとするクロック
   系選択処理と、 前記第１と第２の分周カウンタの出力信号の位相差が前
   記第１又は第２のクロックのクロック幅と比較して閾値
   よりも大きいときを位相差検出回路により検出する位相
   差検出処理と、 前記位相差検出処理により前記位相差が前記閾値よりも
   大きいことを検出された場合のみ、現用系クロックの分
   周カウンタの出力信号の変化点と待機クロック系のクロ
   ックの変化点とに基づいて、ロード信号作成回路により
   前記第１又は第２のロード信号を待機クロック系の分周
   カウンタに出力するロード信号作成処理とを、 実行することを特徴とするクロック作成回路におけるカ
   ウンタの制御方法。