JP2000287101A - 同期処理回路 - Google Patents

Abstract

(57)【要約】 【課題】 ディスプレイの同期安定度を向上させ、垂直
同期信号のパルス幅を水平同期信号周波数の整数倍とす
ることによって、簡易な回路によって構成することがで
きる同期処理回路を実現する。 【解決手段】 本同期処理回路において、ＬＰＦ１は外
部からのコンポジット信号５から垂直同期分離信号６を
分離し、１／２分周回路４は垂直同期分離信号６を１／
２に分周した垂直位相検出信号９を出力し、コンポジッ
ト信号５が入力された位相遅延部２はそれぞれが異なる
複数の位相遅延された水平同期信号１９〜２４を出力
し、垂直同期信号再生回路３は垂直同期分離信号６およ
び複数の位相遅延された水平同期信号１９〜２４を用い
て、水平同期信号との位相関係が確定された垂直同期信
号８を出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、カラー受像器にお
ける同期処理回路に関し、より特定的には、外部からカ
ラー受像器に入力される画像信号源が有する同期信号の
再生を行い、カラー受像器内の各回路ブロックに同期信
号を供給する同期処理回路に関する。

【０００２】

【従来の技術】図１４は、従来における同期処理回路の
構成を示したブロック図である。図１４において、本同
期処理回路は、外部からのコンポジット信号５が入力さ
れて垂直同期分離信号６を分離して出力するＬＰＦ１
と、コンポジット信号５が入力されて複数の異なる位相
遅延された水平同期信号１９〜２４を出力する位相遅延
部２と、複数の異なる位相遅延された水平同期信号１９
〜２４および垂直同期分離信号６が入力されて垂直同期
信号８を出力する垂直同期信号再生回路３とを備える。
位相遅延部２は、第１ないし第６の位相遅延回路２０１
〜２０６を含む。なお、ＬＰＦは、ローパスフィルタで
ある。以下、本同期処理回路の動作について説明する。

【０００３】図１５は、従来における同期処理回路の動
作を説明したタイムチャートである。図の上部に示され
たｔ１〜ｔ１３は、一定間隔の時刻を表している。具体
的には、時刻ｔ１〜時刻ｔ１３は、水平同期信号の立ち
上がりタイミングを表す時刻である。図１５に示される
ように、外部からディスプレイに入力されたコンポジッ
ト信号５は、垂直同期信号および水平同期信号が重畳さ
れた同期信号である。

【０００４】図１５において、水平同期信号は、時刻ｔ
１から時刻ｔ１３までの各時刻において立ち上がるパル
ス信号である。垂直同期信号は、時刻ｔ４において立ち
上がり、時刻ｔ８において立ち下がるパルス信号であ
る。このようなコンポジット信号５は、ＬＰＦ１へ入力
されると、周波数の高い水平同期周波数成分が遮断され
る。したがって、ＬＰＦ１は、コンポジット信号５から
水平同期周波数成分が差し引かれた垂直同期分離信号６
を再生することができる。

【０００５】また、コンポジット信号５は、位相遅延部
２に含まれる第１ないし第６の位相遅延回路２０１〜２
０６へそれぞれ入力される。入力されたコンポジット信
号５は、水平同期信号の周期に応じたパルスを発生す
る。第１ないし第６の位相遅延回路２０１〜２０６は、
水平同期信号の周期に応じたパルスを用いて、対応する
位相遅延回路において所定の間隔で位相が異なる水平同
期信号１９〜２４をそれぞれ出力する。

【０００６】以上のように位相遅延された複数の水平同
期信号１９〜２４および垂直同期分離信号６は、垂直同
期信号再生回路３へ入力される。垂直同期信号再生回路
３は、水平同期信号に対して位相関係を確定された垂直
同期信号８を出力する。

【０００７】次に、垂直同期信号再生回路３の詳細な構
成および動作について説明する。図１６は、垂直同期信
号再生回路３の詳細な構成例を示した図である。図１６
において、垂直同期信号再生回路３は、位相遅延された
水平同期信号１９、２１、２２および２４のいずれかと
垂直同期分離信号６とが入力されるフリップフロップ１
０〜１３と、フリップフロップ１０および１１からの信
号が入力されるＮＡＮＤゲート１５と、フリップフロッ
プ１２および１３からの信号が入力されるＮＡＮＤゲー
ト１６と、ＮＡＮＤゲート１５からの信号がセットに、
ＮＡＮＤゲート１６からの信号がリセットに入力される
セットリセット付きフリップフロップ１７と、セットリ
セット付きフリップフロップ１７からの信号を制御信号
とし、位相遅延された水平同期信号２０および２３とが
入力されて、そのいずれかを選択した信号２７を出力す
るマルチプレクサ１８と、垂直同期分離信号６およびマ
ルチプレクサ１８からの出力信号２７が入力されて垂直
同期信号８を出力するフリップフロップ１０とを備え
る。

【０００８】図１６において、フリップフロップ１０
は、垂直同期分離信号をラッチして、水平同期信号に対
して位相関係を確定された同期信号を出力するラッチ手
段としての役割を果たす。また、マルチプレクサ１８
は、垂直同期分離信号をラッチするための信号を複数の
位相遅延信号から選択して出力する信号選択手段として
の役割を果たす。さらに、フリップフロップ１０〜１３
と、ＮＡＮＤゲート１５および１６と、セットリセット
付きフリップフロップ１７とは、マルチプレクサ１８が
いずれの位相遅延信号を選択するか制御するための信号
をへ出力する信号選択制御手段としての役割を果たす。
以上のように構成された垂直同期信号再生回路３の動作
について、図１６および図１７を用いながら説明する。

【０００９】図１７は、図１５における時刻ｔ４から時
刻ｔ５までの垂直同期信号再生回路３の動作を示したタ
イムチャートである。図１７において、垂直同期分離信
号６におけるハイレベルとローレベルとのしきい値に一
致するタイミング（図中では時刻ｔＡとして示されてい
る）は、位相遅延された水平同期信号１９および２１が
立ち上がるタイミングの間に存在する。このような場合
において、図１７に示されるように、ＮＡＮＤゲート１
５からの出力信号は、位相遅延された水平同期信号２１
が立ち上がるタイミングでハイレベルからローレベルに
変化することになる。当該信号は、セットリセット付き
フリップフロップ１７のセット端子へ入力されるセット
入力信号２５である。

【００１０】一方、図１７において、垂直同期分離信号
６におけるハイレベルとローレベルとのしきい値に一致
するタイミングは、位相遅延された水平同期信号２２お
よび２４が立ち上がるタイミングの間には存在しない。
したがって、図１７に示されるように、ＮＡＮＤゲート
１６からの出力信号２６は、ハイレベルのまま変化しな
い。当該信号は、セットリセット付きフリップフロップ
１７のリセット端子へ入力されるリセット入力信号２６
である。

【００１１】このようなセット入力信号２５およびリセ
ット入力信号２６がセットリセット付きフリップフロッ
プ１７に供給されると、図１７に示されるように、セッ
トリセット付きフリップフロップ１７の出力信号３３は
ローレベルに固定されることになる。このセットリセッ
ト付きフリップフロップ１７の出力信号３３は、マルチ
プレクサ１８の制御端子に供給される。

【００１２】マルチプレクサ１８は、その制御端子にハ
イレベルの信号が入力された場合には、位相遅延された
水平同期信号２０を選択して出力する。また、ローレベ
ルの信号が入力された場合には、マルチプレクサ１８
は、位相遅延された水平同期信号２３を選択して出力す
る。したがって、その制御端子にローレベルの信号が入
力されたマルチプレクサ１８は、位相遅延された水平同
期信号２３を選択して出力する。

【００１３】この位相遅延された水平同期信号２３は、
垂直同期分離信号６におけるハイレベルとローレベルと
のしきい値に一致するタイミングに対して確実にラッチ
可能である。なぜなら、前述したように、垂直同期分離
信号６におけるハイレベルとローレベルとのしきい値に
一致するタイミングは、位相遅延された水平同期信号１
９および２１における立ち上がりのタイミングの間に存
在する以上、位相遅延された水平同期信号１９および２
１の間に存在する位相遅延された水平同期信号２０では
ラッチできるかどうかは不確実だからである。したがっ
て、フリップフロップ１４は、位相遅延された水平同期
信号２３によって、垂直同期分離信号６を確実にラッチ
することができる。

【００１４】ここで図１７においては、垂直同期分離信
号６におけるハイレベルとローレベルとのしきい値に一
致するタイミングが位相遅延された水平同期信号１９お
よび２１の間に存在する例を示した。しかし、垂直同期
分離信号６におけるハイレベルとローレベルとのしきい
値に一致するタイミングは、位相遅延された水平同期信
号２２および２４における立ち上がりのタイミングの間
に存在してもよい。そのような場合には、マルチプレク
サ１８は、位相遅延された水平同期信号２３ではなく、
位相遅延された水平同期信号２０を選択して出力する。
したがって、前述の場合と同様に、フリップフロップ１
４は、垂直同期分離信号６を確実にラッチすることがで
きる。

【００１５】したがって、本垂直同期信号再生回路３
は、位相遅延部２から出力される位相遅延された複数の
水平同期信号１９ないし２４が垂直同期分離信号６にお
けるハイレベルとローレベルとのしきい値に一致するタ
イミングを検出する信号として入力されることによっ
て、水平同期信号と垂直同期信号との位相関係を確定さ
せることができる。このように、本垂直同期信号再生回
路３は、確実に垂直同期分離信号６をラッチすることが
できるので、ディスプレイ内の各ディジタル信号処理回
路に対して確実に再生された垂直同期信号８を供給する
ことができる。

【００１６】

【発明が解決しようとする課題】しかしながら、上述の
ような従来における同期処理回路の構成によれば、ＬＰ
Ｆ１によって分離再生された垂直同期分離信号６におけ
るハイレベルとローレベルとのしきい値に一致するタイ
ミングが、図１５に示すように、位相遅延された水平同
期信号２０および２３のパルスタイミングに対して、と
もにほぼ一致している場合には、水平同期信号と垂直同
期分離信号６との位相関係が確定されないため、安定し
た垂直同期信号を確実に得ることができない。

【００１７】図１８は、垂直同期分離信号６の波形を部
分的に拡大した模式図である。図中の横方向に表された
点線は、垂直同期分離信号６におけるハイレベルとロー
レベルとのしきい値である。具体的には、当該しきい値
は、垂直同期分離信号６が入力されるフリップフロップ
１０〜１４において、入力信号がハイレベルであるかロ
ーレベルであるかを識別するためのしきい値である。

【００１８】図１８（ａ）は、図１１における時刻ｔ４
から時刻ｔ５までの垂直同期分離信号６の前端部におけ
る波形の模式図である。図中のｔＡは、図１７と同様に
垂直同期分離信号６がしきい値に達した時刻を表す。図
中のＴｓは、時刻ｔ４から時刻ｔＡまでの時間を表す。
図１８（ｂ）は、図１１における時刻ｔ８から時刻ｔ９
までの垂直同期分離信号６の後端部における波形の模式
図である。図中のｔＢは、垂直同期分離信号６がしきい
値に達した時刻を表す。図中のＴｅは、時刻ｔ８から時
刻ｔＢまでの時間を表す。

【００１９】図１８に示されるように、垂直同期分離信
号６の波形は、その先端部と後端部とでは形状が異なる
場合が多く、垂直同期分離信号６におけるハイレベルと
ローレベルとのしきい値に一致するタイミングｔＡおよ
びｔＢは、垂直同期分離信号６の先端部と後端部とでは
異なることが多い。したがって、垂直同期分離信号６の
後端部においては、前述した図１７における場合とは異
なり、垂直同期分離信号６におけるハイレベルとローレ
ベルとのしきい値に一致するタイミングが、位相遅延さ
れた水平同期信号２２および２４における立ち上がりの
タイミングの間に存在することがある。そのような場合
には、マルチプレクサ１８は、位相遅延された水平同期
信号２０を選択して出力する場合と、位相遅延された水
平同期信号２３を選択して出力する場合とがあることに
なる。その結果として、マルチプレクサ１８の出力信号
２７は、図１５に示されるように一定の水平同期周波数
にはならなくなる。このように、従来例の構成によれ
ば、水平同期信号と垂直同期分離信号６との位相関係が
確定されないため、安定した垂直同期信号を確実に得る
ことができないという問題点がある。

【００２０】さらに、図１５に示されるような場合に
は、垂直同期信号再生回路３から出力される垂直同期信
号のパルス幅が、水平同期信号周波数の整数倍とはなら
ない。したがって、ディスプレイの同期処理回路が複雑
化して、コストが上昇するという問題点がある。

【００２１】特に、上述のような現象は、種々の走査周
波数を有する画像信号源を入力信号としたマルチスキャ
ンモニターにおいて生じやすい。通常、ＬＰＦ１の遮断
周波数は固定である。そのため、コンポジット信号５に
重畳された垂直同期信号成分のパルス幅によっては、Ｌ
ＰＦ１の遮断周波数が重すぎる（低すぎる）場合があ
る。そのような場合には、ＬＰＦ１から出力される垂直
同期分離信号６は、非常に鈍る場合がある。例えば、図
１８に示すように、ＬＰＦ１から出力される垂直同期分
離信号６は、時刻ｔ４から時刻ｔ５までの間、または時
刻ｔ４から時刻ｔ５まで間に緩やかに変化する。その結
果、前述のように垂直同期分離信号６におけるハイレベ
ルとローレベルとのしきい値に一致するタイミングが、
前記位相遅延された水平同期信号２０及び２３のパルス
タイミングの双方にほぼ一致してしまうことになるの
で、上述のような問題を発生する原因となる。

【００２２】それ故に、本発明の目的は、垂直同期信号
と水平同期信号の位相関係を確定させることによってデ
ィスプレイの同期安定度を向上させることができ、ま
た、垂直同期信号のパルス幅を水平同期信号周波数の整
数倍とすることによって、簡易な回路によって構成する
ことができる同期処理回路を提供することである。

【００２３】

【課題を解決するための手段および発明の効果】第１の
発明は、ディスプレイ内に設けられて、入力される画像
信号源のコンポジット信号から当該ディスプレイにおけ
る同期を安定させるための同期信号を再生する同期処理
回路であって、コンポジット信号に含まれる垂直同期信
号を分離した垂直同期分離信号を出力する低域通過フィ
ルタと、垂直同期分離信号の周期を１／ｎ（但しｎは２
の倍数）に分周した垂直位相検出信号を出力する分周回
路と、コンポジット信号に含まれる水平同期信号に対し
て互いに異なる位相関係を有するように遅延させた位相
遅延信号をそれぞれ出力する複数の位相遅延回路と、垂
直同期分離信号と垂直位相検出信号と複数の位相遅延信
号とがそれぞれ入力されて、水平同期信号に対して位相
関係を確定された同期信号を出力する垂直同期信号再生
回路とを備える。

【００２４】上述のように、第１の発明によれば、水平
同期信号と垂直同期信号との位相を確定することが可能
となって、ディスプレイ内部に設けられた各回路に対し
て安定した垂直同期信号を供給することができる。

【００２５】第２の発明は、第１の発明に従属する発明
であって、分周回路は、垂直同期分離信号の周期を１／
２に分周した垂直位相検出信号を出力することを特徴と
する。

【００２６】上述のように、第２の発明によれば、１／
２の分周回路を備えることによって入力されるコンポジ
ット信号の微妙な位相変化に即応することが可能とな
り、ディスプレイ内部に設けられた各回路に対して安定
した垂直同期信号を供給することができる。

【００２７】第３の発明は、第１の発明に従属する発明
であって、垂直同期信号再生回路は、垂直同期分離信号
をラッチして、水平同期信号に対して位相関係を確定さ
れた同期信号を出力するラッチ手段と、ラッチ手段が垂
直同期分離信号をラッチするための信号を複数の位相遅
延信号から選択して、ラッチ手段へ出力する信号選択手
段と、垂直位相検出信号および複数の位相遅延信号が入
力されて、信号選択手段がいずれの位相遅延信号を選択
するか制御するための信号を信号選択手段へ出力する信
号選択制御手段とを含む。

【００２８】上述のように、第３の発明によれば、複数
の位相遅延信号が垂直同期分離信号におけるハイレベル
とローレベルとのしきい値に一致するタイミングを検出
する信号として入力されることによって、水平同期信号
と垂直同期信号との位相関係を確定させることができ
る。

【００２９】第４の発明は、第１の発明に従属する発明
であって、垂直同期信号再生回路からの信号が入力され
て、所定のパルス幅を有する同期信号を再生するパルス
幅再生回路をさらに備える。

【００３０】上述のように、第４の発明によれば、基準
となるタイミングのみが安定であれば、その他のタイミ
ングの安定度に関わりなく、設定されたパルス幅に従っ
たカウント動作を行って、安定した垂直同期信号を出力
することが可能となる。

【００３１】第５の発明は、第４の発明に従属する発明
であって、パルス幅再生回路は、垂直同期信号再生回路
から入力される信号の立ち上がり時を０として、入力さ
れるクロック信号にあわせて１ずつカウンタ値を加算す
るカウンタと、パルス幅を設定するために与えられたパ
ルス幅設定データとカウンタ値とを比較して、パルス幅
設定データに応じたパルス幅を有する信号を出力する比
較器とを含む。

【００３２】上述のように、第５の発明によれば、本パ
ルス幅再生回路は、予め設定され、あるいは演算によっ
て算出されたパルス幅に従って安定した信号を出力する
ことができる。

【００３３】第６の発明は、ディスプレイ内に設けられ
て、入力される画像信号源のコンポジット信号から当該
ディスプレイにおける同期を安定させるための同期信号
を再生する同期処理回路であって、コンポジット信号に
含まれる垂直同期信号を分離した垂直同期分離信号を出
力する低域通過フィルタと、コンポジット信号に含まれ
る水平同期信号に対して互いに異なる位相関係を有する
ように遅延させた位相遅延信号をそれぞれ出力する複数
の位相遅延回路と、垂直同期分離信号と複数の位相遅延
信号とをそれぞれ入力されて、水平同期信号に対して位
相関係を確定された信号を出力する垂直同期信号再生回
路と、垂直同期信号再生回路から出力される信号をラッ
チして、水平同期信号の整数倍の周期を有する同期信号
を出力するフリップフロップとを備える。

【００３４】上述のように、第６の発明によれば、簡易
な回路構成で水平同期信号周波数の整数倍となるパルス
幅を有する垂直同期信号を得ることができるので、ディ
スプレイの同期処理回路を簡易化することが可能とな
る。

【００３５】第７の発明は、第６の発明に従属する発明
であって、垂直同期信号再生回路は、垂直同期分離信号
をラッチして、水平同期信号に対して位相関係を確定さ
れた信号を出力するラッチ手段と、ラッチ手段が垂直同
期分離信号をラッチするための信号を複数の位相遅延信
号から選択して、ラッチ手段へ出力する信号選択手段
と、垂直同期分離信号および複数の位相遅延信号が入力
されて、信号選択手段がいずれの位相遅延信号を選択す
るか制御するための信号を信号選択手段へ出力する信号
選択制御手段とを含む。

【００３６】上述のように、第７の発明によれば、複数
の位相遅延信号が垂直同期分離信号におけるハイレベル
とローレベルとのしきい値に一致するタイミングを検出
する信号として入力されることによって、水平同期信号
と垂直同期信号との位相関係を確定させることができ
る。

【００３７】第８の発明は、第６の発明に従属する発明
であって、フリップフロップからの信号が入力されて、
所定のパルス幅を有する同期信号を再生するパルス幅再
生回路をさらに備える。

【００３８】上述のように、第８の発明によれば、基準
となるタイミングのみが安定であれば、その他のタイミ
ングの安定度に関わりなく、設定されたパルス幅に従っ
たカウント動作を行って、安定した垂直同期信号を出力
することが可能となる。したがって、簡易な回路構成
で、インタレース信号に対しても、水平同期信号周波数
の整数倍となるパルス幅を有する垂直同期信号を得るこ
とができるので、ディスプレイの同期処理回路を簡易化
することが可能となる。

【００３９】第９の発明は、第８の発明に従属する発明
であって、パルス幅再生回路は、フリップフロップから
入力される信号の立ち上がり時を０として、入力される
クロック信号に合わせて１ずつカウンタ値を加算するカ
ウンタと、パルス幅を設定するために与えられたパルス
幅設定データとカウンタ値とを比較して、パルス幅設定
データに応じたパルス幅を有する信号を出力する比較器
とを含む。

【００４０】上述のように、第９の発明によれば、本パ
ルス幅再生回路は、予め設定され、あるいは演算によっ
て算出されたパルス幅に従って安定した信号を出力する
ことができる。

【００４１】

【発明の実施の形態】（第１の実施形態）図１は、本発
明の第１の実施形態に係る同期処理回路の構成を示した
ブロック図である。図１において、本同期処理回路は、
外部からのコンポジット信号５が入力されて垂直同期分
離信号６を分離して出力するＬＰＦ１と、垂直同期分離
信号６が入力されて当該信号が１／２に分周された垂直
位相検出信号９を出力する１／２分周回路４と、コンポ
ジット信号５が入力されてそれぞれが異なる複数の位相
遅延された水平同期信号１９〜２４を出力する位相遅延
部２と、複数の位相遅延された水平同期信号１９〜２４
と垂直同期分離信号６と垂直位相検出信号９とが入力さ
れて垂直同期信号８を出力する垂直同期信号再生回路３
とを備える。また、位相遅延部２は、第１ないし第６の
位相遅延回路２０１〜２０６を含む。以下、本同期処理
回路の動作について説明する。

【００４２】図２は、本発明の第１の実施形態に係る同
期処理回路の動作を説明したタイムチャートである。図
の上部に示されたｔ１〜ｔ１９は、一定間隔の時刻を表
している。具体的には、時刻ｔ１〜時刻ｔ１９は、水平
同期信号の立ち上がりタイミングを表す時刻である。

【００４３】図２においては図１５と同様に、水平同期
信号は、時刻ｔ１から時刻ｔ１９までの各時刻において
立ち上がるパルス信号である。垂直同期信号は、時刻ｔ
４およびｔ１３において立ち上がり、時刻ｔ８およびｔ
１６において立ち下がるパルス信号である。

【００４４】図２に示されるように、外部からディスプ
レイに入力されたコンポジット信号５は、垂直同期信号
および水平同期信号が重畳された同期信号である。この
ようなコンポジット信号５は、ＬＰＦ１へ入力される
と、周波数の高い水平同期周波数成分が遮断される。し
たがって、ＬＰＦ１は、コンポジット信号５から水平同
期周波数成分が差し引かれた垂直同期分離信号６を再生
することができる。垂直同期分離信号６は、１／２分周
回路４へ入力されて１／２に分周され、垂直位相検出信
号９として出力される。

【００４５】また、コンポジット信号５は、位相遅延部
２に含まれる第１ないし第６の位相遅延回路２０１〜２
０６へそれぞれ入力される。入力されたコンポジット信
号５は、水平同期信号の周期に応じたパルスを発生す
る。第１ないし第６の位相遅延回路２０１〜２０６は、
水平同期信号の周期に応じたパルスを用いて、対応する
位相遅延回路において所定の間隔で位相が異なる水平同
期信号１９〜２４をそれぞれ出力する。

【００４６】以上のように位相遅延された複数の水平同
期信号１９〜２４と垂直同期分離信号６と垂直位相検出
信号９とは、垂直同期信号再生回路３へ入力される。垂
直同期信号再生回路３は、水平同期信号に対し位相関係
が確定された垂直同期信号８を出力する。

【００４７】次に、垂直同期信号再生回路３の詳細な構
成および動作について説明する。図３は、第１の実施形
態に係る垂直同期信号再生回路３の詳細な構成例を示し
た図である。図３において、垂直同期信号再生回路３
は、図１６における垂直同期信号再生回路３とほぼ同様
に構成される。したがって、図３の垂直同期信号再生回
路３においても、フリップフロップ１０は、垂直同期分
離信号をラッチして、水平同期信号に対して位相関係を
確定された同期信号を出力するラッチ手段としての役割
を果たす。また、マルチプレクサ１８は、垂直同期分離
信号をラッチするための信号を複数の位相遅延信号から
選択して出力する信号選択手段としての役割を果たす。
さらに、フリップフロップ１０〜１３と、ＮＡＮＤゲー
ト１５および１６と、セットリセット付きフリップフロ
ップ１７とは、マルチプレクサ１８がいずれの位相遅延
信号を選択するか制御するための信号をへ出力する信号
選択制御手段としての役割を果たす。

【００４８】ただし、図３の垂直同期信号再生回路３に
おいて、フリップフロップ１０〜１３には、垂直同期分
離信号６ではなく、垂直位相検出信号９が入力される点
が図１６における垂直同期信号再生回路３とは異なる。

【００４９】以上のように構成された垂直同期信号再生
回路３の動作について、図４を用いながら説明する。も
っとも、図３において、図１６の垂直同期信号再生回路
３と共通する各構成部の動作に関する説明は省略する。

【００５０】図４において、水平同期信号および垂直同
期信号が重畳されたコンポジット信号５は、ＬＰＦ１へ
入力される。ＬＰＦ１は、図４に示されるような、垂直
同期分離信号６を分離して出力する。この垂直同期分離
信号６は、１／２分周回路４へ入力される。１／２分周
回路４は、図４に示されるような、垂直同期分離信号６
におけるハイレベルとローレベルとのしきい値に一致す
るタイミングのうち、一方のタイミングでのみレベルが
変化する垂直位相検出信号９を出力する。

【００５１】この垂直位相検出信号９は、図３における
垂直同期信号再生回路３内に設けられたフリップフロッ
プ１０〜１３へ入力される。ここで、前述の図１８に示
されるように、垂直同期分離信号６におけるハイレベル
とローレベルとのしきい値に一致するタイミングは、垂
直同期分離信号６の先端部と後端部とでは異なることが
ある。しかし、上記のような構成によれば、垂直位相検
出信号９は、垂直同期分離信号６の先端部または後端部
のいずれか一方のみに一致するタイミングでのみレベル
が変化するにすぎない。このことによって、図２に示さ
れるように、マルチプレクサ１８の出力信号２７は、位
相遅延された水平同期信号２０もしくは２３のいずれか
に固定されて常に一定となる。

【００５２】もっとも、マルチプレクサ１８の出力信号
２７を位相遅延された水平同期信号２０もしくは２３の
いずれかに固定して常に一定にするような構成として
は、例えば、図３におけるフリップフロップ１７のセッ
トまたはリセットへの入力信号のいずれかを無効にする
ことが考えられる。しかし、図２においては、マルチプ
レクサ１８の出力信号２７は、位相遅延された水平同期
信号２３に固定されているが、垂直同期分離信号６の波
形やしきい値の如何によっては、位相遅延された水平同
期信号２０に固定される場合があることはもちろんであ
る。したがって、図３におけるフリップフロップ１７の
セットまたはリセットへの入力信号のいずれかを無効に
することによっては、常に水平同期信号に対し位相関係
が確定された垂直同期信号８を出力することはできな
い。

【００５３】以上のように、本実施形態に係る同期処理
回路の構成によれば、水平同期信号と垂直同期信号との
位相を確定することが可能となって、ディスプレイ内部
に設けられた各回路に対して安定した垂直同期信号を供
給することができる。

【００５４】なお、本実施形態においては、１／２分周
回路を用いて垂直同期分離信号６におけるハイレベルと
ローレベルとのしきい値に一致するタイミングのうち、
一方のみのタイミングでレベルが変化する垂直位相検出
信号を発生させる構成を用いた。しかし、１／２分周回
路を用いることなく、例えば１／４分周回路のような１
／ｎ（ただし、ｎは２の倍数）の分周回路を用いたとし
ても同様の効果を得ることができる。したがって、本実
施形態における分周回路は、１／２分周回路に限定され
ない。もっとも、ｎをあまりに大きくすると、コンポジ
ット信号５の微妙な位相変化に即応することが難しくな
るので、ｎの値に自ずと限界があることは言うまでもな
い。

【００５５】（第２の実施形態）図５は、本発明の第２
の実施形態に係る同期処理回路の構成を示したブロック
図である。図５における同期処理回路は、前述した図１
における同期処理回路とほぼ同様の構成である。ただ
し、図５における同期処理回路は、垂直同期信号再生回
路３からの出力信号が入力されるパルス幅再生回路２８
をさらに備える点のみが前述した図１における同期処理
回路とは異なる。したがって、同様の構成部分について
は同一の符号を用いて表し、その説明は省略する。

【００５６】ここで、本実施形態において新たに設けら
れるパルス幅再生回路２８について説明する。本発明の
第１の実施形態に係る同期処理回路において、垂直同期
信号再生回路３は、垂直位相検出信号９によって、垂直
同期分離信号６におけるハイレベルとローレベルとのし
きい値に一致するタイミングのうち、一方のタイミング
のみを基準として垂直同期信号８を得る。図２において
は、垂直同期分離信号６の前端部においてしきい値に一
致するタイミングを基準として垂直同期信号８を得る。

【００５７】このような構成においては、基準とされた
ハイレベルとローレベルとのしきい値に一致するタイミ
ングとは異なる側（図２においては、垂直同期分離信号
６の後端部）のハイレベルとローレベルとのしきい値に
一致するタイミングでマルチプレクサ１８の出力信号２
７によってラッチをかけようとした場合に、ラッチミス
が生じることが考えられる。図６は、このようなラッチ
ミスが生じる場合を示したタイミングチャートである。

【００５８】図６に示されるように、第１の実施形態に
係る同期処理回路は、垂直同期分離信号６の前端部にお
いては確実にラッチすることができるが、その後端部に
おいてはラッチすることができるとは限らない。このよ
うなラッチミスは、ディスプレイの同期安定を劣化させ
ることになる。

【００５９】そこで、図５に示されるように本実施形態
に係る同期処理回路は、垂直同期信号再生回路３の出力
をパルス幅再生回路２８に供給するように構成される。
このパルス幅再生回路２８は、後述するようなカウンタ
回路によって構成される。そのために、パルス幅再生回
路２８は、基準となるタイミングのみが安定であれば、
他方の側におけるタイミングの安定度に関わりなく、設
定されたパルス幅に従ったカウント動作を行って、安定
した垂直同期信号８を出力することが可能となる。

【００６０】このようなパルス幅再生回路２８の詳細な
構成について、以下に２つの例を用いて説明する。例え
ば第１に、本パルス幅再生回路２８は、図７のように構
成される。図７において、本パルス幅再生回路２８は、
基準パルスが入力される微分回路５０１と、微分回路５
０１からの出力信号５１が入力される第１のカウンタ５
０２と、第１のカウンタ５０２からの出力信号５２およ
びパルス幅設定データが入力される比較器５０３とを備
える。

【００６１】第１のカウンタ５０２は、図中ではＲで表
されているリセット端子へ入力される信号５１がハイレ
ベルの時には出力信号を０にリセットし、入力されるク
ロックにあわせて０から１ずつカウントアップされた値
を出力する。比較器５０３は、第１のカウンタ５０２か
ら入力された値Ａとパルス幅設定データＢとの大きさを
比較する。比較した結果、ＡがＢ未満の時には、比較器
５０３はハイレベルの信号を出力する。また、ＡがＢ以
上の時には、比較器５０３はローレベルの信号を出力す
る。

【００６２】図８は、このようなパルス幅再生回路２８
の動作を説明するためのタイミングチャートである。図
８において、パルス幅データは２に固定されるものとす
る。基準パルスが入力されると、微分回路５０１は、入
力されたパルスを微分した信号５１を出力する。当該信
号５１が入力されると、第１のカウンタ５０２はカウン
タ値を０にリセットして、入力されるクロックに合わせ
て、０から順に１ずつカウントアップされたカウンタ値
を出力する。比較器５０３は、第１のカウンタ５０２か
ら入力された値を監視して、当該値がパルス幅設定デー
タである２に達するまでハイレベルの信号を出力する。
第１のカウンタ５０２から入力された値が２に達した場
合には、比較器５０３はローレベルの信号を出力する。
その後、第１のカウンタ５０２から入力された値が０に
戻るまで、比較器５０３はローレベルの信号を出力し続
ける。以上の動作を繰り返すことによって、本パルス幅
再生回路２８は、設定されたパルス幅に従って安定した
信号を出力することができる。

【００６３】また、例えば第２に、本パルス幅再生回路
２８は、図９のように構成される。図９において、本パ
ルス幅再生回路２８は、基準パルスが入力される微分回
路５０１と、微分回路５０１からの出力信号６１が入力
される第１のカウンタ５０２と、微分回路５０１からの
出力信号６１および基準パルスが入力される第２のカウ
ンタ５０４と、第２のカウンタ５０４からの出力信号が
入力されてパルス幅設定データを出力する演算回路５０
５と、第１のカウンタ５０２からの出力信号６２および
パルス幅設定データが入力される比較器５０３とを備え
る。

【００６４】図９におけるパルス幅再生回路２８は、図
７におけるパルス幅再生回路２８に加えて、パルス幅設
定データを生成するために、第２のカウンタ５０４およ
び演算回路５０５を新たに備えている。したがって、図
９における微分回路５０１、第１のカウンタ５０２およ
び比較器５０３は、図７と同様であるので、同一の符号
を付して、その構成および動作に関する説明は省略す
る。

【００６５】図９において、第２のカウンタ５０４は、
図中ではＲで表されているリセット端子へ入力される信
号６１がハイレベルの場合、出力信号を０にリセットす
る。第２のカウンタ５０４は、図中ではＥで表されてい
るイネーブル端子へ入力される基準パルスがハイレベル
の時に、クロックにあわせて０からカウントアップされ
たカウンタ値を出力する。また、基準パルスがローレベ
ルの時には、第２のカウンタ５０４は、カウントアップ
されない現在のカウンタ値をそのまま出力する。

【００６６】図１０は、このような第２のカウンタ５０
４の動作を説明するためのタイミングチャートである。
図１０において、微分回路５０１は、入力された基準パ
ルスを微分した信号６１を出力する。当該信号６１が入
力されると、第２のカウンタ５０２は、カウンタ値を０
にリセットする。このとき、第２のカウンタ５０２のイ
ネーブル端子へ入力される基準パルスはハイレベルであ
るので、第２のカウンタ５０２は、入力されるクロック
に合わせて、０から順にカウントアップされたカウンタ
値の信号６３を出力する。その後、イネーブル端子へ入
力される基準パルスがローレベルになったときには、第
２のカウンタ５０２は、現状のカウンタ値（図１０にお
いては２）の信号６３をそのまま出力する。

【００６７】演算回路５０５は、第２のカウンタ５０４
から入力されたカウンタ値の最大値または最も頻度の多
い数値を演算して、演算によって得られた数値をパルス
幅設定データとして出力する。図１０においては、カウ
ンタ値の最大値は、最も頻度の多い数値と同様に、共に
２である。したがって、演算回路５０５は、パルス幅設
定データを２と設定して出力する。比較器５０３の動作
は、図７の場合と同様である。以上の動作を繰り返すこ
とによって、本パルス幅再生回路２８は、基準パルスか
ら演算によって得られたパルス幅に従って安定した信号
を出力することができる。

【００６８】なお、本パルス幅再生回路２８は、パルス
幅設定データを任意に設定されることによって、出力パ
ルス幅を変更できるようなものであれば、どのような構
成であってもよく、上述の構成例に限定されるわけでは
ない。また、本パルス幅再生回路２８におけるクロック
は、水平同期信号（もしくはコンポジット信号）が用い
られるが、水平同期信号からＰＬＬ回路により生成され
たクロックが用いられてもよく、特に限定されない。

【００６９】以上のように、第１の実施形態に係る同期
処理回路に対してパルス幅再生回路２８をさらに付加し
た構成によって、本発明の第２の実施形態に係る同期処
理回路は、第１の実施形態に係る同期処理回路よりも、
更に安定した垂直同期信号出力を得ることができる。

【００７０】（第３の実施形態）図１１は、本発明の第
３の実施形態に係る同期処理回路の構成を示したブロッ
ク図である。図１１における同期処理回路は、前述した
図１における同期処理回路とほぼ同様の構成である。た
だし、図１１における同期処理回路は、１／２分周回路
を備えず、垂直同期信号再生回路３からの出力信号およ
び位相遅延された水平同期信号２０が入力されるフリッ
プフロップ２９をさらに備える。図１１における同期処
理回路は、この点のみが前述した図１における同期処理
回路の構成とは異なる。したがって、同様の構成部分に
ついては同一の符号を用いて表し、その説明は省略す
る。

【００７１】次に、本実施形態において新たに設けられ
たフリップフロップ２９について説明する。本実施形態
に係る同期処理回路において、垂直同期信号再生回路３
から出力される信号３０のパルス幅は、以下に詳述する
ように水平同期信号周波数の整数倍にならない場合があ
る。そこで、本実施形態に係る同期処理回路は、フリッ
プフロップ２９が新たに設けられて、垂直同期信号再生
回路３から出力される信号３０がフリップフロップ２９
のデータ端子へ入力されるように構成する。また、垂直
同期信号再生回路３内に設けられたマルチプレクサ１８
の一方に入力される位相遅延された水平同期信号２０を
用いて、当該信号がフリップフロップ２９のクロック端
子へ入力されるように構成する。このように本同期処理
回路を構成することによって、垂直同期信号８は、水平
同期信号周波数の整数倍のパルス幅を有する信号にする
ことができる。

【００７２】図１２は、垂直同期信号再生回路３から出
力される信号３０のパルス幅が水平同期信号周波数の整
数倍にならない場合を示すタイミングチャートである。
以下、図１２を用いながら、フリップフロップ２９から
の出力信号、すなわち垂直同期信号８が水平同期信号周
波数の整数倍のパルス幅を有する理由について説明す
る。

【００７３】図１２において、垂直同期信号再生回路３
から出力される信号３０は、図１５を用いて前述したよ
うに、一定の水平同期周波数とならない。図１２におい
ては、位相遅延された水平同期信号２０および２３は、
位相が０．５Ｈ幅だけ異なるものとする。そうすれば、
垂直同期信号再生回路３から出力される信号３０のパル
ス幅は３．５Ｈ幅となる。しかし、フリップフロップ２
９は、そのクロック端子に位相遅延された水平同期信号
２０が入力されている。したがって、フリップフロップ
２９から出力される垂直同期信号８は、位相遅延された
水平同期信号２０と同じタイミングで出力されることに
なる。以上の理由によって、フリップフロップ２９から
出力された垂直同期信号８は、位相遅延された水平同期
信号２０のパルス幅の整数倍の幅を有することになる。
図１２においては、垂直同期信号８のパルス幅は４Ｈ幅
となる。

【００７４】なお、本実施形態においては、パルス幅再
生を行うフリップフロップ２９のクロックとして位相遅
延された水平同期信号２０が用いられた。しかし、他の
位相遅延された水平同期信号１９および２１〜２４を用
いても同様の効果を得ることができる。したがって、パ
ルス幅再生を行うフリップフロップ２９のクロックとし
ては、水平同期信号と同一の周波数を有する信号であれ
ばよく、位相遅延された水平同期信号２０に限定される
わけではない。

【００７５】以上のような本発明の第３の実施形態に係
る同期処理回路によって、簡易な回路構成で水平同期信
号周波数の整数倍となるパルス幅を有する垂直同期信号
を得ることができるので、ディスプレイの同期処理回路
を簡易化することが可能となる。

【００７６】（第４の実施形態）図１３は、本発明の第
４の実施形態に係る同期処理回路の構成を示したブロッ
ク図である。図１３における同期処理回路は、前述した
図１１における同期処理回路とほぼ同様の構成である。
ただし、図１３における同期処理回路は、フリップフロ
ップ２９からの出力信号が入力されるパルス幅再生回路
３２をさらに備える点のみが前述した図１１における同
期処理回路とは異なる。したがって、同様の構成部分に
ついては同一の符号を用いて表し、その説明は省略す
る。

【００７７】次に、本実施形態に係る同期処理回路にお
いて、パルス幅再生回路３２が付加された理由について
説明する。ディスプレイがインタレース対応であって、
本同期処理回路にインターレース信号が入力されるとす
る。このような場合、フリップフロップ２９へ入力され
るクロックは、１／２周期、すなわち０．５Ｈ幅のパル
ス信号となる。したがって、フリップフロップ２９から
出力される垂直同期信号のパルス幅が水平同期信号周波
数の整数倍とはならない。

【００７８】この点、一般的にディスプレイをインタレ
ース対応にする場合には、水平同期信号周波数を２逓倍
する倍速水平同期信号発生回路が用いられて、水平同期
信号と垂直同期信号との位相関係を一定に保つようにす
る構成が従来より知られている。しかしながら、このよ
うな従来の構成を用いてインタレース信号への対応を行
ったとしても、やはりフリップフロップ２９に入力され
るクロックは、水平同期信号周波数の１／２周期である
から、フリップフロップ２９から出力される垂直同期信
号のパルス幅が水平同期信号周波数の整数倍とはならな
い。

【００７９】そこで、図１３に示すように、本実施形態
に係る同期処理回路は、フリップフロップ２９の出力を
パルス幅再生回路３２へ入力するように構成される。図
１３において、パルス幅再生回路３２は、パルス幅設定
データを任意に設定することによって、出力パルス幅を
フリップフロップ２９に入力されるクロックの偶数倍に
することができる。したがって、水平同期信号と垂直同
期信号との位相関係を保ちつつ、その垂直同期信号８の
パルス幅を常に水平同期信号周波数の整数倍にすること
が可能となる。

【００８０】なお、パルス幅再生回路２８の詳細な構成
については、図７および図９を用いて前述した。もちろ
ん、前述のように本パルス幅再生回路２８は、パルス幅
設定データを任意に設定されることによって、出力パル
ス幅を変更することができるものであれば、どのような
構成であってもよい。

【００８１】以上のように本実施形態に係る同期処理回
路の構成によって、簡易な回路構成で、インタレース信
号に対しても、水平同期信号周波数の整数倍となるパル
ス幅を有する垂直同期信号を得ることができるので、デ
ィスプレイの同期処理回路を簡易化することが可能とな
る。

【００８２】最後に、上述したような第１ないし第４の
実施形態に係る同期処理回路は、ディスプレイ内に設け
られて、入力される画像信号源のコンポジット信号から
当該ディスプレイにおける同期を安定させるための同期
信号を再生するように構成される。しかし、このような
構成は説明の便宜上のものであって、本同期処理回路
は、画像信号源のコンポジット信号が入力される場合に
限定されるわけではない。例えば、本同期処理回路は、
電圧をポンプアップするアンプと合わせて、偏向同期信
号が入力される場合にも用いることができる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態における同期処理回路
の構成を示したブロック図である。

【図２】本発明の第１の実施形態における垂直同期信号
再生回路の動作を説明したタイムチャートである。

【図３】本発明の第１の実施形態における垂直同期信号
再生回路の構成を示したブロック図である。

【図４】本発明の第１の実施形態における同期処理回路
の動作を説明したタイムチャートである。

【図５】本発明の第２の実施形態における同期処理回路
の構成を示したブロック図である。

【図６】本発明の第２の実施形態における同期処理回路
の動作を説明したタイムチャートである。

【図７】本発明の第２の実施形態におけるパルス幅再生
回路の構成例を示したブロック図である。

【図８】図７におけるパルス幅再生回路の動作を説明し
たタイムチャートである。

【図９】本発明の第２の実施形態におけるパルス幅再生
回路の構成例を示したブロック図である。

【図１０】図９におけるパルス幅再生回路の動作を説明
したタイムチャートである。

【図１１】本発明の第３の実施形態における同期処理回
路の構成を示したブロック図である。

【図１２】本発明の第３の実施形態における同期処理回
路の動作を説明したタイムチャートである。

【図１３】本発明の第４の実施形態における同期処理回
路の構成を示したブロック図である。

【図１４】従来における同期処理回路の構成を示したブ
ロック図である。

【図１５】従来における同期処理回路の動作を説明した
タイムチャートである。

【図１６】従来における垂直同期信号再生回路の構成を
示したブロック図である。

【図１７】従来における垂直同期信号再生回路の動作を
説明したタイムチャートである。

【図１８】垂直同期分離信号６の波形を部分的に拡大し
た模式図である。

【符号の説明】

１ ＬＰＦ ２ 位相遅延部 ３ 垂直同期信号再生回路 ４ １／２分周回路 ５ コンポジット信号 ６ 垂直同期分離信号 ８ 垂直同期信号 ９ 垂直位相検出信号 １０〜１４ フリップフロップ １５、１６ ＮＡＮＤゲート １７ セットリセット付きフリップフロップ １８ マルチプレクサ １９〜２４ 位相遅延された水平同期信号 ２８ パルス幅再生回路 ２９ フリップフロップ ３２ パルス幅再生回路 ２０１〜２０６ 第１ないし第６の位相遅延回路 ５０１ 微分回路 ５０２ 第１のカウンタ ５０３ 比較器 ５０４ 第２のカウンタ ５０５ 演算回路

Claims (9)

【特許請求の範囲】
1. 【請求項１】 ディスプレイ内に設けられて、入力され
   る画像信号源のコンポジット信号から当該ディスプレイ
   における同期を安定させるための同期信号を再生する同
   期処理回路であって、 前記コンポジット信号に含まれる垂直同期信号を分離し
   た垂直同期分離信号を出力する低域通過フィルタと、 前記垂直同期分離信号の周期を１／ｎ（但しｎは２の倍
   数）に分周した垂直位相検出信号を出力する分周回路
   と、 前記コンポジット信号に含まれる水平同期信号に対して
   互いに異なる位相関係を有するように遅延させた位相遅
   延信号をそれぞれ出力する複数の位相遅延回路と、 前記垂直同期分離信号と前記垂直位相検出信号と複数の
   前記位相遅延信号とがそれぞれ入力されて、前記水平同
   期信号に対して位相関係を確定された前記同期信号を出
   力する垂直同期信号再生回路とを備える、同期処理回
   路。
2. 【請求項２】 前記分周回路は、前記垂直同期分離信号
   の周期を１／２に分周した垂直位相検出信号を出力する
   ことを特徴とする、請求項１に記載の同期処理回路。
3. 【請求項３】 前記垂直同期信号再生回路は、 前記垂直同期分離信号をラッチして、前記水平同期信号
   に対して位相関係を確定された前記同期信号を出力する
   ラッチ手段と、 前記ラッチ手段が前記垂直同期分離信号をラッチするた
   めの信号を複数の前記位相遅延信号から選択して、前記
   ラッチ手段へ出力する信号選択手段と、前記垂直位相検
   出信号および複数の前記位相遅延信号が入力されて、前
   記信号選択手段がいずれの前記位相遅延信号を選択する
   か制御するための信号を前記信号選択手段へ出力する信
   号選択制御手段とを含む、請求項１に記載の同期処理回
   路。
4. 【請求項４】 前記垂直同期信号再生回路からの信号が
   入力されて、所定のパルス幅を有する同期信号を再生す
   るパルス幅再生回路をさらに備える、請求項１に記載の
   同期処理回路。
5. 【請求項５】 前記パルス幅再生回路は、 前記垂直同期信号再生回路から入力される信号の立ち上
   がり時を０として、入力されるクロック信号にあわせて
   １ずつカウンタ値を加算するカウンタと、 パルス幅を設定するために与えられたパルス幅設定デー
   タと前記カウンタ値とを比較して、前記パルス幅設定デ
   ータに応じたパルス幅を有する信号を出力する比較器と
   を含む、請求項４に記載の同期処理回路。
6. 【請求項６】 ディスプレイ内に設けられて、入力され
   る画像信号源のコンポジット信号から当該ディスプレイ
   における同期を安定させるための同期信号を再生する同
   期処理回路であって、 前記コンポジット信号に含まれる垂直同期信号を分離し
   た垂直同期分離信号を出力する低域通過フィルタと、 前記コンポジット信号に含まれる水平同期信号に対して
   互いに異なる位相関係を有するように遅延させた位相遅
   延信号をそれぞれ出力する複数の位相遅延回路と、 前記垂直同期分離信号と複数の前記位相遅延信号とをそ
   れぞれ入力されて、前記水平同期信号に対して位相関係
   を確定された信号を出力する垂直同期信号再生回路と、 前記垂直同期信号再生回路から出力される信号をラッチ
   して、前記水平同期信号の整数倍の周期を有する前記同
   期信号を出力するフリップフロップとを備える、同期処
   理回路。
7. 【請求項７】 前記垂直同期信号再生回路は、 前記垂直同期分離信号をラッチして、前記水平同期信号
   に対して位相関係を確定された信号を出力するラッチ手
   段と、 前記ラッチ手段が前記垂直同期分離信号をラッチするた
   めの信号を複数の前記位相遅延信号から選択して、前記
   ラッチ手段へ出力する信号選択手段と、 前記垂直同期分離信号および複数の前記位相遅延信号が
   入力されて、前記信号選択手段がいずれの前記位相遅延
   信号を選択するか制御するための信号を前記信号選択手
   段へ出力する信号選択制御手段とを含む、請求項６に記
   載の同期処理回路。
8. 【請求項８】 前記フリップフロップからの信号が入力
   されて、所定のパルス幅を有する同期信号を再生するパ
   ルス幅再生回路をさらに備える、請求項６に記載の同期
   処理回路。
9. 【請求項９】 前記パルス幅再生回路は、 前記フリップフロップから入力される信号の立ち上がり
   時を０として、入力されるクロック信号に合わせて１ず
   つカウンタ値を加算するカウンタと、 パルス幅を設定するために与えられたパルス幅設定デー
   タと前記カウンタ値とを比較して、前記パルス幅設定デ
   ータに応じたパルス幅を有する信号を出力する比較器と
   を含む、請求項８に記載の同期処理回路。