JP3000712B2 - 位相制御回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、内部クロック信号の位
相をある基本信号の位相に一致させ、安定した位相のク
ロック信号を出力する位相制御回路に利用する。

【０００２】

【従来の技術】データ伝送においては、受信側から送ら
れてくるジッタノイズを持った伝送波形より、誤りなく
情報を取り出さなければならない。直列データ伝送で
は、データがビット単位に直列に送られる。従って、伝
送信号からデータを取り出すには、ビットの区切りを見
いだすこと、すなわちビット同期が必要である。

【０００３】この同期の技術は、伝送にとって非常に重
要であり、同期の能力を高めることが伝送の品質を向上
させる大きな力となる。これに役立つのがＰＬＬ（位相
同期ループ、Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）
で、位相に関する自動制御である。ＰＬＬの目的は、内
部クロック信号の位相を受信信号の位相に一致させると
ともに、ジッタをなくして安定した位相を持つクロック
信号を出力することである。よって、ＰＬＬ回路（位相
制御回路）では、受信信号の立ち上がり時期に対する内
部クロック信号の立ち上がり時期の遅れまたは進みを位
相比較器によって検出し、遅れている場合には内部クロ
ック信号を進め、進んでいる場合には内部クロック信号
を遅らせるように制御が行われる。ただし、ゆらぎ（ジ
ッタ）等による受信信号の位相の一時的変動に速やかに
内部クロック信号を追従させると、安定した位相を持つ
クロック信号を得ることができなくなる。従って、従来
のＰＬＬはその構成要素にフィルタを付加し、位相変動
のゆらぎを吸収し、安定した位相のクロック信号を得る
ようにしている。

【０００４】従来の位相制御回路の構成を図６に、その
タイミング図を図７（ａ）および（ｂ）に示す。図６に
おいて、３１は、受信信号２０１と分周器３３の出力信
号２０２を入力とし位相を比較する位相比較器であり、
分周器３３の出力信号２０２すなわち内部抽出信号の立
ち上がり時に受信信号２０１が、論理「０」か「１」か
を出力する。３２は位相比較器３１の出力に応じて、分
周比を変化させる信号を分周器３３に出力するフィルタ
であり、３３はフィルタ３２の出力信号２０４とマスタ
ークロック信号２０３を入力とし、フィルタ３２の出力
信号２０４に従って、マスタークロック信号２０３の分
周比を変化させる分周器である。２０５および２０６
は、各々フィルタ３２内のカウンタで用いる上限値と下
限値を指定する上限指定信号および下限指定信号であ
る。

【０００５】以下にフィルタ３２の動作を説明する。フ
ィルタ３２内には、位相比較器３１からの入力が「１」
のときは＋１、「０」のときは−１カウントするアップ
ダウンカウンタがあり、そのカウント値が所定の上限指
定信号２０５、または下限指定信号２０６の示す上限値
または下限値に達したかどうかをフィルタ３２内の比較
回路で判定する。ここで、カウント値が上限値または下
限値に達していない場合は何も処理を行わないが、カウ
ント値が上限値または下限値に達した場合には、分周比
の増加または減少を指定する出力信号２０４を分周器３
３へ出力する。

【０００６】すなわち、フィルタ３２では、同じ方向に
位相ずれが累積何回おこったかをアップダウンカウンタ
でカウントし、カウンタが所定の値（上限指定信号２０
５または下限指定信号２０６により指定された値）に達
したならば、分周比を増加または減少させることによ
り、位相が安定したクロック信号を再生することができ
る。

【０００７】受信信号２０１と分周器３３の出力である
内部抽出信号２０２との位相比較は、図７（ａ）および
（ｂ）で示すような形で行われている。例えば、内部抽
出信号２０２が受信信号２０１に対して累積３回位相が
遅れたときは、分周比を１減少させ、累積３回位相が進
んだときには、分周比を１増加させる場合について以下
に述べる。

【０００８】図７（ａ）において、位相比較器３１で、
Ａ点では内部抽出信号２０２の立ち上がりで受信信号２
０１は論理「０」を持ち、そのためフィルタ３２のカウ
ンタは、−１カウントする。Ｂ点でも、内部抽出信号２
０２の立ち上がりで受信信号２０１は論理「０」を持
ち、カウンタはさらに−１カウントし、カウンタは−２
を示す。Ｃ点でも同様に内部抽出信号２０２の立ち上が
りで受信信号２０１は論理「０」を持ち、フィルタ３２
のカウンタは−１カウントし−３を示す。すなわち、Ａ
点、Ｂ点、Ｃ点で累積３回、受信信号２０１に対して内
部抽出信号２０２の位相が進んでいることになる。累積
３回位相が進んだことを示すフィルタ３２の出力信号２
０４により、分周器３３の分周比が１増加される。この
ため、分周器３３から出力される内部制御信号２０２の
クロック信号幅は長くなり、Ｄ点で示すように受信信号
２０１に内部抽出信号２０２の位相が近づく。これらの
操作を繰り返しているうちに、受信信号２０１と内部抽
出信号２０２との同期がとれた状態となる。

【０００９】図７（ｂ）において、位相比較器３１でＥ
点では内部抽出信号２０２の立ち上がりで受信信号２０
１は論理「１」を持ち、そのため、フィルタ３２のカウ
ンタは＋１カウントする。Ｆ点でも、内部抽出信号２０
２の立ち上がりで受信信号２０１は論理「１」を持ち、
カウンタはさらに＋１カウントされ＋２を示す。Ｇ点で
も同様に内部抽出信号２０２の立ち上がりで受信信号２
０１は、論理「１」を持ち、カウンタは＋１カウント
し、＋３を示す。すなわち、Ｅ点、Ｆ点、Ｇ点で累積３
回、受信信号２０１に対して内部抽出信号２０２の位相
が遅れたことになる。累積３回位相が遅れたことを示す
フィルタ３２の出力信号２０４により、分周器３３の分
周比が１減少される。このため、分周器３３から出力さ
れる内部抽出信号２０２のクロック信号幅がマスターク
ロック信号２０３の１クロック分短くなり、Ｈ点で示す
ように、受信信号２０１に内部抽出信号２０２の位相が
近づく。これらの操作を繰り返しているうちに、受信信
号２０１と内部抽出信号２０２との同期がとれた状態と
なる。

【００１０】

【発明が解決しようとする課題】前述した従来の位相制
御回路の構成では、受信信号と内部抽出信号の位相比較
において位相ずれの大きさが検出できず、位相が遅れて
いる。あるいは、進んでいるという情報だけで、ある一
定値の分周比の増加あるいは減少が行われている。この
場合、一般に分周比は１増加、変化なし、１減少の三通
りが実行される。従って、従来の構成の位相制御回路で
は初期収束、あるいは、位相が突発的に大きくずれたと
きの、同期のとれない状態から同期状態に入るまでの時
間、すなわち引きこみ時間が長くなる欠点がある。ま
た、分周比をＪ増加、変化なし、Ｊ減少（Ｊは２以上の
自然数）の三通りとすれば、引きこみ時間を短くし、追
従範囲も広くできるが、再生された信号のジッタ量が大
きくなる欠点がある。

【００１１】すなわち、従来の位相制御回路では、位相
差を検出できないため、同期のとれない状態とほぼ同期
のとれている状態との区別がつかない。ジッタの抑制
と、追従範囲を広くし引き込み時間を短縮することは相
反するので、前述の従来の位相制御回路では両方を同時
に満足させることはできない欠点がある。

【００１２】本発明の目的は、前記の欠点を除去するこ
とにより、ジッタを抑制するとともに引き込み時間を短
縮できる位相制御回路を提供することにある。

【００１３】

【課題を解決するための手段】本発明は、内部クロック
信号の位相を入力される基本信号の位相に一致させる制
御を行う手段を備えた位相制御回路において、前記基本
信号を入力としマスタークロック信号に同期したクロッ
ク信号によりシフトを行いラッチ信号入力時にその内容
を出力するシフトレジスタと、このシフトレジスタの出
力に従って、分周比を選択する第一制御信号と、前記ラ
ッチ信号の周期を選択する第二制御信号とを出力するデ
コーダと、前記第一制御信号を入力として前記マスター
クロック信号を１／（Ｍ−１）、１／Ｍまたは１／（Ｍ
＋１）（Ｍは自然数）の少なくとも三通り以上の分周比
を実行して出力する可変分周器と、この可変分周器の出
力信号を所定の分周比で分周し内部抽出信号を出力する
固定分周器と、前記内部抽出信号および前記第二制御信
号を入力とし前記ラッチ信号を出力するタイミング回路
とを含むことを特徴とする。

【００１４】

【作用】基本信号と内部抽出信号の位相比較をシフトレ
ジスタを用いて行い、その位相差をシフトレジスタの内
容で読み出し、その位相差に従って適切な位相制御を実
行する。すなわち、デコーダは、シフトレジスタの出力
に従って、分周比を選択する第一制御信号と、ラッチ信
号の周期を選択する第二制御信号とを出力し、可変分周
器は、第一制御信号によりマスタークロック信号を少な
くとも１／（Ｍ−１）、１／Ｍ、１／（Ｍ＋１）の三通
りの分周比、例えば、位相差が＋（基本信号の位相が内
部抽出信号より進んでいる）のとき１／（Ｍ−１）、所
定範囲内のとき１／Ｍ、−のとき１／（Ｍ＋１）に分周
して出力し、固定分周器は、この出力信号所定の分周比
で分周した内部抽出信号を出力する。そして、タイミン
グ回路は、この内部抽出信号を第二制御信号により、位
相差が大きい場合は基本信号の周期ごとにシフトレジス
タに対してラッチ信号を出力し、位相差が小さい場合は
複数周期ごとにラッチ信号を出力する。

【００１５】従って、ジッタを抑制するとともに引き込
み時間を短縮することが可能となる。

【００１６】

【実施例】以下、本発明の実施例について図面を参照し
て説明する。なお、以下の実施例は、マスタークロック
信号を９．８３０４ＭＨｚとし、位相制御を行った１．
２２８８ＭＨｚのクロック信号を抽出、１．２２８８Ｍ
Ｈｚの１２８クロックでサンプリング周期９．６ＫＨｚ
の１周期分となる場合を示す。

【００１７】図１は本発明の第一実施例を示すブロック
構成図で、シフトレジスタは６ビット、可変分周器は１
／７、１／８、１／９の三通りの分周比をもつものとし
たものである。

【００１８】本第一実施例は、本発明の特徴とするとこ
ろの、ある基本信号１０１を入力としマスタークロック
信号１０２に同期した１．２２８８ＭＨｚをシフトクロ
ック信号１０３としてシフトし、ラッチ信号１０４の入
力時にその内容を出力する６ビットのシフトレジスタ１
１と、シフトレジスタ１１の出力に従って第一制御信号
１０５と第二制御信号１０６とを出力するデコーダ１２
と、マスタークロック信号１０２を１／７、１／８、１
／９、分周の三通りから第一制御信号１０５に従って分
周し分周信号１０７を出力する１／７、１／８、１／９
の三通りの分周比を実現する可変分周器１３と、分周信
号１０７を入力し１／１２８分周し内部抽出信号１０８
を出力する固定分周器１４と、固定分周器１４からの内
部抽出信号１０８とデコーダ１２からの第二制御信号１
０６とを入力しラッチ信号１０４を出力するタイミング
回路１５とを備えている。

【００１９】図２は図１のタイミング回路１５の一例を
示すブロック構成図である。タイミング回路１５は、ダ
ウンカウンタ２１と、Ｄ形のフリップフロップ２２〜２
５と、ダウンカウンタ２１の出力によりフリップフロッ
プ２５からのラッチ信号１０４の出力を制御するスイッ
チ２６と、インバータ２７とを含んでいる。

【００２０】次に、本第一実施例の動作について、図３
（ａ）、（ｂ）および（ｃ）、図４（ａ）、（ｂ）およ
び（ｃ）、ならびに表１を参照して説明する。ここで、
図３（ａ）、（ｂ）および（ｃ）は図２のタイミング回
路１５の動作を示すタイミング図、図４（ａ）、（ｂ）
および（ｃ）はシフトレジスタ１１の動作を示すタイミ
ング図、および表１は図１のデコーダ１２の動作を説明
するための表である。

【００２１】図３（ａ）はタイミング回路１５の出力で
あるラッチ信号１０４のタイミングを説明するためのも
のである。固定分周器１４の出力である内部抽出信号１
０８に対し、シフトレジスタ１１の６ビットの半分であ
るシフトクロック信号１０３の３クロック分遅延させた
信号をラッチ信号１０４として出力する。このラッチ信
号１０４は、図２におけるスイッチ２６がスイッチオン
のとき出力され、スイッチオフのとき出力されない。

【００２２】また、図３（ｂ）に示したように、ラッチ
信号１０４のパルス幅を約３０μｓｅｃと設定し、ラッ
チ信号１０４の立ち下がりで第二制御信号１０６の値を
ダウンカウンタ２１に書き込み、内部抽出信号１０８の
立ち下がりでカウントダウンする。そして、カウンタ値
が「０」のとき出力「０」としスイッチ２６をスイッチ
オンとする。すなわち、ラッチ信号１０４が出力され
る。カウンタ値が「０」以外のとき、出力「１」とな
り、スイッチ２６はスイッチオフとなる。すなわち、ラ
ッチ信号１０４は出力されない。位相が同期している場
合、図３（ｂ）に示したように第二制御信号は「３」を
出力するものとする。これは内部抽出信号１０８、すな
わち基本信号１０１の３周期に１回ラッチ信号１０４を
出力する結果となる。

【００２３】位相差が大きい場合、図３（ｃ）に示した
ように、第二制御信号は「１」を出力するものとする。
これは内部抽出信号１０８、すなわち基本信号１０１の
周期ごとにラッチ信号１０４を出力する結果となる。

【００２４】次に、図４（ａ）、（ｂ）および（ｃ）を
用いて６ビットのシフトレジスタ１１の動作を説明す
る。図４（ａ）は基本信号１０１と内部抽出信号１０８
の位相が一致している場合、図４（ｂ）は基本信号１０
１の位相が遅れている場合、および図４（ｃ）は基本信
号１０１の位相が進んでいる場合を示す。

【００２５】まず、図４（ａ）について説明する。ラッ
チ信号１０４は前述したように内部抽出信号１０８より
シフトクロック信号１０３の３クロック分遅延させた信
号である。シフトクロック信号１０３とマスタークロッ
ク信号は同期しているため、基本信号１０１も信号が立
ち上がって３クロック分遅れているとほぼ位相一致を示
す。よって、ラッチしたレジスタの内容が（０、０、
０、１、１、１）であるとき、これは基本信号１０１と
内部抽出信号１０８の位相一致を示している。

【００２６】次に、図４（ｂ）において、シフトレジス
タ１１の内容は（０、０、０、０、０、１）となる。こ
れは内部抽出信号１０８に対し、基本信号１０１の位相
がシフトクロック信号１０３の約２クロック分遅れてい
ることを示す。図４（ｃ）においてシフトレジスタ１１
の内容は（０、０、１、１、１、１）となる。これは内
部抽出信号１０８に対し、基本信号１０１の位相がシフ
トクロック信号１０３の約１クロック分進んでいること
を示す。

【００２７】表１はデコーダ１２の入力である６ビット
のシフトレジスタ１１の内容と、出力信号の分周比を選
択する第一制御信号１０５と、ラッチ信号回数を選択す
る第二制御信号１０６との関係を表に示したものであ
る。なお、可変分周器１３は、通常サンプリング９．６
ＫＨｚ周期の間に、１／８分周を１２８回実行すること
になる。可変分周器１３は、この１２８回のうち１２７
回は１／８分周を実行し、残り１回を第一制御信号１０
５に従って１／７、１／８、１／９から選択し実行する
ものとする。

【００２８】

【表１】 シフトレジスタ（１、１、１、１、１、１）−ＮＯ１−
は、内部抽出信号１０８に対し基本信号１０１の位相が
３クロック分以上進んでいることを示す。よって分周比
を減少する必要がある。位相差が３クロック分以上ある
ということは位相が大きく違っていることで位相を早急
に合わせ引き込む必要がある。よって、第一制御信号１
０５は分周比が小さい１／７を選択、第二制御信号１０
６は基本信号周期と同じで「１」となる。逆に、シフト
レジスタ（０、０、０、０、０、０）−ＮＯ７−は、内
部抽出信号１０８に対し基本信号１０１の位相が３クロ
ック分以上遅れていることを示す。よって、分周比を増
加する必要がある。位相差が３クロック分以上あるとい
うことは位相が大きく違っていることで位相を早急に合
わせ込む必要がある。よって、第一制御信号１０５は分
周比が小さい１／９を選択、第二の制御信号１０６は基
本信号周期を同じで「１」となる。

【００２９】次に、シフトレジスタ（０、０、０、１、
１、１）−ＮＯ４−は、内部抽出信号１０８と基本信号
１０１の位相がほぼ一致していることを示している。よ
って、第一の制御信号１０５は分周比１／８を選択し、
第二制御信号１０６は「３」を出力する。

【００３０】シフトレジスタ（０、１、１、１、１、
１）−ＮＯ２−とシフトレジスタ（０、０、１、１、
１、１）−ＮＯ３−は内部抽出信号１０８に対し基本信
号１０１の位相が２ビット分、あるいは１ビット分進ん
でいることを示している。よって、分周比を増加させる
必要がある。位相差は通常急激な変化で発生するもので
はなく、わずかな位相差の蓄積を経て、シフトレジスタ
１ビット分、２ビット分と表れてくる。また、位相差検
出のたびに分周比を増減することは内部抽出信号１０８
のジッタをもたらす結果となる。従って、１ビット分の
位相差−ＮＯ３−では位相が変わらない１／８分周比を
選択し、２ビット分の位相差−ＮＯ２−では分周比を＋
１し１／９分周比を選択する第一制御信号１０５を出力
し、第二制御信号１０６は「３」を出力する。

【００３１】シフトレジスタ（０、０、０、０、０、
１）−Ｎ０６−とシフトレジスタ（０、０、０、０、
１、１）−ＮＯ５−は内部抽出信号１０８に対し基本信
号１０１の位相が２ビット分、あるいは１ビット分遅れ
ていることを示している。よって、分周比を減少させる
必要がある。位相差は通常急激な変化で発生するもので
はなく、わずかな位相差の蓄積を経て、シフトレジスタ
１ビット分、２ビット分と表れてくる。また、位相差検
出のたびに分周比を増減することは内部抽出信号のジッ
タをもたらす結果となる。従って、１ビット分の位相差
−ＮＯ５−では位相が変わらない１／８分周比を選択
し、２ビット分の位相差−ＮＯ６−では分周比を−１し
１／７分周比を選択する第一制御信号１０５を出力し、
第二制御信号１０６は「３」を出力する。

【００３２】シフトレジスタ１１が−Ｎ０１〜７−以外
の内容であったときは、基本信号１０１のパルスノイズ
入力とみなしシフトレジスタ−ＮＯ４−と同様の扱いと
する。

【００３３】可変分周器１３は第一の制御信号１０５に
従って分周を実行し、固定分周器１４は可変分周器１３
の出力は１／１２８分周し、内部抽出信号１０８として
出力する。前述の手順を繰り返すと基本信号１０１と内
部抽出信号１０８の位相が同期する。

【００３４】以上説明したように本第一実施例は、基本
信号１０１と内部抽出信号１０８との位相比較をシフト
レジスタ１１を用いて行い、その位相差をシフトレジス
タ１１の内容で検出し、その位相差に従って以下のよう
に適切な位相制御を実行するものである。

【００３５】位相差がある所定の範囲内であったとき、
第二制御信号１０６によって位相差を検出するための起
動信号となるラッチ信号１０４を内部抽出信号１０８す
なわち基本信号１０１の周期ごとに送出せず、周期の３
回に１回ラッチ信号１０４を出力する。これはすなわち
特別な回路を設けず従来例におけるフィルタ効果を実現
する。また、第一制御信号１０５に従って、可変分周器
１３において１／７、１／８、１／９のどれかをサンプ
リング周期に１回選択し、実行する。その位相差に従っ
てレベル分けして分周比の１／７、１／８、１／９を割
り当てることができるため、基本信号１０１の多少の位
相変動には分周比を変更せず１／８を割り当てること
で、内部抽出信号１０８の位相変動ゆらぎを吸収し、従
来例のフィルタ効果を特別にフィルタ回路を付加するこ
となくここにおいても実現できる。

【００３６】位相差がある所定の範囲外であったとき、
第二制御信号１０６によって位相差を検出するための起
動信号となるラッチ信号１０４を内部抽出信号１０８す
なわち基本信号１０１の周期ごとに出力する。これはす
なわち従来例におけるフィルタ手段を取り外したものと
なる。また、第一制御信号１０５に従って、可変分周器
１３において１／７、１／８、１／９のどれかをサンプ
リング周期に１回選択し、実行する。リセット入力後な
ど位相差が大きい状態での引き込み時間を短縮する分周
を選択でき、また、位相差が所定の範囲内に安定すると
通常の１／７、１／８、１／９分周器として動作するた
め安定した内部抽出信号１０８を得ることができる。

【００３７】このように、位相差に従い第一制御信号１
０５によって分周比を選択し、第二の制御信号１０６に
よって位相制御を実行する頻度を選択することにより、
２重のフィルタ効果を発揮し、より安定した信号を出力
できる。また、位相差が大きいときは引き込み時間を短
縮すべく動作することもできる。

【００３８】また、位相比較にシフトレジスタ１１を用
いてレジスタの内容に従って分周比を選択しているた
め、比較的幅の短いパルスノイズも取り除くことができ
る。

【００３９】図５は本発明の第二実施例を示すブロック
構成図である。本第二実施例は、図１の第一実施例に対
し、シフトレジスタ１１ａとしてビット長８ビットのシ
フトレジスタ１１ａとそれに対応したデコーダ１２ａと
を設け、基本信号１０１の状態を第一実施例より長く観
測し、より適切な位相制御を実行した例である。従っ
て、本第二実施例の動作はデコーダ１２ａを除いて第一
実施例と同じである。

【００４０】次に、表２を参照してデコーダ１２ａの動
作を説明する。表２はデコーダ１２ａの入力である８ビ
ットのレジスタ１１ａの内容と、第一制御信号１０５
と、第二制御信号１０６との関係を表に示したものであ
る。

【００４１】

【表２】 シフトレジスタ（１、１、１、１、１、１、１、１）−
ＮＯ１−は、内部抽出信号１０８に対し基本信号１０１
の位相が４クロック分以上進んでいることを示す。位相
差が４クロック分以上あるということは位相が大きく違
っていることで位相を早急に合わせ引き込み時間を短縮
する必要がある。よって、第一制御信号１０５で分周比
が小さい１／７を選択し、第二制御信号を「１」とし、
基本信号周期ごとに位相制御を行う信号を出力する。逆
に、シフトレジスタ（０、０、０、０、０、０、０、
０）−ＮＯ９−は、内部抽出信号１０８に対し基本信号
１０１の位相が４クロック分以上遅れていることを示
す。位相差が４クロック分以上あるということは位相が
大きく違っていることで位相を早急に合わせ引き込み時
間を短縮する必要がある。よって、第一制御信号１０５
で分周比が大きい１／９を選択し、第二制御信号１０６
を「１」とし、基本信号周期ごとに位相制御を行う信号
を出力する。

【００４２】次に、シフトレジスタ（０、０、０、０、
１、１、１、１）−ＮＯ５−は、内部抽出信号１０８と
基本信号１０１の位相がほぼ一致していることを示して
いる。よって、第一制御信号は分周比は位相が変わらな
い１／８を選択し、第二の制御信号を「３」とし、内部
抽出信号周期Ｔの３倍の時間に１回位相制御を行う信号
を出力する。

【００４３】シフトレジスタ（０、１、１、１、１、
１、１、１）−ＮＯ２−と、シフトレジスタ（０、０、
１、１、１、１、１、１）−ＮＯ３− と、シフトレジ
スタ（０、０、０、１、１、１、１、１）−ＮＯ４−と
は、内部抽出信号１０８に対し基本信号１０１の位相が
３ビット分、２ビット分、あるいは１ビット分進んでい
ることを示している。位相差は通常急激な変化で発生す
るものではなく、わずかな位相差の蓄積を経て、シフト
レジスタ１ビット分、２ビット分と表れてくる。また、
位相差検出のたびに分周比を増減することは内部抽出信
号１０８のジッタをもたらす結果となる。従って、第一
制御信号１０５は１ビット分、２ビット分の位相差動−
ＮＯ３、４−では位相が変わらない１／８分周比を選択
し、３ビット分の位相差−ＮＯ５−では分周比を＋１し
１／９分周比を選択する信号を出力する。第二制御信号
１０６は１ビット分、２ビット分の位相差−ＮＯ３、４
−では「３」とし、内部抽出信号周期Ｔの３倍の時間で
１回位相制御を行い、３ビット分の位相差−ＮＯ５−で
は「２」とし、内部抽出信号周期Ｔの２倍の時間で１回
位相制御を行う信号を出力する。

【００４４】シフトレジスタ（０、０、０、０、０、
０、０、１）−ＮＯ８−と、シフトレジスタ（０、０、
０、０、０、０、１、１）−ＮＯ７−と、シフトレジス
タ（０、０、０、０、０、１、１、１）−ＮＯ６−と
は、内部抽出信号１０８に対し基本信号１０１の位相が
３ビット分、２ビット分、あるいは１ビット分遅れてい
ることを示している。位相差は通常急激な変化で発生す
るものではなく、わずかな位相差の蓄積を経て、シフト
レジスタ１ビット分、２ビット分と表れてくる。また、
位相差検出のたびに分周比を増減することは内部抽出信
号１０８のジッタをもたらす結果となる。従って、第一
制御信号１０５は１ビット分、２ビット分の位相差−Ｎ
Ｏ７、６−では位相が変わらない１／８分周比を選択
し、３ビット分の位相差−ＮＯ８−では分周比を−１し
１／７分周比を選択する信号を出力する。第二制御信号
１０６は１ビット分、２ビット分の位相差−ＮＯ３、４
−では「３」とし、内部抽出信号周期Ｔの３倍の時間で
１回位相制御を行い、３ビット分の位相差−ＮＯ５−で
は「２」とし、内部抽出信号周期Ｔの２倍の時間で１回
位相制御を行う信号を出力する。

【００４５】

【発明の効果】以上説明したように、本発明は、基本信
号と内部抽出信号との位相比較をシフトレジスタを用い
て行い、その位相差をシフトレジスタの内容で検出し、
その位相差に従って適切な位相制御を実行することによ
り、ジッタを抑制するとともに引き込み時間を短縮でき
る効果がある。

【図面の簡単な説明】

【図１】本発明の第一実施例を示すブロック構成図。

【図２】そのタイミング回路の一例を示すブロック構成
図。

【図３】図２のタイミング回路の動作を示すタイミング
図。

【図４】図１のデコーダの動作を示すタイミング図。

【図５】本発明の第二実施例を示すブロック構成図。

【図６】従来例を示すブロック構成図。

【図７】その動作を示すタイミング図。

【符号の説明】

１１、１１ａ シフトレジスタ １２、１２ａ デコーダ １３ 可変分周器 １４ 固定分周器 １５ タイミング回路 ２１ ダウンカウンタ ２２〜２５ フリップフロップ ２６ スイッチ ２７ インバータ ３１ 位相比較器 ３２ フィルタ ３３ 分周器 １０１ 基本信号 １０２、２０３ マスタークロック信号 １０３ シフトクロック信号 １０３ａ 反転シフトクロック信号 １０４ ラッチ信号 １０５ 第一制御信号 １０６ 第二制御信号 １０７ 分周信号 １０８、２０２ 内部抽出信号 ２０１ 受信信号 ２０４ （分周器３３の）出力信号 ２０５ 上限指定信号 ２０６ 下限指定信号

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03L 7/06 - 7/14

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 内部クロック信号の位相を入力される基
   本信号の位相に一致させる制御を行う手段を備えた位相
   制御回路において、前記基本信号を入力としマスターク
   ロック信号に同期したクロック信号によりシフトを行い
   ラッチ信号入力時にその内容を出力するシフトレジスタ
   と、このシフトレジスタの出力に従って、分周比を選択
   する第一制御信号と、前記ラッチ信号の周期を選択する
   第二制御信号とを出力するデコーダと、前記第一制御信
   号を入力として前記マスタークロック信号を１／（Ｍ−
   １）、１／Ｍまたは１／（Ｍ＋１）（Ｍは自然数）の少
   なくとも三通り以上の分周比を実行して出力する可変分
   周器と、この可変分周器の出力信号を所定の分周比で分
   周し内部抽出信号を出力する固定分周器と、前記内部抽
   出信号および前記第二制御信号を入力とし前記ラッチ信
   号を出力するタイミング回路とを含むことを特徴とする
   位相制御回路。