JPH07507668A - 補助ビデオ・データ・スライサ - Google Patents

補助ビデオ・データ・スライサ

Info

Publication number
JPH07507668A
JPH07507668A JP6501522A JP50152294A JPH07507668A JP H07507668 A JPH07507668 A JP H07507668A JP 6501522 A JP6501522 A JP 6501522A JP 50152294 A JP50152294 A JP 50152294A JP H07507668 A JPH07507668 A JP H07507668A
Authority
JP
Japan
Prior art keywords
signal
peak
value
level
ric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6501522A
Other languages
English (en)
Other versions
JP3362850B2 (ja
Inventor
シュルツ,マーク アラン
Original Assignee
トムソン マルチメディア ソシエテ アノニム
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by トムソン マルチメディア ソシエテ アノニム filed Critical トムソン マルチメディア ソシエテ アノニム
Publication of JPH07507668A publication Critical patent/JPH07507668A/ja
Application granted granted Critical
Publication of JP3362850B2 publication Critical patent/JP3362850B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/025Systems for the transmission of digital non-picture data, e.g. of text during the active part of a television frame
    • H04N7/035Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal
    • H04N7/0355Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal for discrimination of the binary level of the digital data, e.g. amplitude slicers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/153Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
    • H03K5/1534Transition or edge detectors
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/14Picture signal circuitry for video frequency region

Landscapes

  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Television Signal Processing For Recording (AREA)
  • Television Systems (AREA)
  • Picture Signal Circuits (AREA)
  • Synchronizing For Television (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 補助ビデオ・データ・スライサ 産業上の利用分野 キャン期間の間にビデオ信号に存在する情報の検出に関する。
背景技術 NTSCビデオシステムのビデオ信号では、フィールドは、一般に、複数の水平 ライン期間、例えばフィールド当たり262.5ラインを有する垂直表示期間を 含む。
各垂直期間と水平期間の始まりは、複合ビデオ信号に含まれる垂直同期パルスと 水平同期パルスにより定まる。各垂直期間の一部の間、ビデオ信号の情報は表示 されるようにはなっていない。例えば、垂直ブランキング期間では各フィールド で最初の20水平ライン期間にほぼ渡っている。加えて、垂直ブランキング期間 に隣接するい(つかのライン期間、例えばライン21はビデオ表示のオーバー・ スキャン領域内にあり、見ることはできない。
ブランキングとオーバー・スキャン期間の間は表示される画像情報が欠如してい るので、これらの期間に補助情報成分、例えばテレテキストあるいは閉キャプシ ョン・データ(closed caption data)を挿入することが可 能となっている。連邦通信委員会(FCC)規則のような標準は、垂直期間内の 情報の位置を含めて、補助情報の各形式に対するフォーマットを定義している。
例えば、現在の閉キャプション標準(47CFR15,119と73.682を 参照)は、閉キャプションのためのアスキー文字に対応するデジタル・データは フィールド1のライン21の中に入れられなければならないと指定されている。
補助ビデオ情報を抽出する際の最初のステップは、補助情報の位置を決めること である0種々のアプローチが、含まれる情報の形式に基づいて使用可能である。
例えば、フレーミング・コード・パターンのようなテレテキスト・データ特性の 認識は、テレテキスト・データを位置決めする方法である。ライン21の閉キャ プション情報はビデオ・ラインをカウントすることにより、例えば水平同期パル スをカウントすることにより位置決めされる。
補助ビデオ情報が位置決めされた後、情報が抽出されなければならない。デジタ ル・データの場合、“データ・スライサ”がビデオ信号を2値データに変換する ために使用可能である。データ・スライサは、一般にビデオ信号レベルをスライ ス・レベルとして知られている基準レベルと比較するように動作する。スライス ・レベルを超えるビデオ・レベルでは、比較の結果論理1を生じる。スライス・ レベルより低いビデオ・レベルでは論理0が生成される。例として、ビデオ信号 のライン21の閉キャプション・データは0IREから50IREまでの信号振 幅範囲を表してもよい、0IREから50IREまでの信号振幅範囲では、25 IREのスライス・レベルが適切であろう。
一定スライス・レベルが全てのビデオ信号に対して適切と言うわけではない。ビ デオ信号レベルはビデオ信号源に依存して変わる場合がある。ビデオ信号レベル が変わるときに一定スライス・レベルを使用すると、抽出されるデータは論理O であれ、あるいは論理1であれ、望ましくない方に偏り、データ抽出エラーとな る。例えば、IVビーク対ピークの典型的なNTSCビデオ・システムは一40 IRE(同期チップ)から100IRE(ピーク・ビデオ)までの振幅範囲に対 応する。これらの条件の下、補助ビデオ信号と関連するピーク50IREと25 IREのスライス・レベルはそれぞれ350mVと175mVとに対応する。し かしながら、ビデオ信号がtVよりもむしろ0.5■ビ一ク対ピーク信号では補 助ビデオ信号の501REビークが350IIVよりもむしろ約175mVに対 応する。スライスレベルがIVビーク対ピーク信号のために175mVに固定さ れていると、0.5vビ一ク対ピーク信号と関連する50IREの補助ビデオ信 号レベルはスライス・レベルを超えないであろう、補助ビデオ・データ内の論理 1は決して抽出されないであろう。このように、入力ビデオ信号の振幅にスライ ス・レベルを適合させることが望ましい。
NTSCビデオ信号は一般に0IREで黒レベルを、−40IREで負方向(n egative going)同期パルスピークを、100IRεでピーク映像 レベルを表す。典型的なビデオ信号のピーク対ピークの振幅の絶対値の範囲は一 定ではないが、IRE単位でのピーク同期(−40IRE)とピーク映像(10 0IRE)との間の比は一定である。ビデオ信号が一般的なものであれば、同期 パルスの振幅を決定することにより40IREの基準パルスが提供され、それは 特定信号に対するIREと信号振幅の絶対値と間の関係を確立するために使用可 能であろう、どの電圧が25IREスライス・レベルに対応するかを決定するこ とが可能であろう。しかしながら、ビデオ・カセット・レコーダ(VCR)のよ うなビデオ信号源は40:lOOの映像比にNTSC同期を表すビデオ信号を作 成しないかもしれない。このため、スライス・レベルを設定するために同期パル ス振幅を使用する手順は全てのビデオ信号源に対して信頼性があるわけではない 。
閉キャプション・データのような補助情報成分のフォーマットは適応型スライス ・レベル機能を実現することを含む、 FCC標準で指定されているように、ラ イン21の閉キャプション信号は、“ラン・イン・りロック”(RIC)と呼ば れている503kMzのサイン基準波形の7サイクルのバーストを有するビデオ 信号の“バック・ポーチ”期間後に始まる。補助ビデオデータ信号のRIC基準 成分の後にライン21の後半で実際の閉キャプション・データを表すデータ信号 成分が続く、閉キャプション・データの標準は、RIC信号の振幅がデータ信号 の振幅と同一であることを確立する。
このようにして、RIC信号振幅の平均は後続のデータ信号に対する適切なスラ イス・レベルとなる。
RIC信号に基づいて正確なスライス・レベルを確立するには、RIC信号を正 確に位置決めすることが必要である。上記のライン・カウンタは、補助情報を含 む特定ラインを検出するが、特定ライン内のRIC信号の位置が精密に決定され なければならない。閉キャプション・データに対するFCC仕様は、フィールド lのライン21に対する水平同期パルスの先頭(立ち下がり)エツジ後約lOμ Sで始まり、約24μsで終わる。
FCC仕様は、RIC信号を正確に位置決めするために水平同期パルスからの固 定の遅延を使用することを可能とする。しかしながら、RIC信号を位置決めす るために同期パルスのエツジからの遅延を使用するには、同期パルスの先頭エツ ジの精密で信頼性ある検出が必要である。
正確なスライス・レベルに加えて、ビデオ・ラインの始期の正確な指示がまた補 助ビデオ・データの正確な抽出のためには必要である0例えば、閉キャプション ・データに関して、FCC標準は、データがライン21に対する同期の先頭エツ ジの後約27.45 tLsで始まることを規定する。データの検出が同期の後 圧しい時間に始まらないと、データ・スライサの出力におけるデータは誤って解 釈される。例えば、スタート・ビットが誤って解釈されるか、あるいは完全に見 逃してしまうであろう。このため、正確なスライス・レベルは補助ビデオ・デー タの正しい抽出のために必要条件だが十分条件ではない。
補助ビデオ・データの抽出に関連する上記の問題に向けて、補助ビデオ・データ ・システムの複雑さが実質的に増加する。集積回路(IC)内に全てのビデオ信 号処理機能を含めようと言う現在の流れが、補助ビデオ・データ信号処理のよう な付加的な機能のための集積回路チップの使用可能な面積を制限する。補助ビデ オ・データ・デコーダの複雑さは、機能をICに組み込むために、最小限とする 必要がある。
発明の概要 本発明は、一部には上記の問題を認識し、そして、一部はビデオ信号振幅特性に 独立で正確なスライス・レベルを確立する補助ビデオ・データ・スライサの提供 することである。本発明によるビデオ信号処理システムでは、補助ビデオ・デー タ・スライサは、しきい値レベルに応答し、ビデオ信号の第一と第二のピーク振 幅特性を選択的に決定するように動作する。しきい値は、同期パルスのピーク振 幅レベルを決定するために、前記水平同期パルスの一部を含む第一の期間の間に 第一の範囲で変わる。しきい値レベルは、補助ビデオ情報信号内に含まれるラン ・イン・クロック(RIG)波形の一部を含む第二期間の間に第二の範囲で変わ る。RIC信号のピーク振幅と予め決められた関係を有する第二のしきい値レベ ルがまた生成される。ビデオ信号は、補助ビデオ・データを抽出するために第二 のしきい値レベルと比較される。
図面の簡単な説明 第1図は、補助ビデオ信号の波形の例を示す。
第2図は、本発明のビデオ信号処理システムの実施例を示すブロック・ダイアグ ラムである。
第3A図と第3B図は、第2図に示されるシステムの動作を説明するためのフロ ーチャートである。
第4図、第6図、第7図は、第2図のブロックで示された機能に対応する実施例 のブロック図である。
第5図は、第4図に示されるピーク検出器の動作を説明するための波形図である 。
実施例 第2図に示される本発明の一実施例の動作を、第1図に描かれたFCC標準閉キ ャプション信号に従う閉キャプション・データを例に取り説明する。以下に説明 するように、本発明はまた、テレテキストのような他の形式の補助ビデオ・デー タの抽出にも適用できる。
第2図において、コンポジット(複合)ビデオ信号VIDEOINはキャパシタ C1を介して黒レベル・クランプ210と比較器220.260.270に接続 されている。黒レベル・クランプ210はクランプ制御信号CLAMP C0N TR0Lに応答して動作し、システムのDC動作レベル即ち黒レベルを確立する 。キャパシタCIは積分器として働き、より安定した黒レベルを提供する。その 結果、ノードAにおけるDCレベルは、黒レベル・クランプ210が制御信号C LAMP C0NTR0Lによりイネーブルとされているとき、デジタル−アナ ログ変換器(DAC) 250からの基準電圧Bt、AcKVREFにクランプ される。 DAC250の動作を以下に詳細に説明する。黒レベルをクランプす る種々の形態が黒レベル・クランプ210を実現するために使用できる。以下に 述べるピーク検出期間の間、ノードAにおけるノイズを最小にするように、信号 CLAMPCONTROLを介して黒レベル・クランプ210をディスO・エー ブルにすることが望ましい。
比較器260と270は、ビデオ信号を各基準電圧5YNCVREFとDATA  VREFと比較することにより、ノードAにおけるビデオ信号に応答して信号 5YNCとDATAを生成する。これらの基準電圧は以下に説明するようにDA C250により供給される。出力信号5YNCは、同期パルスが何時ビデオ信号 の中に生じるかを示すデジタル信号である。上記のように、同期パルスの生起の 信頼性ある指示はラン・イン・クロック(RIC)信号を位置決めするために使 用されてもよい、基準電圧5YNCVREFにより確立されるスイッチングしき い値は、しかしながら、信号5YNCにより示されるような同期パルスの始期を RIC信号の位置と関連付けることを可能とするために、既知の方法で同期パル スの振幅に関連付けられなければならない。
比較器270は、信号VIDEO内に含まれる補助ビデオ・データ、例えば閉キ ャプション・データを信号DATAとして第2図に示されるデジタル・データ・ ストリームに変換するためのデータ・スライサとして働く。信号DATA内の論 理Oと論理ルベルは、信号VIDEOINのレベルがスライス・レベルより少な いこと、あるいは越えていることを表す。比較器270は、基準信号DATA  VREFのスライス・レベルを決定する。
上記のように、補助ビデオ・データを正確に抽出するためには、RIG信号の振 幅の平均値にほぼ等しいスライス・レベルが必要である。
第2図に示される実施例では、比較器220、ピーク検出器230、コントロー ラ240および[1ACZ50が、基準L/ /(ル5YNCVREFとDAT A VREFを制御して補助ビデオ・データの正確な抽出を保証する。比較器2 20はノードAのビデオ信号をDAC250からの基準レベルPEAK VRE Fと比較する。比較器220の出力、すなわち信号PEAKは、基準レベルPE AK VREFを越えているか、あるいは少ないかによって、ビデオ信号のレベ ルに応答して論理1と論理0のレベルを表す、コントローラ240は、ピーク検 出器230を介して信号PEAKをモニタし、ビデオ信号のピーク値が生起した ことを信号PEAにが正確に示すまでDAC250に基準レベルPEAK VR EFの値を変えさせる。
2つのピーク値に興味ある。すなわち、負方向水平同期パルスのピークとRIC 信号のピークである。第2図に示される実施例では、興味あるピーク値の各々に 対して1つ、すなわち2つの動作モードを持つ、これらの動作モードは同期モー ドとRICモードと名付けられている。各モードの間に信号PEAKの妥当な指 示を作成するための基準レベルPEAにVREFの値は、コントローラ240に よりDAC250のための制御信号値に変換される。DAC:250は、コント ローラ240からの制御信号に応答して比較器260のための望ましい同期しき い値レベルと比較器270のためのデータ・スライス・レベルとを提供する。
同期モードが同期パルスのピーク値を決定するために先ず実行される。コントロ ーラ240は、同期ピーク値を用いて同期パルスの振幅を決定し、既知の方法で 同期パルスの振幅に関連するしきい値レベル5YNCVREFを確立する。例え ば、しきい値5YNCVREFは同期パルスの振幅の50%に設定されてもよい 。比較器260の出力における信号5YNCは、何時同期パルスとビデオライン が始まるのかについての正確な指示を提供する。信号5YNCにより示されるよ うに、同期パルスの始期は、何時RIC信号と補助ビデオ・データが生起するか を正確に決定するために、補助ビデオ・データ(例えば閉キャプション・データ に対する第1図)のためのタイミングと共に使用される。この決定はコントロー ラ240によりなされる。
基準レベル5YNCVREFが確立されてRIC信号が正確に位置決めできた後 、RICモードが実行される。RIC信号のピークは、コントローラ240によ って確立されたタイミング・ウィンドウ内で決定され、それはRIC信号のバー ストを包含する。ウィンドウの位置と持続期間は信号5YNCにより示される同 期パルスの開始と補助ビデオ・データのタイミングとに基づいている。スライス ・レベルDATA VREFはRIC信号のピーク値に基づいてコントローラ2 40とDAC250とにより確立される。例えばスライス・レベルDATA V REFはRIC波形の振幅の50%に等しいように設定可能である。
第2図の実施例の動作では、信号PEAKが用いられ、ピーク値が信号VIDE OIN上に存在するということを信号PEAKが示すとき、ピーク検出器230 内に含まれるカウンタをイネーブルにすることが含まれる。例えば、信号VID EOINが基準レベルPEAK VREFを越えていることを論理1の信号PE AKが示すならば、論理1の信号PEAKがそのカウンタをイネーブルにする。
基準レベルPEAK VREFの正しい値により信号PEAKが興味あるパルス 、すなわち同期パルスあるいはRIC信号パルスの持続期間の間、カウンタをイ ネ−フルにさせる。
イネ−フルにされたとき、カウンタにより生成されるカウント値CNTは信号ピ ークの存在を示す、カウンタの同期を取るために使用されるクロック信号の周波 数は興味のあるパルス期間の間複数のクロック・パルスを提供するように選択さ れる。−例として、水平レートの128倍のクロック・レート(約2M)+2) では、約4μsの水平同期パルス期間に8クロツク・パルスが提供される。基準 レベルPEAK VREFが正しく設定され、同期パルスの持続期間のためのカ ウンタをイネーブルにするならば、8のカウント値が1同期パルス後に得られる はずである。カウント値CNTの値が低いかあるいは0であることは、信号ピー クが検出されなかったことを意味する。このようにして、カウント値CNTは、 ピークが存在しないことを表す低い値か、ピークが存在することを示す高い値を 持つ、ピークが検出されないときは、基準レベルPEAK VREFの値はコン トローラ240により調整され、カウンタはクリアされ、カウントテストはピー クが検出されるまで繰り返される。
パルス特性の多様性は様々な手法により適応することができる。同期パルスとの 比較において、RIC波形のパルスがより狭いときは(Ius対4μs ) 、 RIC信号のピークを検出するために高いクロック・レートが望ましい* 2M Hzよりも、例えばRIC信号を検出するために、14MHzのカウンタ・クロ ック・レートを使用することがRIC信号の各パルス間に複数のクロック・パル ス(約14)が生起することを保証する。
また、カウント値が複数のパルスに渡って蓄積されてもよい、同期パルスの場合 、コントローラ240は、カウント値CNTを評価する前に複数の同期パルスの 期間の間カウントするように信号PEAにがイネーブルにすることを許してもよ い。RIC信号の場合、各補助ビデオ・データが生じることに、複数サイクルの RIC信号が生じる。例えば、第1図に示される閉キャプション・データ波形は 、フィールド1、ライン21の各生起の間にRIC信号の7サイクルを含む。こ のようにして、コントローラ240は、ライン21の期間の間に信号PEAKが イネーブルすることにより、RIc信号の7パルスをカウントすることを許すこ とができる。カウント値を蓄積することは、ノイズにより引き越されるかもしれ ないパルス振幅間の変化を有効に除去するという追加の長所を有する。カウンタ が信号PEAKによりイネーブルとされるタイミング・ウィンドウを確立するこ とにより、蓄積という特徴がコントローラ240により達成される。タイミング ・ウィンドウは、同期ピーク検出のためのビデオの数ライン分の同期期間と、R IC信号ピーク検出のためのいくつかのRIC信号パルスの範囲との間アクティ ブである。RIG信号では、フィールド1、ライン21の生起中に位置決めされ るウィンドウは信号5YNCにより示されるような同期パルスの始期に基づいて いる。このようにして、RICモードでのウィンドウ・タイミングは同期モード が完了された後、決定される。基準レベルPEAK VREFの値はウィンドウ 期間に渡って一定である。ウィンドウ期間後にピークが検出されないときは、P EAK VREFの値は調整され、ウィンドウが繰り返される。
第2図の実施例の動作は第3A図と第3B図に示されるフローチャートを参照す ることによりよりよく理解されよう。第3A図において、同期モードはステップ 305で基準レベルPEAK VREFと変数MODE、 FRMCNT、 5 TRDATの初期化で始まる。基準レベルPEAK VREFは、初めに、妥当 なピーク検出テストを行うことが期待されない値に初期化される。これにより、  PEAK VREFの値の後続の調整の結果、妥当なピーク検出の結果を生成 するために要求されるレベルを示すことが保証される。
妥当なピーク検出結果が最初に生成されるときのPEAK VREFの値が同期 パルスのピーク値を表す。ピーク値は、同期パルスの振幅を決定するために使用 され、第2図の比較器260のためのしきい値(信号5YNCVREF)を設定 するために使用される。このしきい値は上記のように同期パルスの振幅の例えば 50%である。基準レベルPEAK VREFに対する値と信号5YNCVRE Fの対応する値の特定の例を以下で説明する。
変数MODE、 FRMCNT、 5TRDATはステップ310で以下のよう に初期化される。変数MODEは現在の動作モードとして同期モードとRICモ ードとを示すO若しくは1の値を取る。変数MODEは同期モードが先ず実行さ れるのでステップ310でOに設定される。変数FRMCNTは、同期信号ある いはRIC信号のピーク値を評価するためにビデオ信号の何フレームが使用され たかを示す、例えばOから3までの範囲の値を取る。基準レベルPEAK VR EFの値は、各動作モードで連続するフレームの間に変えられ、ピーク値の検出 を保証する。変数5TRDATは、信号PEAK VREF (7)値(第2図 参照)が格納されていないか、あるいは格納されているかを表す0若しくは1の 値を取る。信号PEAK VREFの値は妥当なピークが検出されるまで格納さ れない。このようにして、変数5TRDATの値は妥当なピークが検出されたか 否かを示す。
第3A図のステップ310で、ピーク検出器220(第2図)内の上記のカウン タは、そのカウント値CNTが0となるようにリセットされる。カウンタは、信 号5YNCWNDが論理lのとき信号PEAKに応答してカウントすることがイ ネーブルととされる(ステップ315)。信号5YNCWNDはコントローラ2 40により生成されるウィンドウ信号であり、同期信号に対して適切なものであ る。上記のように、ウィンドウ信号は複数の同期パルスの期間の各々の間アクテ ィブである。第3A図のルーチンの実行は、信号5YNCWNDが論理Oとなる ことにより示されるウィンドウ期間が終了するまで、ステップ320で停止(ハ ルト)される。
ウィンドウ期間の終了後、カウンタはステップ323でディスエーブルとされ、 カウント値CNTはステップ325でテストされる。カウント値CNTが予め決 められた限界を超えると、ピークが検出される0例えば、各同期パルスの間に8 クロツク・パルスを生成する2MHzの上記のカウンタ・クロック・レートと同 期パルスとの場合、5同期パルスの間アクティブなウィンドウ期間は40のカウ ント値を生成する。このようにして、ステップ325において32の限界値が適 当なしきい値限界であり、ウィンドウ端でミスされるパルスに対して8(40− 32)のエラー・マージンを許容する。ピークがステップ325で検出されたと き、変数5TRDATの値はステップ330でテストされる。5TRDATがO ならば(ステップ330)、PEAにVREFの値は前もって格納されておりず 、PEAK VREF (7)現在値が格納される。変数5TRDATは第3A 図のルーチンの最初の繰り返しく変数FRMCNTが0に等しい)の間、常にO であることに注意すべきである。 5TRDATがステップ330で論理1に等 しいとき、ピークは第3A図のルーチンの以前の繰り返しの間に検出されていて 、PEAK VREFの対応する値がそのときに格納されていた。結果として、 ステップ330の格納動作をバイパスするように、ステップ340までジャンプ することによりPEAK VREFの新値の格納は妨げられる。
ステップ325でのカウント値CNTのテストの結果がピークが検出されなかっ たことを示すとき(カウント値CNTが予め決められた限界より少ないとき)、 ステップ325の後、処理は変数5TRDATのテスト(ステップ330)と格 納動作(ステップ335)の両方をバイパスしてステップ340に進む。ステッ プ340では、変数FRMCNTの値がテストされる。説明された同期動作モー ドは第3A図に示されるルーチンを介して4回の繰り返しからなる。レベルPE AK VREFの異なる値は各繰り返しのために使用される。変数FRMCNT が3に等しくないときには、同期モード・テストの4回の繰り返しは完了されな い。結果として、ステップ350が実行され、次の繰り返し増加変数FRMCN Tのための基準レベルPEAK VREFの新値を設定する。その後、処理は、 ステップ310に戻り、レベルPEAK VREFの新値を用いてピーク検出テ ストを始める。
変数FRMCNTが同期モード・テストの繰り返しピーク検出部が完了したこと を示す3であるとき、第3A図のステップ340後に実行されるべき次のステッ プは第3B図のステップ365である。ステップ365では、変数5TRDAT の値がテストされる。値が0のとき、同期モードの間に妥当な同期ピークが検出 されないので、ステップ380で”NO5YNC”エラー信号(第2図には示さ れていない)が生成される。システムは種々の手法でこのエラー信号に応答する 。例えば、システムは新プログラム・ソースあるいは新チャンネルが選択される まで、補助ビデオ・データ処理をディスエーブルとすることができる。他に、シ ステムはある遅延後同期モード・テストを繰り返してもよい。
変数5TRDATがステップ365で1に等しいとき、PEAK VREFの値 は格納されていて、妥当な同期ピークが検出されたことを示す。コントローラ2 40はステップ670に進み、DAC250にPEAK VREF (7)格納 された値に対応するレベル5YNCVREFの適切な値を設定させる。
上記同期モード動作において適切な変数FRMCNTの値と基準レベルPEAK  VREFと5YNCVREF (1)対応する値を第1表に示す。
第1表 (−−トFRMCNT PEAK VREF 5YNCVREFo 0 1.6 0 V 1.80 V o 1 1、76 1.88 0 2 1.84 1.92 0 3 1.92 1.96 第1表の例示的な値は、2.00Vの黒基準レベル(第2図でBLACK VR EF)と同期パルス・ピーク値の50%である5YNCVREFの値とに基づい ている。第1表のPEAK VREFの値は、同期パルスが黒レベルに関して負 方向なので黒レベルより少ない、結果として、同期パルスの大きさは(黒レベル ) −(PEAK VREFの値)に等しい。5YNCVREFの値は、同期パ ルスが負方向なので、PEAK VREFに同期パルスの大きさの50%を加算 することにより得られる。例えば、変数FRMCNTが0であるとき妥当なピー ク検出が生起するならば、同期パルスのピークは1.6vである。2.00Vに おける黒レベルとPEAK VREFとの差の大きさは同期パルスの大きさに等 しい0.40Vである。このようにして、5YNCVREFに対する対応する値 は、第1表に示されるように0.5 +0.40V +1.60V =1.80 Vである。これは第3B図のステップ370でなされる計算である。
黒基準レベルあるいは50%以外の百分率に対する他の値は第1表の値を用いて 必要に応じて変更すればよい、加えて、4以外の繰り返し数(0から3まで以外 の変数FRMCNTの範囲)が、PEAにVREFの値の関連する異なる範囲と 各繰り返し後のPEAK VREFの値の変化の異なる粒度に関して望ましい。
第1表の値は、ここに述べられるアプローチに関連して満足できる補助ビデオ・ データ抽出を生成するために見つけられた。
第3A図のルーチンを簡略化すると、カウンタをイネーブルにすること(ステッ プ315)、カウント値CNTをテストすること(ステップ325)、および基 準レベルPEAK VREFの値を修正することを含むルーチンの4回の繰り返 しが、どの繰り返しで同期パルス・ピークが検出されたかにかかわらず常に実行 される。同期ピークの検出を最初に引き起こすPEAK VREFの値は格納さ れているPEAK VREFの値だけである。他のアプローチでは、固定数の繰 り返しが完了するまでループを続けるよりも妥当なピークが検出された後ループ を停止するであろう。
ビデオ・システムが同期パルスの振幅が急激に変化することを許す場合には、同 期モードの動作の変更することが望ましい1例えば、ビデオソースな変更するこ とにより同期パルスのピーク振幅に基準レベル5YNCVREFの現在値より少 ない値への急激な変化が引き起こされる。その結果、信号5YNCは、同期パル ス振幅が第2図の比較器260においてしきい値レベル5YNCVREFを越え ないので、生成されない、以下に述べるように、ウィンドウ信号は信号5YNC に関してRICモードの間に生成される。信号5YNCが生成されなければ、R ICモードの間のウィンドウ信号は生成されず、システムがRICモードの間デ ータ・スライス・レベルを調整することできないようにして補助ビデオ・データ の抽出は適切でなくなる。
上記の状況は信号の喪失を検出するための信号5YNC:をコントローラ240 に監視させることにより取り組んでもよい。信号5YNCが終れば、コントロー ラ240は直ちにDAC250に黒レベル(第1表の1.96V)に最も近い値 に基準レベル5YNCVREFを設定させる。
5YNCVREFのこの値は、同期モードが再び実行され、レベル5YNCVR EFを調整するまで一定に保たれる。この手順によりビデオ信号が存在するなら ば信号5YNCが生成されることを保証される。
同期モード動作が上記のようにレベル5YNCVREFの値を確立した後、 R ICモードがスライスレベルを設定するために実行される。第3A図と第3B図 のルーチンは、以下のように変更されてRICモードの間繰り返されろ、最初に 、RICモードの間、変数MODEは1である。第二に、ウィンドウ信号5YN CWNDよりむしろ、RIGウィンドウは信号RICWNDにより示される。上 記のように、RICウィンドウは、補助ビデオ・データのうにしてもよい。これ により各モードで同じサイズのフォーマットに対する仕様(閉キャプション・デ ータに対する第1図を参照)に従って同期の始期に関してウィンドウを遅延させ ることにより補助ビデオ・データを含む特定のライン中に位置決めされる。同期 モードの間に同期パルス検出レベル5YNCVREFの値を確立することにより 、RICウィンドウを正しく位置決めする目的でコントローラ240が信号5Y NCに応答して同期パルスの始期を正確に決定することを可能とする。
RICウィンドウの期間は、補助ビデオ・データを含む特定ライン中の複数のR ICサイクル数、例えば閉キャプション・データでは7サイクルまで広げるよう に選択される。
異なるウィンドウ信号に加えて、 RIC信号のピーク検出のためには異なるカ ウンタ・クロック・レートが望ましい。上記のように、クロック・レートの例は 同期モードの間で約2MHzであり、RICモードでは14MHzである。異な るクロック・レートのため、各動作モードに対してステップ325で異なるカウ ント限界を使用することが必要であるように思われるかもしれない。
しかしながら、ウィンドウ期間を各モードで選択することにより、クロック・レ ートと異なるパルス・ピーク期間(例えば、同期パルスに対して4μsと単−R ICサイクル・パルスに対して1μs)との組み合わせにおけるウィンドウ期間 が同期モードとRICモードの両方において同じカウント限界を用いることを許 すよ第2表 カウンタを使用することが許され、設計を簡素化でき、ハードウェアを減らすこ とができる。
第3A図と第3B図のルーチンを用いる同期モード動作とRICモード動作との 違いの1つはPEAK VREFの異なる値が要求されることである。同期パル スは、黒レベルより少ないPEAK VREFの値を要求する黒レベルに関して 負方向のパルスである。一方、RIG信号は黒レベルより大きいPEAK VR EFの値を要求する黒レベルに関して正方向(positve going)で ある。加えて、PEAにVREFの値は、ピークが同期パルスの負方向極性のた め、ピークが検出されるまで同期モードの各繰り返しの間増やされる。 RIC パルスの正方向性質のため、ピークが検出されるまで各繰り返しの間PEAK  VREFの値を減らすことが必要となる。第2表はPEAK VREF (7) 値とレベルDATA VREF(スライス・レベル)に対する対応する値とを示 す。
(以下余白) モード FRMCNT PEAK VREF DATA VREFl 0 2. 50 V 2.25 V l 1 2、30 2.15 1 2 2.20 2.10 1 3 2.10 2.05 第1表と同様に、第2表のデータは2. OOVの黒レベルに基づいている。し かしながら、正方向RIC信号に対しては、第2表に示される[1ATA VR EFの値は、黒レベルとRIG信号(PEAK VREFの格納された値により 示される)とのピークと黒レベルとの間の差の50%との和に等しい。同期モー ドと第1表に関する上記注意のように、第2表に示される基準レベルと50%の 掛は算以外の値がRICモードの間での使用のために選択されてもよい。
第3A図と第3B図とに示されるような同期モードの間の動作とRICモードの 間の動作との間の他の違いは、RIC信号を含む補助ビデオ信号が、あるビデオ ・プログラム期間の間に消える可能性により導かれる。例として、閉キャプショ ンの例では、閉キャプション・データを含むビデオ・プログラムが閉じられたキ ャプションではないコマーシャルによりインターラブドされてもよい。第3A図 と第3B図では、RICモードの間のRIC信号の欠如によりエラー信号“No  RIC”が第3B図のステップ380で生成させられる。しがしながら、第3 B図のルーチンは、RIC信号の喪失に先立ち補助ビデオ信号が回復されるまで 基準レベルDATA VREFの最後の値が保持されるように変更されてもよい 。このアプローチは、補助ビデオ・データ信号が始まるとき適切なスライス・レ ベルが存在するという長所を持ち、補助データの抽出を直ちに始めることができ る。
RIC信号が終わる上記条件に加えて、RIC信号はある入力信号条件下では実 質的にDCの値を持ってもよい。DCレベルがRICウィンドウ期間の間スライ ス・レベル(基準レベルDATA VREF)と等しいがそれを越えていれば、 第2図のピーク検出器230内のカウンタは、RIC波形のピークがスライス・ レベルを超えているウィンドウ期間の間だけではなく、ウィンドウ期間の間連続 してイネーブルとされる。結果として、カウンタは第3A図のステップ325で テストされるカウンタ限界値を超えてオーバーフローして、RIC波形の欠如に かかわらず妥当なピークが検出されたという指示を生じさせる。加えて、DCレ ベルが補助ビデオ・データ(例えば、通常のRIC振幅の平均値)に対する望ま しいスライス・レベルに近ければ、RICモードに検出されたピーク振幅値で通 常生じるであろうDC値の50%にではなくDC値にスライス・レベルを設定さ せることが望ましいかもしれない。
上記の条件は第3A図のステップ325でカウント値CNTのテストを非常に高 い値あるいはオーバーフローした値に対するテストを含むように拡張することに より検出される。このテストは、付加ビットなカウンタに加えることを含み、オ ーバーフロー指示を生じさせる。オーバーフローの検出で、システム・コントロ ーラへのインターラブドを生成させることができ、ここで、設定されるべき特定 のスライス・レベルを生じさせるような種々の手法を取り扱うことができる。
補助ビデオ・データ抽出への上記のアプローチの他の特徴は第2図のブロック・ ダイアグラムに示される機能の例を示す第4図、第6図、第7図を参照すること により明らかになるであろう。
第4図はピーク検出器230の実施例を示す、ピーク検出器230の機能は信号 PEAKをカウント値CNTに変換することであり、そのカウント値CNTは信 号PEAにが何時ビデオ信号のピークを正しく示すかを決定するためにコントロ ーラ240により監視される。第4図に示されるように、ピーク検出器230は 6ビツトカウンタ480を含む。カウンタ480の出力CNT OからCNT  5は第2図にコントローラ240に接続されるように示されるカウント値CNT に対応する。カウンタ480は信号CNTCLKに応答してカウント値CNTを インクリメントする。カウンタ出力が限界値を超えるときに、望ましいピークが 検出される。例えば、上記のように、32のカウント値が限界として使用される ならば、コントローラ240は信号CNT5(カウンタ出力のMSB)だけを監 視することによりピークが検出されることを決定することができる。
カウンタ480は、信号CNT 5がらCNT Oに関して全ての論理1の最大 値に達した後、カウント値CNTが0カウントに戻りカウントを継続することを 防ぐように設計されている。代わって、信号0VERFLOWが、(信号CNT  5からCNT Oまでに関して最大のカウント値を越えてカウントしようとす ると)オーバーフロー条件に応答して生成され、上記のようにエラー・フラグあ るいはインターラブド信号として働く。信号0VERFLOWは、例えば、カウ ンタ480に第7ビツトを付加し、信号CNT 5からCNT Oまでが全て論 理1から全て論理0に変化するとき、この第7ビツトが論理1状態にトグルする ことにより生成される。エラー・フラグあるいはインターラブドの提供に加えて 、論理1状態にいく信号0VERFLOWは、カウンタ480をディスエーブル とし、カウントし続けることを防ぐ。
信号CNTCLKは第4図に示されるような信号PEAK、WINDOW、およ びCLKを論理的に結合することにより生成される。第4図における信号MOD Eは第3図に示されるフローチャートに関して上記の変数MODEに対応する。
第4図の信号MODEはウィンドウ信号5YNCWNDあるいはRICWNDの どちらが信号WINDOWに結合されるかを選択するようMUX440を制御す る。ウィンドウ信号(同期モードでは5YNCWND 、 RICモードではR ICWND) (7)目的とフオームは前に述べられている。信号MODEが論 理0(同期モード)では、同期ウィンドウ信号5YNCWNDを信号WINDO W+、:結合し、信号MODEが論理1 (RICモート)テハ、RICウィン ドウ信号RICWNDを信号WINDOWに結合t6゜信号MODE、 5YN CWND 、 RICWNDはコントローラ240により生成される。
信号CLKは第4図におけるMUX450の出力で作成される。上記のように、 異なるレートのクロック信号、例えば同期モードとRICモードの間の2MHz と14MHzが各動作モードの間のカウントのため使用されてもよい。
信号MODEはMUX450を制御し、クロック信号の内のどれが使用されるか を決定する。信号MODEが論理0レベル(同期モード)では、MUX450が 信号CLKとして信号5YNCCLK (2MHzクロック信号)を選択するよ うにし、信号MODEが論理1では、RICCLK (14MHzクロック)を 選択する。
第2図の比較器220からの信号PEAKは、第4図における排他的論理和(X OR)ゲート410に結合される。
X0R410の他の入力はインバータ490の出力に結合され、そのインバータ は信号MODEの反転信号を提供する。インバータ490とX0R410の組み 合わせは信号MODEに応答して信号PEAKを条件付きで反転する。例えば、 信号MODEが論理0(同期モード)のとき、X0R410ノ出力における信号 PEAKXは信号PEAKの反転信号である。
論理1 (RICモード)の信号MOIIEは信号PEAKの反転を引き起こさ ない0反転の効果は第5図の波形に示され、そこでは信号MODEは論理Oであ る。
条件付き反転は、信号PEAKが信号MODEの値にかかわらず同じ極性を持つ ことを保証する。 X0R410無しでは、(黒レベルに関して)負方向同期パ ルスに対する信号PEAKの極性は、正方向RICパルスに対するそれに関して 反転される0例えば、比較器220への入力における同期波形は、同期モードの 間に使用されるレベルPEAK VREFの値以下のピークを有する負方向同期 パルスに応答して、信号PEAKが通常論理lであり、パルスが論理0であるよ うにする。 RICモードの間、比較器220の出力におけるRIC信号は、R ICモードの間使用されるPEAK VREFの値以上のピークを持つ正方向の RICパルスに応答して、信号PEAにを通常論理Oであり、パルスを論理1に する。第4図に示されるようにX0R410を含めることにより、信号ピークの どちらの形式にも応答して信号PEAKはどちらのモードでも通常論理Oにさせ られ、パルスは論理lにさせられる0両方のモードにおける信号PEAKの極性 の一致により2つの異なる極性を収容するための論理の重複を軽減している。
X0R410の出力と信号WINDOWとはANDゲート420で一緒にゲート され、Dタイプ・フリップフロップ(OFF) 432のD入力に信号DIを作 成する。DFF432の出力、信号Qlは、0FF436のD入力に結合されて いる。信号CLKは叶F432と436とをクロック・トリガする。信号Qlは NANDゲート434でDFF432の出力Q2と論理的にANDされ、I)F F432、DFF43[)、NANDゲート434の組み合わせは、デジタル・ フィルタ430を構成し、それは信号PEAK内のノイズ・パルスの除去を助け 、それによりピーク検出の信頼性を向上させる。
デジタル・フィルタ430の動作は第5図に示されるタイミング図を参照してよ りよく理解されよう、(信号CLK上に示されるパルス番号7とほぼ整列した) 信号PEAKに関して示される短い持続期間のパルスはノイズ・パルスを表し、 それは信号DI上に現れる。しかしながら、パルスは、パルスの持続期間が信号 CLKの立ち上がりエツジ(DFF432と436をクロック・トリガするエツ ジ)と出会わないので、DFF432あるいは436をクロック・トリガしない 。その結果、パルスは信号Q1あるいはq2上には現れず、NANDゲート43 4はデジタル・フィルタ430の出力に信号FLTOUT上に対応するパルスを 生成しない。このように、デジタル・フィルタ430はノイズ・パルスを除去す る。
第4図の回路470は信号CLKにより信号FLTOUTを変更するように動作 して信号CNTC:LKを生成する。信号CNTCLKは回路470内で叶F4 74の出力に生成される。
DFF474は信号CLKNによりクロック・トリガされ、信号CLKNは信号 CLにの反転信号であり、インバータ460の出力に生成される。このようにし て、DFF474は信号CLKの立ち下がりエツジでクロック・トリガされ、信 号FLTOUTはデジタル・フィルタ430内の叶F436のクロック・トリガ に応答して信号CLKの立ち上がりエツジで変化する。カウンタ480をクロッ ク・トリガすることに加えて、信号CNTCLKは回路470内のNORゲート 472を介してDFF474のデータ入力、信号p3にフィードバックされる。
NORゲート472の第二の入力は信号FLTOUTに接続されている。信号C LKNに応答して叶F474の遅延動作と結合された信号CNTCLKとFLT OLITの論理NORは回路470の変調効果を引き起こし、回路は第5図に示 されるCNTCLK波形を作成する。回路470の動作の他の観点は、信号FL TOUTがカウンタ480のクロック・トリガなイネーブルにすることである。
第6図は、第2図のデジタル・アナログ・コンバータ(DAC) 250の実施 例を示す。DAC250の機能は、コントローラ240からの制御信号に応答し て基準レベルBLACK VREF、 PEAK VREF 、 5YNCVR EF 、 DATA VREFを生成することである。第5図に示されるように 、1つの抵抗性ラダー(梯子)Il成が使用され、要求される基準電圧の全てを 提供する。抵抗性ラダーは、直列接続された電流i 630と、抵抗RA、 1 4個の“割合”抵抗、抵抗RBとを含む16個のラダー抵抗とからなる。電流源 630は一定電流を抵抗ラダーに流して、それによりラダー電圧を発生させる。
抵抗RAとRBの値はラダーの頂部と底部の電圧を確立するために選択される。
これらの電圧は第6図では2.50Vと1.60Vである0割合抵抗の値はラダ ーの上部と底部の電圧の中間的な種々のラダー電圧を提供するように選択される 0種々の電圧は要求される基準電圧を提供する。割合抵抗は第6図に示されるよ うに、基本抵抗値Rの倍数である値を持つ。
以下の例はRA、 RB、 Hの値の選択を提供する。第6図において、電圧v Sは5vであり、電流源630は電流源での電圧降下のない1mAの一定電流を 提供する理想的な電流源であると仮定する。これらの条件では、抵抗RAは2. 5にΩの値を持ち、第6図に示されるようにラダーの頂部に2.50Vを提供す る。同様に、抵抗RBは1.6にΩの値を持ち、ラダーの底部で1.60Vを提 供する。14個の割合抵抗での電圧降下は0.9V(2,50V−1,60V) である。基本抵抗値Rによる割合抵抗の全体の抵抗値は18Rである。このよう にして、Rの値は50Ω(0,9/18)でなければならない。実際の抵抗値の 計算は実際の電流源、例えばトランジスタ電流源の理想からのずれを考慮しなけ ればならないだろう。
第6図に示される実施例で、基準レベルBLACK VREFはZ、 OOVに 固定されている。種々の値が第6図に示されるデコーダとアナログ・スイッチ構 成を介して他の基準レベルに対して選択されてもよい1例えば、基準レベルPE AK VREFは伝送ゲート611がら618カラなる1−8アナログ・スイッ チの出力に生成される。基準レベルPEAにVREFの特定の値はイネーブルと される特定の伝送ゲートにより定義される。1−8アナログ・スイッチ内の伝送 ゲートをイネーブルにすることは、第2図のコントローラ240がらの入力制御 信号MODE。
FRMCNTI 、 FRMCNTOに応答して1−8デコーダ620により制 御される。
制御信号MODE%FRMCNTI %FRMCNTOは、上記の第1表と第2 表の値に従って基準レベルPEAK VREFに対する値を選択する。信号FR MCNTIとFRMCNTOとは第1表と第2表にリストアツブされた変数FR MCNTの値に対応するデジタル表現である。例として、第1表は、変数MOD EとFRMCNTがそれぞれ0と2に等しいとき、レベルPEAK VREFが 1.84Vであることを示している。第6図は、この条件が信号MODEと論理 0であるFRMCNTOに対応し、信号FRMCNTIは論理1である。これら の制御信号の値は1−8デコーダ620が伝送ゲート616をイネーブルにする ようにさせる。その結果、1.84Vである抵抗ラダーのノードは第1表に示さ れるように基準レベルPEAK VREFに接続される。
第6図のアナログ・スイッチとデコーダの同様な構成力、基準レベル5YNCv REFトDATAvREFノタメニ必要とされる抵抗ラダーから電圧を選択する 。1−4デコーダ660の伝送ゲー) 641−644からなる1−41ナログ ・スイッチは、制御信号DATAVRIとDATAVROとに応答して基準レベ ルDATA VREFのための電圧を選択する。伝送ゲート651−654と1 −4デコーダ670からなる1−4アナログ・スイッチは、制御信号5YNCV RIと5YNCVROとに応答して基準レベル5YNCVREFのための電圧を 選択する。
制御信号5YNCVRI 、 5YNCVRO、DATAVRI 、 DATA VROは、第6図のデコーダとアナログ・スイッチとが第1表と第2表トニ従ッ テ基準し/ ヘル5YNCVREFとDATA VREFのための電圧値を選択 するように第2図のコントローラ240により生成される0例として、同期モー ドの間に妥当なピーク検出結果(カウント値CNTが予め決められた限界を超え た)を作成する基準レベルPEAK VREF (7)値が1.84Vならば、 基準レベル5YNCVREF (7)対応する値は第1表テ1.92V テある 。コントローラ240は、制御信号5YNCVRIと5YNCVROとを論理レ ベル1とOにそれぞれ設定して、第6図の伝送ゲート452をイネーブルにする 。その結果、抵抗ラダーからの1.92Vの電圧が伝送ゲート452を介して望 ましい基準レベル5YNCVREFに接続される。
コントローラ240は、同期モードの間に第3A図と第3B図に示されるルーチ ンのステップ370で制御信号5YNCVRIと5YN(1:VROとを生成す る。制御信号DATAVRIとDATAVROとはRIGモードの間にステップ 370が実行されるとき生成される。制御信号の値は生成された後、例えばレジ スタに格納され、基準レベルが同期モードとRICモードの実行により再び設定 されるまで、基準レベル5YNCVREFとDATA VREFが補助ビデオ・ データの後続の抽出のために一定に保持されるこトラ保証16゜5YNCVRE FとDATA VREF (7)値の連続的な更新は、同期モードとRICモー ドを連続的に実行することにより達成される。このアプローチは8フレーム(同 期モードで4フレーム、RICモードで4フレーム)毎に基準レベルを更新する 。同期モードとRICモードの連続的な実行は、信号“フェードアウト”のよう な信号条件の変更に対して自動的に補償する。一方、制御信号値は、新ビデオ信 号源の選択のような特定のイベントが起きるまで同期モードとRICモードを実 行することにより設定された後、一定に保持される。
第6図に示される抵抗ラダーを用いて基準レベルを生成することはい(つかの点 で長所がある。第一に、抵抗ラダーアプローチは集積回路の実現によく適合する 。負方向同期パルスと正方向RICパルスの検出のための多数の基準電圧を提供 するために単一抵抗ラダーを使用することにより、集積化路上で要求される面積 が最小になる。また、抵抗ラダーにより提供される基準電圧は特定の抵抗値では なく、抵抗比により互いに関連付けられている。このようにして、基準電圧間の 相対的関係は集積回路の処理パラメータには依存しない。加えて、スタンバイ低 電力モードが、低電力消費が望ましい電流源630をディスエーブルにする特徴 を含むことにより提供される。
DAC250の他の特徴はビデオ信号の範囲の選択能力である。第1表と第2表 に示される基準レベルは1■のピーク対ピークの最大ビデオ信号振幅を仮定して いる。ビデオ信号は2vのピーク対ピークに近づ(信号振幅を表してもよい。4 0:100のNTSC同期対同期比映像比する2■のピーク対ピーク・ビデオ信 号は、約0.57Vに対応する一40IRE同期パルス振幅と約0.71Vに対 応する501RE RIC信号振幅とを含む。2. OOVの黒レベルでは、こ れらの振幅は2.71VのRIGピークと1.43Vの同期パルス・ピークに対 応する。これらの値を第1表と第2表の電圧と比較すると、第1表と第2表の基 準レベルの値は2■ビ一ク対ピーク信号では適切ではないことを示す。特に、第 1表と第2表の値のどれもが、同期モードとRICモードでは初期基準レベルの 値を提供せず、そのモードで望まれるように妥当なピーク検出指示を作成するこ とに失敗する。
DAC250が1■と2■のピーク対ピーク信号の両方に対して適当な基準電圧 を発生することを許す範囲選択の特徴は、第6図の電流源680、抵抗RC、ス イッチS1と82とにより提供される。抵抗ラダーに対する抵抗値の上記サンプ ル計算は、第6図に示されるようにスイッチS1と32が開放(非導通状態)で IVビーク対ピーク・ビデオ信号を仮定した。 2Vビ一ク対ピーク信号では、 信号RANGEによりスイッチS1と32を閉じる(導通状態にする)、閉じら れたスイッチSlは抵抗ラダーを流れる電流を2倍にし、望むように基準電圧の 範囲をより大きくする。このようにして、スイッチS2は抵抗RBと平行に抵抗 RCを接続して、それにより抵抗ラダーの底部での抵抗値が減らされる。底部抵 抗を減らす目的は、2、 OOVの黒レベルを維持することである。
比較器220.260.270を実現するために使用される比較の例示的実施例 が第7図に示されている。電流源710とトランジスタ720から750は差動 増幅器構成で配置される。キャパシタ760はノードAと信号VOUTとの間に 接続され、アナログ・フィルタとして作用する。フィルタは増幅器の帯域を有効 に減らし、比較器の出力でのノイズは減らされる。上記比較器の設計が第2図の 比較器220に対して使用されるならば、キャパシタ760により提供されるフ ィルタ動作は第4図のデジタル・フィルタ430と関連して動作し、信号PEA Kのノイズを相当減らす。このようにして、意味あるフィルタ動作がデジタル・ フィルタ430の複雑な設計の必要性無しに提供される。
本発明は閉キャプション・データを例として述べられたが、本発明は他の形式の 補助ビデオ・データ、例えばテレテキストにも応用可能である。他の形式のデー タの場合、システムはある変更が必要であろう。
例えば、テレテキストの標準はテレテキスト・データが多数のビデオライン、例 えば17から20上に現れることを許している。このようにして、テレテキスト ・システムでは、補助ビデオ・データを位置決めするためにある特定のライン番 号を検出だめの専用の1以上のライン・カウンタを必要とする。
開示されたシステムの動作は他の補助データ形式を収容するために他の手法で変 更されてもよい0例として、カウンタ・クロック・レートは異なる周波数の基準 信号、例えばRIC信号に適応するように変更されてもよい。また、ウィンドウ ・パルスは他の信号の仕様に従ってその期間と位置が変更されてもよい、加えて 、第3A図と第3B図に示されるルーチンでの繰り返し数と使用される基準レベ ルは、補助ビデオ・データの仕様が変更されたならば変更されてもよい。
本発明の他の変更がまた当業者には明らかであろう。例えば、第2図に示される コントローラ240はマイコン、ハードウェアロジック、あるいはマイコンとハ ードウェアロジックの組み合わせを用いて実現されてもよい。このようにして、 第3A図と第3B図に示されるルーチンに含まれる機能はソフトウェアとハート のアプローチの種々の組み合わせを用いて実現可能である。ハードウェアを用い ると、バックグランドにおける同期モードとRICモードのルーチンの連続的実 行が許され、この機能でマイコンの資源を消費することなく、8フレーム毎に基 準レベルの連続的更新を自動的に提供可能である。
これらのおよび他の変更が特許請求の範囲の記載により定義される本発明の範囲 内で考えられよう。
LLIC! ;斎 特表千7−507668 (13) RG、 3B

Claims (10)

    【特許請求の範囲】
  1. 1.各水平ライン期間の開始を示す水平同期パルスと、前記水平ライン期間の少 なくとも1つの間に生起する補助情報成分を含むビデオ信号を処理するための装 置であって、前記補助情報成分は基準成分とデータ成分を含み、 しきい値レベルに応答し、前記ビデオ信号の第一と第二のビーク振幅レベルを選 択的に検出するためのビーク検出器と、 前記水平同期パルスのビーク振幅に対応する前記第一のビーク振幅レベルを決定 するために前記水平同期パルスの一部を含む第一の期間の間に第一の範囲で変わ り、 前記基準成分のビーク振幅に対応する前記第二のビーク振幅を決定するために前 記補助情報成分の内の前記基準成分の一部を含む第二期間の間に第二の範囲で変 わるように前記しきい値レベルを発生し、そして前記第二のビーク振幅レベルと 予め決められた関係を有する第二のしきい値レベルを生成するための手段と、お よび 前記ビデオ信号を第二のしきい値レベルと比較して前記データ成分を表す出力信 号を生成するための手段と を具備する装置。
  2. 2.前記ビーク検出器は、前記ビデオ信号を前記しきい値電圧と比較して前記ビ デオ信号が前記しきい値レベルを超えないことを示す第一の状態と、前記ビデオ 信号が前記しきい値レベルを超えたことを示す第二の状態とを有する制御信号を 生成する比較器を具備し、 前記しきい値電圧発生手段は、前記制御信号に応答して、前記第一と第二の期間 の各々の間に前記しきい値電圧を、前記制御信号を前記第一の状態にさせる初期 値から、前記第二の状態にさせる値に変える請求の範囲第1項記載の装置。
  3. 3.前記しきい値電圧発生手段は、デジタルーアナログ変換器(DAC)を具備 する請求の範囲第2項記載の装置。
  4. 4.前記ビーク検出器は、 予め決められた周波数のクロック信号源と、および 前記クロック信号源に接続され、前記制御信号に応答して、前記制御信号が前記 第一と第二の期間のうちの1つの間に前記第二の状態を表すときに前記クロック 信号のサイクルをカウントしてカウント値を生成するカウンタと を具備し、 前記しきい値電圧生成手段は、前記カウント値に応答して前記カウンタに望まし いカウント値を生成させる方向に前記しきい値電圧を調整する 請求の範囲第2項記載の装置。
  5. 5.前記制御信号の前記第二の状態は、前記カウンタが複数の前記水平ライン期 間の間カウントすることをイネーブルとする 請求の範囲第4項記載の装置。
  6. 6.前記予め決められた周波数は前記第一の期間の間は第一の周波数であり、前 記第二の期間の間は第二の周波数である 請求の範囲第4項記載の装置。
  7. 7.前記第一と第二の周波数は、前記制御信号が前記第二の状態を表し、前記し きい値電圧が前記第一と第二のビーク振幅特性のそれぞれの一つとの望ましい関 係を表すとき、ある期間の間前記クロック信号の複数のサイクルを提供するよう に確立される請求の範囲第6項記載の装置。
  8. 8.前記第二の期間の間に生成される前記カウント値は、前記ビデオ信号が前記 基準成分を含まないときは、カウンタオーバーフロー条件を表す請求の範囲第4 項記載の装置。
  9. 9.前記ビーク検出器は前記制御信号をフィルタするためのフィルタを具備する 請求の範囲第2項記載の装置。
  10. 10.前期比較器は、 それぞれ前記ビデオ信号と前記しきい値電圧を受信するように接続された第一と 第二の入力を有し、第一と第二の相補出力信号をそれぞれ提供するための第一と 第二の出力を有する差動増幅ステージと、ここで前記相補出力信号の一方は前記 バイナリ出力信号を表し、および 前記第一と第二の相補出力の間に接続されたフィルタと を具備する請求の範囲第2項記載の装置。
JP50152294A 1992-06-01 1993-05-28 補助ビデオ・データ・スライサ Expired - Fee Related JP3362850B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP92401490.5 1992-06-01
EP92401490A EP0572740B1 (en) 1992-06-01 1992-06-01 Auxiliary video data slicer
PCT/US1993/005118 WO1993026119A1 (en) 1992-06-01 1993-05-28 Auxiliary video data slicer

Publications (2)

Publication Number Publication Date
JPH07507668A true JPH07507668A (ja) 1995-08-24
JP3362850B2 JP3362850B2 (ja) 2003-01-07

Family

ID=8211665

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50152294A Expired - Fee Related JP3362850B2 (ja) 1992-06-01 1993-05-28 補助ビデオ・データ・スライサ

Country Status (13)

Country Link
US (1) US5561469A (ja)
EP (1) EP0572740B1 (ja)
JP (1) JP3362850B2 (ja)
KR (1) KR100307979B1 (ja)
CN (1) CN1048133C (ja)
AT (1) ATE171031T1 (ja)
BR (1) BR9306464A (ja)
CA (1) CA2136617C (ja)
DE (1) DE69226943T2 (ja)
ES (1) ES2120436T3 (ja)
MX (1) MX9303228A (ja)
MY (1) MY111792A (ja)
WO (1) WO1993026119A1 (ja)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2731125B1 (fr) * 1995-02-28 1997-05-16 Sgs Thomson Microelectronics Circuit de traitement d'un signal asynchrone presentant periodiquement des salves de synchronisation
US5640109A (en) * 1995-10-27 1997-06-17 Mts Systems Corporation Pulse detector
US5657088A (en) * 1995-12-22 1997-08-12 Cirrus Logic, Inc. System and method for extracting caption teletext information from a video signal
US6298098B1 (en) * 1996-04-09 2001-10-02 Intel Corporation Burst demodulator for use in high speed bidirectional digital cable transmission system
US6377308B1 (en) * 1996-06-26 2002-04-23 Intel Corporation Method and apparatus for line-specific decoding of VBI scan lines
US5953065A (en) * 1996-06-26 1999-09-14 Intel Corporation Method and apparatus for common vertical blanking interval scan line decoding
US5926491A (en) * 1996-06-26 1999-07-20 Intel Corporation Noise tolerant run-in clock recovery method and apparatus
US5812217A (en) * 1996-06-26 1998-09-22 Intel Corporation Automatically adjusting anti-ghosting filter coefficients when the coefficients exceed particular values
US5838382A (en) * 1996-06-26 1998-11-17 Intel Corporation Method and apparatus for optimizing starting point for run-in clock recovery
US5812207A (en) * 1996-12-20 1998-09-22 Intel Corporation Method and apparatus for supporting variable oversampling ratios when decoding vertical blanking interval data
US6415439B1 (en) 1997-02-04 2002-07-02 Microsoft Corporation Protocol for a wireless control system
US6239843B1 (en) * 1997-05-05 2001-05-29 Wavo Corporation Method and system for decoding data in a signal
KR100217182B1 (ko) * 1997-05-12 1999-09-01 윤종용 데이타 슬라이스 회로
US6163580A (en) * 1997-06-09 2000-12-19 Sigmatel, Inc. Method and apparatus for data detection with an enhanced adaptive threshold
US6041084A (en) * 1997-08-15 2000-03-21 Lucent Technologies, Inc. Circuit for optimal signal slicing in a binary receiver
DE19741434C2 (de) * 1997-09-19 1999-07-08 Siemens Ag Abtrennstufe zum Abtrennen eines Signals, das in Austastlücken eines Videosignals übertragen wird und Entzerrungsverfahren für ein solches Signal
DE19820909A1 (de) * 1998-05-09 1999-11-25 Thomson Brandt Gmbh Datenaufbereitungseinrichtung
GB2357382B (en) * 1999-12-17 2004-03-31 Mitel Corp Clock recovery PLL
US7150028B1 (en) 1999-12-30 2006-12-12 Microsoft Corporation Method and system for downloading, storing and displaying coupon data using the horizontal overscan portion of a video signal
US6556247B1 (en) 1999-12-30 2003-04-29 Microsoft Corporation Method and system for decoding data in the horizontal overscan portion of a video signal
US6704058B2 (en) * 1999-12-30 2004-03-09 Microsoft Corporation System and method of adaptive timing estimation for horizontal overscan data
US6937289B1 (en) 1999-12-30 2005-08-30 Microsoft Corporation Method and system for downloading and storing interactive device content using the horizontal overscan portion of a video signal
US6735260B1 (en) 2000-04-17 2004-05-11 Texas Instruments Incorporated Adaptive data slicer
JP3788253B2 (ja) * 2001-03-12 2006-06-21 ソニー株式会社 データスライス回路
JP4297763B2 (ja) 2003-09-29 2009-07-15 三洋電機株式会社 データスライサ回路、集積回路およびデータ検出方法
US7656952B2 (en) * 2005-04-14 2010-02-02 Samsung Electronics Co., Ltd. Extended method of noise-adaptive motion detection
JP2007288260A (ja) * 2006-04-12 2007-11-01 Matsushita Electric Ind Co Ltd Vbiデータスライス回路
US8462269B2 (en) * 2007-11-16 2013-06-11 Mediatek Inc. Devices and methods for extracting a synchronization signal from a video signal
TW200945909A (en) * 2008-04-22 2009-11-01 Novatek Microelectronics Corp Synchronization signal extraction device and related method
CN101282487B (zh) * 2008-04-30 2010-06-02 北京中星微电子有限公司 信号侦测方法、装置及数字电视信号恢复方法、装置
US8471960B2 (en) * 2008-11-24 2013-06-25 Mediatek Inc. Method capable of avoiding data error from incorrect sampling points
TWI384864B (zh) * 2009-11-23 2013-02-01 Sunplus Technology Co Ltd 時序區間設定裝置
US8340239B2 (en) 2010-01-04 2012-12-25 Himax Media Solutions, Inc. Decoder and method for adaptively generating a clock window
EP2357816B1 (en) * 2010-01-08 2012-09-19 Himax Media Solutions, Inc. Decoder and method for adaptively generating a clock window
CN102131061B (zh) * 2010-01-20 2013-12-04 承景科技股份有限公司 调适产生时钟窗口的方法及译码器
JP5799751B2 (ja) * 2011-01-31 2015-10-28 ソニー株式会社 電圧発生回路、共振回路、通信装置、通信システム、ワイヤレス充電システム、電源装置、及び、電子機器
US10075680B2 (en) * 2013-06-27 2018-09-11 Stmicroelectronics S.R.L. Video-surveillance method, corresponding system, and computer program product
CA2925458C (en) 2013-09-26 2021-11-30 Companion Medical, Inc. System for administering a medicament

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1523307A (en) * 1975-12-09 1978-08-31 Aston Electronic Dev Data slicing apparatus and method
FR2462073A1 (fr) * 1979-07-17 1981-02-06 Thomson Csf Procede et dispositif pour l'extraction de donnees numeriques en presence de bruit et de distorsions
JPS598485A (ja) * 1982-07-05 1984-01-17 Matsushita Electric Ind Co Ltd 文字多重放送受信機
US4616270A (en) * 1983-07-14 1986-10-07 Victor Company Of Japan, Ltd. Synchronizing signal separating circuit for a recording and reproducing apparatus
EP0144457B1 (de) * 1983-12-07 1987-11-11 Deutsche ITT Industries GmbH Daten-Slicer-Schaltung zur Abtrennung und Wiedergewinnung von digitalen Teletextsignalen
JPS6235789A (ja) * 1985-08-08 1987-02-16 Nec Corp デ−タ分離回路
JPS62224176A (ja) * 1986-03-26 1987-10-02 Toshiba Corp 同期信号再生回路
JPS6358667A (ja) * 1986-08-29 1988-03-14 Toshiba Corp デジタルデ−タスライス回路
JPS63215182A (ja) * 1987-03-03 1988-09-07 Fujitsu General Ltd 文字放送デ−タ抜取回路のスライスレベル制御装置
EP0307512B1 (de) * 1987-09-08 1992-07-22 Deutsche ITT Industries GmbH Digitale Daten-Slicer-Schaltung für Teletextsignale
EP0320664B1 (de) * 1987-12-14 1993-09-29 Siemens Aktiengesellschaft Integrierbare Schaltungsanordnung zur Abtrennung von Farbbildaustastsynchron-Signalanteilen
FR2652697A1 (fr) * 1989-10-03 1991-04-05 Sgs Thomson Microelectronics Extracteur de donnees numeriques dans un signal video.
US5249050A (en) * 1991-10-18 1993-09-28 Zenith Electronics Corporation Closed captioned data line detection system
US5371545A (en) * 1992-03-11 1994-12-06 Thomson Consumer Electronics, Inc. Auxiliary video data slicer with adjustable window for detecting the run in clock

Also Published As

Publication number Publication date
MX9303228A (es) 1994-05-31
MY111792A (en) 2001-01-31
ATE171031T1 (de) 1998-09-15
DE69226943D1 (de) 1998-10-15
EP0572740A1 (en) 1993-12-08
CA2136617C (en) 1998-12-15
ES2120436T3 (es) 1998-11-01
CN1048133C (zh) 2000-01-05
CN1086653A (zh) 1994-05-11
KR950702081A (ko) 1995-05-17
WO1993026119A1 (en) 1993-12-23
US5561469A (en) 1996-10-01
KR100307979B1 (ko) 2001-12-01
DE69226943T2 (de) 1999-02-11
BR9306464A (pt) 1998-06-30
JP3362850B2 (ja) 2003-01-07
CA2136617A1 (en) 1993-12-23
EP0572740B1 (en) 1998-09-09

Similar Documents

Publication Publication Date Title
JPH07507668A (ja) 補助ビデオ・データ・スライサ
US5666167A (en) Bias control apparatus for a data slicer in an auxiliary video information decoder
US5506626A (en) Closed-caption decoder circuit having robust synchronization features
US4707740A (en) Sync detector having noise adjusted slice level
JP2000197016A (ja) データ抽出回路
EP0660989B1 (en) Bias control apparatus for a data slicer in an auxiliary video information decoder
US4491870A (en) Digital sync separator
US5619275A (en) TV line and field detection apparatus with good noise immunity
KR100268143B1 (ko) 수평 동기 신호 발생 회로 및 방법
KR100190788B1 (ko) 디지탈 동기화 장치
KR100417549B1 (ko) 클럭신호발생장치및클럭신호발생방법
JP3603962B2 (ja) ビデオ信号中の情報検出装置
JP3232594B2 (ja) 同期回路
KR19980703637A (ko) 수직 동기화 신호 검출기
KR950002212Y1 (ko) 수직동기 분리회로
JP3950564B2 (ja) ノイズレベル検出回路
KR920001109B1 (ko) Vdp정지신호 검출회로
JPS6323486A (ja) 映像信号処理装置
JPS6392170A (ja) 垂直同期回路
JP2007134912A (ja) データスライス回路
JPS5979686A (ja) テレビジョン信号のタイミング抽出装置
JP2001313951A (ja) カラーキラー検波器
JPH0514831A (ja) フイールド周波数判別回路
JPH0416990B2 (ja)
GB2225198A (en) Digital signal processors

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081025

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091025

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091025

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101025

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111025

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees