JPH04153955A - 位相同期発振回路 - Google Patents

位相同期発振回路

Info

Publication number
JPH04153955A
JPH04153955A JP2278104A JP27810490A JPH04153955A JP H04153955 A JPH04153955 A JP H04153955A JP 2278104 A JP2278104 A JP 2278104A JP 27810490 A JP27810490 A JP 27810490A JP H04153955 A JPH04153955 A JP H04153955A
Authority
JP
Japan
Prior art keywords
circuit
output
frequency
phase
oscillation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2278104A
Other languages
English (en)
Inventor
Yoshiaki Okada
岡田 良明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2278104A priority Critical patent/JPH04153955A/ja
Publication of JPH04153955A publication Critical patent/JPH04153955A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は位相同期発振回路に関し、特に磁気ディスク装
置の再生時における位相同期発振回路の制御方式に関す
るものである。
従来技術 磁気ディスク装置において、データ読出し中に記録媒体
の欠陥により再生データが乱れて位相同期発振回路の位
相同期がはずれ、その電圧制御発振回路が高い周波数に
暴走した場合、電圧制御発振回路を制御するチャージポ
ンプ回路の出力電圧が一定の値以上にならないようにク
ランプされている。
電圧制御発振回路はこのチャージポンプ回路のクランプ
電圧によって発振しており、その発振周波数で位相比較
回路が誤動作するという欠点がある。
発明の目的 本発明の目的は、データ読出し中の媒体欠陥に起因する
データ乱れにより回路が暴走しても位相比較回路の誤動
作を防止することが可能な位相同期発振回路を提供する
ことである。
発明の構成 本発明によれば、電圧制御発振手段と、この発振出力を
分周する分周手段と、この分周出力と記録媒体からの再
生データとの位相関係を検出し位相関係に応じた制御信
号を生成する位相検出手段と、この制御信号に応じて動
作制御されるチャージポンプ手段と、このチャージポン
プ手段の出カニヨリ制御されるローパスフィルタ手段と
を含み、このローパスフィルタ手段の出力により前記電
圧制御発振手段を制御するようにした磁気ディスク装置
の位相同期発振回路であって、前記再生データの正常ク
ロック信号を分周するカウンタ手段と、前記分周手段の
分周出力の周期が前記カウンタ手段の分周出力の周期よ
りも大となったとき前記チャージポンプ手段の制御信号
を所定値にクランプする手段とを含むことを特徴とする
位相同期発振回路が得られる。
実施例 以下に図面を参照して本発明の実施例を詳細に説明する
第1図は本発明の実施例の回路ブロック図である。位相
比較回路1は再生データ7と位相誤差信号制御回路3か
らの分周信号3aとを位相比較し両者の位相関係に応じ
て制御信号1a、lbを発生するものである。
カウンタ回路2は外部からのカウントデータに応じて入
力クロックをカララントダウンして分周するものであり
、この分周出力2aを位相誤差信号制御回路3へ供給す
る。
チャージポンプ回路4は制御信号3b、3cにより動作
制御され、ローパスフィルタ5に対して電流の供給、吸
引を行う。このローパスフィルタ5の出力によりVCO
(電圧制御発振回路)6はその発振周波数が制御される
。この発振出力6aが位相誤差信号制御回路3へ供給さ
れる。
第2図は第1図の位相誤差信号制御回路3の具体例を示
すブロック図であり、アンド回路9は位相比較回路1の
出力1aとFF(フリップフロップ)12の逆相出力と
の論理積を制御信号3bとして導出し、オア回路10は
位相比較回路lの出力1bとFF12の正相出力との論
理和を制御信号3cとして導出する。
FF11,12のクロック入力にはカウンタ回路2の出
力2aが印加され、FFIIの正相出力がFF12のデ
ータ入力となっている。
分周回路13はVCO6の出力6aを分周して分周出力
3aとして出力する。インバータ回路17及びバッファ
回路14はこの分周出力3aを入力とし、インバータ回
路17の出力は遅延回路15により所定時間遅延されて
バッファ回路14の出力とアンド回路16にて論理積さ
れ、FF11のリセット信号となっている。
このインバータ回路17.バッファ回路14遅延回路1
5.アンド回路16は分周回路13の分周出力3aの立
上がりエツジを検出する回路であり、分周出力3aがハ
イレベルになると、インバータ回路17の出力がローレ
ベルとなり、遅延回路15で遅延された後、ローレベル
の信号がアンド回路16に入力される。
その結果、分周出力3aがハイレベルになってから遅延
回路15の遅延時間だけハイレベルとなる信号がアンド
回路16から出力されるのであり、この信号がFFII
のリセット信号となる。
かかる構成において、位相同期発振回路が位相同期して
いる場合には、再生信号7とVCO6の出力を分周回路
13にて分周した信号3aとの位相差は一定となってい
る。
ここで、再生信号7の位相が信号3aの位相よりも進む
と、位相比較回路10位相進み信号1aがハイレベルに
なり、この位相差に応じた電流がチャージポンプ回路4
からローパスフィルタ5へ供給される。よって、VCO
6の制御電圧が上昇して発振出力6aの位相が進み、再
生信号7と分周出力3aとの位相差が一定の関係になる
一方、再生信号7の位相が分周出力3aよりも遅れると
、位相比較回路1の出力1bがハイレベルとなり、チャ
ージポンプ回路4は当該位相差に応じた電流をローパス
フィルタ5から引込む。
その結果、vCO6の発振信号6aの位相が遅れて再生
信号7と分周出力3aとの位相差か一定の関係になる。
次に、記録媒体の欠陥により再生データ7が乱れ、位相
同期発振回路の位相同期が外れvCO6の出力が高い周
波数に暴走する場合を説明する。
このとき、分周回路13は正常に動作しなくなり、分周
出力3aのパルスは欠落して周波数が本来の周波数より
も低い周波数になる。この状態が第3図の点線よりも左
側のタイムチャートで示されている。
この場合に、入力信号7として正常な基本クロックを供
給するようにし、このクロックをカウンタ回路2にてカ
ウントダウンしつつ分周する。このときカウンタ回路2
の初期値はカウントデータ8により予め設定されている
このカウンタ回路2による分周出力2aと分周回路13
の分周出力3aとの周期の関係が、F I”11.12
の回路により検出される。信号2aの周期よりも信号3
aの周期すなわちアンド回路16の出力の周期が遅いと
、FF12の出力がハイレベルにラッチされ、よって、
アンド回路9の出力3bが強制的にローレベルとなり、
オア回路10の出力3Cが強制的にハイレベルとなる。
その結果、位相比較回路1の出力とは無関係にチャージ
ポンプ回路4の出力は常に電流をローパスフィルタ5か
ら吸込むよう動作する。そのために、vCO6の発振周
波数は低下して分周回路13の分周動作は正常になり、
チャージポンプ回路4は通常モードとなって位相同期発
振回路は正常動作をなすのである。第3図の点線より右
側にこの正常状態のタイムチャートが示されている。
尚、信号2aの周期よりも信号3aのそれが速い場合に
は、FF12はリセットされ、アンド回路9及びオア回
路10は位相比較回路1の出力をそのまま伝達するもの
である。
尚、カウンタ回路2の初期値であるカウントデータ8の
値は、vCO6の出力が高い周波数に暴走すると分周回
路13が正常に動作しなくなってその分周出力3aのパ
ルスが欠落し、本来の周波数より低い周波数になったこ
とを検出するように予め最適に設定しておく。
発明の効果 本発明によれば、媒体の欠陥により再生データが乱れて
位相同期発振回路が暴走したとき、チャジ−ポンプ回路
によりローパスフィルタから強制的に電流を引込んでv
COの発振周波数を低下させるようにしたので、位相比
較回路の誤動作を防止可能となるという効果がある。
【図面の簡単な説明】
第1図は本発明の実施例のブロック図、第2図は第1図
の一部具体例を示すブロック図、第3図は本発明の実施
例の動作を示すタイムチャートである。 主要部分の符号の説明 1・・・・・・位相比較回路 2・・・・・・カウンタ回路 3・・・・・・位相誤差信号制御回路 4・・・・・・チャージポンプ回路 5・・・・・・ローパスフィルタ回路 6 ・・ ・・・■ CO 3・・・・・・分周回路

Claims (1)

    【特許請求の範囲】
  1. (1)電圧制御発振手段と、この発振出力を分周する分
    周手段と、この分周出力と記録媒体からの再生データと
    の位相関係を検出し位相関係に応じた制御信号を生成す
    る位相検出手段と、この制御信号に応じて動作制御され
    るチャージポンプ手段と、このチャージポンプ手段の出
    力により制御されるローパスフィルタ手段とを含み、こ
    のローパスフィルタ手段の出力により前記電圧制御発振
    手段を制御するようにした磁気ディスク装置の位相同期
    発振回路であって、前記再生データの正常クロック信号
    を分周するカウンタ手段と、前記分周手段の分周出力の
    周期が前記カウンタ手段の分周出力の周期よりも大とな
    ったとき前記チャージポンプ手段の制御信号を所定値に
    クランプする手段とを含むことを特徴とする位相同期発
    振回路。
JP2278104A 1990-10-17 1990-10-17 位相同期発振回路 Pending JPH04153955A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2278104A JPH04153955A (ja) 1990-10-17 1990-10-17 位相同期発振回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2278104A JPH04153955A (ja) 1990-10-17 1990-10-17 位相同期発振回路

Publications (1)

Publication Number Publication Date
JPH04153955A true JPH04153955A (ja) 1992-05-27

Family

ID=17592687

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2278104A Pending JPH04153955A (ja) 1990-10-17 1990-10-17 位相同期発振回路

Country Status (1)

Country Link
JP (1) JPH04153955A (ja)

Similar Documents

Publication Publication Date Title
US5170297A (en) Current averaging data separator
US6498537B1 (en) Phase comparison circuit having a controlled delay of an input signal
JP2002198808A (ja) Pll回路および光通信受信装置
JP2003224471A (ja) Pll回路および光通信受信装置
JP3407197B2 (ja) PLL(PhaseLockedLoop)回路
KR950008461B1 (ko) Nrz 데이터 비트 동기 장치
US7274636B2 (en) Phase locked loop for generating an output signal
US5258877A (en) Data separator having a restart circuit
JP3521206B2 (ja) 液晶表示素子の位相周波数検出回路
KR970002948B1 (ko) 비트 클럭 재생 장치
US7109806B2 (en) Device and method for detecting phase difference and PLL using the same
US5293275A (en) Data recovery system for information recording media
JP3617456B2 (ja) Pll回路および光通信受信装置
JPH05327488A (ja) 位相同期回路における同期外れ検出回路
KR100214455B1 (ko) 전압조절 발진기를 위한 0-위상 리스타트 보상회로 및 그방법
JPH04153955A (ja) 位相同期発振回路
JPH09326691A (ja) 位相ロックループ回路
JPH11191270A (ja) Pll回路
JP2003283476A (ja) バーストデータ受信装置
KR100474988B1 (ko) 노이즈 제거 기능을 갖는 디지탈 위상 동기 루프 및 노이즈제거방법
JP2795008B2 (ja) 位相同期発振回路の耐入力クロック断回路方式
JP3253581B2 (ja) ディジタルpll回路
KR0162463B1 (ko) 디지탈 위상 조정 장치
JP2001053600A (ja) Pll回路
JPS60223224A (ja) 位相同期回路