JPH11510320A - 不揮発性メモリセルの製造方法 - Google Patents

Abstract

(57)【要約】 不揮発性メモリセルの製造方法について記載する。所望のポリシリコンパターンを酸化防止層、有利には窒化物層によりマスキングする。引続きソース／ドレイン領域及びフィールド領域上のポリシリコンを二酸化シリコンに変換する。その際隣接するポリシリコン軌道間は二酸化シリコンで満たされる。フィールド領域内もポリシリコンの変換によりフィールド酸化物の厚さが増す。フィールド領域上に第２のポリシリコン層をそこに存在する酸化防止層の封入の包含のもとに施す。この層からマスキング及びエッチングによりコンデンサの電極を形成し、その際酸化防止層の下にある第１のポリシリコンが他の電極を形成し、酸化防止層が誘電体を形成する。本発明の利点は、僅かな経費で済むマスキング法及びエッチング法並びに改善されたデバイスの信頼度にある。

Description

【発明の詳細な説明】 不揮発性メモリセルの製造方法 本発明は、誘電体上の全面的シリコン層から出発して、集積回路内に不揮発性 メモリセルを製造する方法に関する。 不揮発性メモリセルはＥＥＰＲＯＭ及びフラッシュＥＥＰＲＯＭである。その 際シリコン層は単結晶、多結晶又は非晶質シリコンであってもよい。誘電体とし ては通常二酸化シリコン（例えばゲート酸化物として）又は窒化シリコンを使用 する。 この種のメモリセルの製造の際に一般に第１の処理工程の経過中に誘電体上に 次にパターン化されるポリシリコン層を形成する。特にトランジスタのゲートの 所望のパターン化はフォトリソグフィにより行われる。その際使用されるエッチ ングプロセスは極めて高度の要件をフォトレジストに課しており、即ち特に湿式 化学的エッチングプロセスは比較的大きなかつ散乱性の顕著なアンダーエッチン グを生じ、原理的には仕上げ技術及び平坦化局面で処理の極めて困難な凹面のポ リシリコンエッジを生じる。 ポリシリコンのエッチングプロセスではポリシリコンの下にあるゲート酸化物 が損傷される危険性がある。その他にエッチングの際にシステムによってはポリ シリコンと酸化シリコンとの選択度が不十分になるので、後に形成されるソース ／ドレイン領域のゲート領域の外側のゲート酸化物は再生不能に薄層化され、そ のためゲート酸化物は一定のソース／ドレイン注入のために完全に除去され、新 たに形成すべき酸化物により置換されなければならない。そのために別の湿式化 学エッチングプロセスが必要となる。 この最後に記載したエッチングはポリシリコンのゲートエッジの下側のゲート 酸化物中に中空溝を形成し、それがゲートからソース／ドレイン領域への不均質 で制御の困難な移行部を生じ、トランジスタの相応する収量及び信頼度に対する リスクを発生させる。この種の中空溝は浄化及び酸化挙動に関して処理技術的に 制御し難いものである。特に例えばＥＥＰＲＯＭプロセスにおける第２のポリシ リコン層に対するその上に形成される絶縁酸化物の絶縁強度はこの事実により否 定的な影響を蒙る。 更にドイツ連邦共和国特許出願公開第２７３９６６２号明細書からＭＯＳトラ ンジスタの製造のために、シリコン層を酸化防止の作用をする層で覆い、この酸 化防止層をフォトリソグラフィにより、マスクを形成するために酸化防止層のエ ッチング及びマスキングされない領域のポリシリコンの露出によりパターン化し 、ポリシリコンの露出している領域を部分酸化により二酸化シリコンに変換する ことが知られている。 本発明の課題は、不揮発性メモリセルの簡単な製造方法を提供することにある 。 この課題はまず先に記載したトランジスタを形成するための処理工程を行い、 引続き 残留酸化防止層の包含のもとにもう１つのポリシリコン層を施し、 フォトレジストマスクを施し、フィールド領域上にあるもう１つのポリシリコ ン層をコンデンサの第２の電極を形成するために被覆するようにパターン化し、 マスキングされていない範囲の第２のポリシリコン層のエッチングによりコン デンサの第２の電極を形成し、 場合によってはもう１つの製造プロセスにとって必要でない範囲の酸化防止層 を除去する ことにより解決される。 従って本発明の基本思想は、ポリシリコンのパターン化、即ち不必要なポリシ リコン面の除去を従来のエッチング法によらず、二酸化シリコンに変換すること により達成することにある。本発明は、ゲート酸化物を過剰にエッチングするこ となく、またそれと関連するポリシリコンのエッジ下に中空層の形成を生じるこ となく、従ってＭＯＳトランジスタの場合ゲート酸化物中にゲート領域からソー ス／ドレイン領域への均一な移行が行われるという利点を有する。更にポリシリ コン側縁は厚さが少なくともほぼポリシリコンのそれに匹敵する完全に均質に成 長した酸化物に埋込まれる。従って例えばＥＥＰＲＯＭのように場合によっては その上にある第２のポリシリコン層に対する絶縁強度は、ポリシリコン側面を制 限する影響はもはや存在しないので、元来第１のポリシリコン層のためのパター ン化マスクの作用をする窒化物層又は場合によってはもう１つの誘電体の平坦で 従って容易に制御可能な厚さだけで決定される。 更に本発明によりＭＯＳトランジスタの場合従来法に存在した欠点、即ちゲー トからソース／ドレイン領域へのゲートエッジのゲート酸化物の厚さにおけるプ ロセスにより生じる急激な移行部によりゲートエッジとソース／ドレイン領域と の間に部分的に高い電界強度を来すことは回避される。むしろ酸化工程によりゲ ートからソース／ドレイン領域への移行部のゲート酸化物の厚さに一定した上昇 が形成される。それにより電界強度の部分的ピークはこの問題となる領域内のト ランジスタのパラメータの著しい効率低下を伴って回避される。トランジスタの 信頼度はこのようにして高められ、例えばＥＥＰＲＯＭの用途では一般的である ように特に比較的高い作動電圧において高められる。 本発明の酸化により形成されるポリシリコンのエッジが凸面の輪郭を有してい るので、この凸面のゲートエッジも電界強度の部分的ピークを回避し、従ってト ランジスタの信頼度の改善に寄与する。 更に本発明によりソース／ドレイン領域に十分に高い降伏電圧が得られ、この ことはまた例えばＥＥＰＲＯＭの用途において極めて有利である。従って例えば いわゆる埋込みメモリの製造の際のような複合プロセスでは、一般的に後の時点 に製造される低電圧論理トランジスタのソース／ドレイン領域を絶縁強度に対す る比較的僅かな要件で独自に製造し、最適化することが可能となる。ＭＯＳトラ ンジスタを作る再には、フォトリソグラフィで使用されたフォトレジストマスク を除去する前にソース／ドレイン注入を露出されているシリコンを通して行うこ とが有利である。高い降伏電圧に対してＥＥＰＲＯＭ用の信頼できる僅かなドー ピング勾配のソース／ドレイン拡散は、注入が全製造プロセスの比較的初期及び ポリシリコンの酸化の前に行われることに基づくものであり、注入された二酸化 シリコンは活性化されてシリコン基板に打ち込まれる。 本発明により、ポリシリコンの軌道間のシステム上生じる空隙が後に形成され る面の平坦化に問題を生じさせる従来のエッチング法の欠点も回避される。この 問題は析出及びエッチバック並びに化学機械的研磨により多大な費用をかけなけ れば解決できない。それに対して本発明は隣接するポリシリコン軌道間に、この 箇所でいずれにせよ使用されずに除去すべきポリシリコンから形成された酸化シ リコンの充填物があるという利点を有する。従って平坦化のための補助的処理工 程を省略できる。 本発明により、フィールド酸化物上のポリシリコンが除去された領域のフィー ルド酸化物の薄層化及びフィールド酸化物の絶縁特性の相応する低下を来す従来 のエッチング方法の欠点が克服される。即ちその損失分はフィールドのドーピン グを高めることにより相殺されなければならないが、しかしこれは同様にＬＯＣ ＯＳのエッジのドーピング勾配が結果として高められるため、例えば降伏電圧及 び狭幅（短チャネル）特性のような一定のトランジスタ特性に悪影響を及ぼしか ねない。これとは異なり本発明は、フィールド領域内の不必要なポリシリコンも 酸化物に変換され、その結果そこではフィールド酸化物の厚さが相応する量だけ 高められる。厚さの増加は主に元のポリシリコンの厚さに相当するものである。 こうして場合によっては寄生フィールド酸化物トランジスタのカットオフ電圧が 例えば金属化部のようなその下にある面に対して又は場合によっては第２のポリ シリコン面に対して高められる。 一実施態様において酸化防止層が少なくとも窒化物層を含んでいると有利であ る。 特に良好な成果は、窒化物層が酸化物−窒化物（ＯＮ）のサンドイッチとして 又は酸化物−窒化物−酸化物のサンドイッチ層（ＯＮＯ層）として又は窒化され た酸化物層として形成されることにより得られる。これらの全てのマスキング層 はごく薄くてもよいので、そのエッチングも簡単な湿式化学法により許容し得る 準損失で実施可能である。従ってフォトレジストの安定性に対して僅かな要件が 課せられるに過ぎない。 本発明を図示の実施例に基づき以下に詳述する。 図１〜図４はＥＥＰＲＯＭのメモリセルとしてトランジスタ及びコンデンサを 製造する際の処理工程をそれぞれ概略的に示すものである。 シリコン基板１上のソース／ドレイン領域内及びフィールド酸化物間に酸化シ リコン層２がある。 図１によれば酸化シリコン層２の上にポリシリコン層３（Ｐｏｌｙ１）を形成 する。その上に酸化物−窒化物層４（ＯＮ）並びに引続きフォトレジストマスク ５を施す。フォトレジストマスク５は所望のポリシリコンパターンに相応してお り、ソース／ドレイン領域は空けておく。引続きレジストのない箇所の酸化物− 窒化物層４をエッチングプロセスで除去し、その結果この箇所のポリシリコン層 ３が露出される。 このエッチングの直後にフォトレジストマスク５の保持下に図２に基づきソー ス／ドレイン領域の注入（図示の例ではリンの注入）が露出しているポリシリコ ン層３を通して行われる。 引続きフォトレジストマスク５を除去した後に図３に示すように露出している ポリシリコンの場合適当に選択された温度／気体条件により二酸化シリコン７へ の変換が行われ、その際図１により形成されたパターンを有する酸化物−窒化物 層４はマスクの作用をする。酸化の終わりに生じたポリシリコンのエッジは凸面 の輪郭を有する。その他に酸化の際に注入された素子６は活性化され、シリコン 基板内に打ち込まれる。酸化の終了後ポリシリコンパターン間の空隙は熱二酸化 シリコンで満たされ、元から存在したポリシリコンはそれらの箇所で完全に酸化 される。 フィールド領域８上の使用されなかったポリシリコンも二酸化シリコ ン７に変換され、その結果そこのフィールド酸化物の厚さはほぼ元のポリシリコ ンの厚さの相当分だけ厚くなる。更に酸化物−窒化物層４から成る窒化物層の表 面酸化により酸化物−窒化物−酸化物のサンドイッチ９が形成される。 図４に示す製造プロセスは第２のポリシリコン層１０を第１と第２のポリシリ コン層３、１０との間の接合容量を製造するために施すように進められる。その 上にもう１つのフォトレジストマスク１１をコンデンサ領域の上方に施し、パタ ーン化する。フォトレジストマスク１１で第２のポリシリコン層１０を所望の容 量の上方電極として形成する。これと関連して図４から破壊電界強度が平坦なＯ ＮＯ層９の特性のみにより決定されることが見て取れる。更に能動領域の外側の フィールド酸化物の有効な厚さはこのフィールド酸化物の厚さ分だけ高められる 。

Claims (1)

1. 【特許請求の範囲】 １． 集積回路内にトランジスタとコンデンサを有する不揮発性メモリセルの製 造方法において、全面的に施されたシリコン層から出発して、 シリコン層を酸化防止層で覆い、 この酸化防止層を、トランジスタのゲート領域及びフィールド領域を覆うマス クを形成するために酸化防止層のエッチング及びマスキングされていない領域内 のポリシリコンの露出により、フィールド領域上に残留している酸化防止層が誘 電体を、またその下にあるポリシリコンがコンデンサの第１の電極を形成するよ うに、フォトリソグラフィによりパターン化し、 酸化防止層から露出している範囲のポリシリコンを部分酸化により二酸化シリ コンに変換し、 残留酸化防止層の包含のもとにもう１つのポリシリコン層を施し、 フォトレジストマスクを施し、フィールド領域上にあるもう１つのポリシリコ ン層をコンデンサの第２の電極を形成するために被覆するようにパターン化し、 マスキングされていない範囲のもう１つのポリシリコン層のエッチングにより コンデンサの第２の電極を形成し、 場合によってはもう１つの製造プロセスにとって必要でない範囲の酸化防止層 を除去する ことを特徴とする不揮発性メモリセルの製造方法。 ２． ポリシリコンの変換を熱酸化により行うことを特徴とする請求項１記載の 製造方法。 ３． 酸化防止層が少なくとも１つの窒化物層から成ることを特徴とする請求項 １又は記載の製造方法。 ４． 窒化物層が窒化酸化物又は酸化物−窒化物のサンドイッチ又は酸化物−窒 化物−酸化物から成ることを特徴とする請求項３記載の製造方法。 ５． ＭＯＳトランジスタの製造時にフォトリソグラフィの際に使用されたフォ トマスクを除去する前にソース／ドレイン注入を露出しているシリコンを通して 行うことを特徴とする請求項１乃至４の１つに記載の製造方法。 ６． ソース／ドレイン領域並びにフィールド酸化物領域内のポリシリコンを二 酸化シリコンに変換することを特徴とする請求項５記載の製造方法。