JPH11506851A - 互いに非同期の2つのバス間でデータ転送を同期する際の累積時間遅延を低減するもの - Google Patents
互いに非同期の2つのバス間でデータ転送を同期する際の累積時間遅延を低減するものInfo
- Publication number
- JPH11506851A JPH11506851A JP9501122A JP50112297A JPH11506851A JP H11506851 A JPH11506851 A JP H11506851A JP 9501122 A JP9501122 A JP 9501122A JP 50112297 A JP50112297 A JP 50112297A JP H11506851 A JPH11506851 A JP H11506851A
- Authority
- JP
- Japan
- Prior art keywords
- data
- bus
- buffer
- flag
- state machine
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
- G06F13/405—Coupling between buses using bus bridges where the bridge performs a synchronising function
- G06F13/4059—Coupling between buses using bus bridges where the bridge performs a synchronising function where the synchronisation uses buffers, e.g. for speed matching between buses
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
- G06F13/405—Coupling between buses using bus bridges where the bridge performs a synchronising function
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Information Transfer Systems (AREA)
- Bus Control (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
Abstract
Description
Claims (1)
- 【特許請求の範囲】 1. 互いに非同期で動作する第1のバスと第2のバスとの間のインターフェイ ス回路であって、上記第1のバスは第1のバスクロックと同期して上記インター フェイス回路にデータを提供し、上記第2のバスは第2のバスクロックと同期し て上記インターフェイス回路からの上記データを受け入れるものであり、 上記第1のバスクロックに同期して、上記第1のバスからのデータを格納する 第1と第2のバッファー部とを少なくとも保持する入出力バッファーと、 上記第1と第2のバッファー部のそれぞれに関連する少なくとも第1と第2の データ確認表示器であって、上記第1のバッファー部にデータが格納された場合 に上記第1のデータ確認表示器は上記第1のバスクロックに同期してセットされ 、上記第2のバッファー部にデータが格納された場合に上記第2のデータ確認表 示器が上記第1のバスクロックに同期してセットされるものと、 データ確認表示器の出力として、上記第1と第2のデータ確認表示器から一つ を選択するデータ確認表示器セレクターと、 上記入出力バッファーから第2のバスにデータを転送し、上記第2のバスクロ ックと同期して動作するバス状態機械であって、上記第2のバスに転送されるデ ータのソースとして上記第1と第2のバッファー部から一つを選択し、データ確 認表示出力として上記第1と第2のデータ確認表示の各1つを選択する上記デー タ表示器セレクターを制御し、上記第1のバスからのデータを上記第1と第2の バッファー部からの上記の1つに格納する時期を決定する上記データ確認表示器 出力をモニターするものと、 上記第1のデータ確認表示器を受け入れ、上記第2のバスクロックに同期する 第1の同期回路であって、上記データ確認表示器セレクターの入力として第1の 同期されたデータ確認表示器を提供するものと、 上記第2のデータ確認表示器を受け入れ、上記第2のバスクロックに同期する 第2の同期回路であって、上記データ確認表示器セレクターの入力として、第2 の同期されたデータ確認表示器を提供するものとを含む装置。 2. 互いに非同期で動作する第1のバスと第2のバス間でデータを転送する装 置であって、 データを格納する複数のデータ格納部を保持するデータ保持装置と、 上記第1のデータバスに接続された第1のバスインターフェイス状態機械であ って、上記第1のデータバスから上記複数のデータ格納部の選択された一つにデ ータを転送するものと、 上記第2のデータバスに接続された第2のバスインターフェイス状態機械であ って、上記複数のデータ格納部の選択された上記の一つから上記第2のデータバ スにデータを転送するものと、 上記各複数のデータ格納部用の各表示器を保持するデータ存在バッファーであ って、上記表示器の一つは、上記複数のデータ格納部の上記一つにデータを転送 する上記第1のバス状態機械に応答してセットされ、かつ上記複数のデータ格納 部から上記第2のデータバスへデータを転送する上記第2のバス状態機械に応答 して消去され、上記表示器の上記一つがセットされた場合のみ、上記第2のバス インターフェイス状態機械が上記複数のデータ格納部の上記一つからデータを転 送するものと、 上記表示器を遅延させる、上記データ存在バッファーと上記第2のバスインタ ーフェイス状態機械との間に接続された各遅延回路のセットであって、上記第1 のバスインターフェイス機械がデータを上記複数のデータ格納部の上記一つに転 送された後に所定の時間が経過するまでは、上記第2のバスインターフェイス状 態機械が上記複数のデータ格納部の上記一つからデータを転送できないものとを 含む上記装置。 3. 上記データ格納装置が、バッファーである請求項2記載の装置。 4. 上記第2のデータバスは上記第2のデータバスのデータ転送に同期するク ロック信号を保持し、上記各遅延回路は上記クロック信号に同期する同期器であ る請求項2記載の装置。 5. 上記遅延回路のセットが遅延回路の第1のセットであり、上記所定時間が 第1の所定時間であり、さらに上記装置が、上記バスインターフェイス状態機械 に対して上記表示器を遅延させる上記データ存在バッファーと上記第1のインタ ーフェイス状態機械との間に接続された遅延回路の第2のセットを含んでいて、 上記第2のバスインターフェイス機械が上記複数のデータ格納部の上記一つから 上記第2のデータバスにデータを転送した後に第2の所定の時間が経過するまで は、上記第1のバスインターフェイス状態が、上記複数のデータ格納部の一つに データに転送させることができない請求項2記載の装置。 6. 互いに非同期に動作する第1のバスと第2のバスとの間でデータを転送す る装置であって、 データを格納する第1と第2のデータ格納部を保持するバッファーと、 第1のバスクロック信号によって、上記第1のデータバスから上記第1と第2 のデータ格納部から選択された一つへのデータ転送を制御する、上記第1のデー タバスと上記バッファーとの間に接続された第1のバスインターフェイス状態機 械と、 上記第1のバスクロック信号と非同期に動作する第2のバスクロック信号によ って、上記バッファーから上記第2のデータバスへのデータ転送を制御する、上 記第2のデータバスと上記バッファーとの間に接続された第2のバスインターフ ェイス状態機械と、 上記第1と第2のバスインターフェイス状態機械の両方に接続された各第1と 第2のフラグ出力を保持する第1と第2のフラグバッファーであって、上記第1 のフラグバッファーの出力は、上記第1のデータバスから上記第1のデータ格納 部にデータが転送される場合に、上記第1のバスクロック信号に同期してセット され、上記第1のデータ格納部から上記第2のデータバスにデータが転送された 場合に、第2バスクロック信号に同期して消去され、上記第2のフラグバッファ ーの出力は、上記第1のデータバスから上記第2のデータ格納部にデータが転送 される場合に、上記第1のバスクロック信号に同期してセットされ、上記第2の データ格納部から上記第2のデータバスにデータが転送された場合に、第2のバ スクロック信号に同期して消去されるものと、 上記第1のフラグバッファーと上記第2のバスインターフェイス状態機械との 間に接続された第1の同期器、及び上記第2のフラグバッファーと上記第2のイ ンターフェイス状態機械との間に接続された第2の同期器であって、上記第1の 同期器は上記第1のフラグ出力を上記第2のバスクロック信号に同期させ、上記 第1のフラグ出力が変化した後で上記第1のフラグ出力が上記第2のバスインタ ーフェイス状態機械で受け入れられることができる前の少なくとも所定の時間、 上記第1のフラグ出力が遅延され、上記第2の同期器は、上記第2のフラグ出力 を上記第2のバスクロック信号に同期させ、上記第2のフラグ出力が変化した後 で上記第2のフラグ出力が上記第2のバスインターフェイス状態機械で受け入れ られることができる前の少なくとも上記所定の時間、上記第2のフラグ出力が遅 延されるものとを含む上記装置。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US48350595A | 1995-06-07 | 1995-06-07 | |
US51054595A | 1995-08-02 | 1995-08-02 | |
US08/510,545 | 1995-08-02 | ||
US08/483,505 | 1995-08-02 | ||
PCT/US1996/008575 WO1996041268A1 (en) | 1995-06-07 | 1996-06-06 | Reducing cumulative time delay in synchronizing transfer of data between two mutually asynchronous buses |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006045594A Division JP4237769B2 (ja) | 1995-06-07 | 2006-02-22 | 互いに非同期の2つのバス間でデータ転送を同期する際の累積時間遅延を低減するもの |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11506851A true JPH11506851A (ja) | 1999-06-15 |
JP3873089B2 JP3873089B2 (ja) | 2007-01-24 |
Family
ID=27047672
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP50112297A Expired - Lifetime JP3873089B2 (ja) | 1995-06-07 | 1996-06-06 | 互いに非同期の2つのバス間でデータ転送を同期する際の累積時間遅延を低減するもの |
JP2006045594A Expired - Lifetime JP4237769B2 (ja) | 1995-06-07 | 2006-02-22 | 互いに非同期の2つのバス間でデータ転送を同期する際の累積時間遅延を低減するもの |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006045594A Expired - Lifetime JP4237769B2 (ja) | 1995-06-07 | 2006-02-22 | 互いに非同期の2つのバス間でデータ転送を同期する際の累積時間遅延を低減するもの |
Country Status (11)
Country | Link |
---|---|
US (1) | US5764966A (ja) |
EP (1) | EP0834134B1 (ja) |
JP (2) | JP3873089B2 (ja) |
KR (1) | KR100258986B1 (ja) |
CN (1) | CN1093963C (ja) |
AU (1) | AU6035296A (ja) |
DE (1) | DE69634358T2 (ja) |
IL (1) | IL122260A (ja) |
RU (1) | RU2176814C2 (ja) |
TW (1) | TW303438B (ja) |
WO (2) | WO1996041268A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004506975A (ja) * | 2000-08-11 | 2004-03-04 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | クロックフォワードシステムi/oのための効率的なクロック開始および停止装置 |
Families Citing this family (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5898889A (en) * | 1996-04-30 | 1999-04-27 | 3Com Corporation | Qualified burst cache for transfer of data between disparate clock domains |
US6119190A (en) | 1996-11-06 | 2000-09-12 | Intel Corporation | Method to reduce system bus load due to USB bandwidth reclamation |
JPH10269775A (ja) | 1997-03-27 | 1998-10-09 | Mitsubishi Electric Corp | 半導体集積回路および位相同期ループ回路 |
JP4484359B2 (ja) | 1997-10-10 | 2010-06-16 | ラムバス・インコーポレーテッド | 最小限の待ち時間とフェイルセーフ再同期化するための方法および装置 |
US6055597A (en) * | 1997-10-30 | 2000-04-25 | Micron Electronics, Inc. | Bi-directional synchronizing buffer system |
US6076160A (en) * | 1997-11-20 | 2000-06-13 | Advanced Micro Devices, Inc. | Hardware-based system for enabling data transfers between a CPU and chip set logic of a computer system on both edges of bus clock signal |
US6279065B1 (en) * | 1998-06-03 | 2001-08-21 | Compaq Computer Corporation | Computer system with improved memory access |
US6366989B1 (en) * | 1998-09-17 | 2002-04-02 | Sun Microsystems, Inc. | Programmable memory controller |
AU1517800A (en) * | 1998-10-30 | 2000-05-22 | Cybex Computer Products Corporation | Split computer |
US6418494B1 (en) | 1998-10-30 | 2002-07-09 | Cybex Computer Products Corporation | Split computer architecture to separate user and processor while retaining original user interface |
US6560652B1 (en) * | 1998-11-20 | 2003-05-06 | Legerity, Inc. | Method and apparatus for accessing variable sized blocks of data |
DE60017775T2 (de) * | 1999-11-05 | 2006-01-12 | Analog Devices Inc., Norwood | Architektur und system von einem generischen und seriellen port |
EP1150467A1 (en) * | 2000-04-28 | 2001-10-31 | STMicroelectronics S.r.l. | Encoder architecture for parallel busses |
JP2003157228A (ja) * | 2001-11-20 | 2003-05-30 | Fujitsu Ltd | データ転送回路 |
GB0204144D0 (en) * | 2002-02-22 | 2002-04-10 | Koninkl Philips Electronics Nv | Transferring data between differently clocked busses |
US7321623B2 (en) * | 2002-10-01 | 2008-01-22 | Avocent Corporation | Video compression system |
US20040111563A1 (en) * | 2002-12-10 | 2004-06-10 | Edirisooriya Samantha J. | Method and apparatus for cache coherency between heterogeneous agents and limiting data transfers among symmetric processors |
CN100370415C (zh) * | 2003-04-26 | 2008-02-20 | 华为技术有限公司 | 基于fifo队列的数据包线速处理方法及其装置 |
CN1323529C (zh) * | 2003-04-28 | 2007-06-27 | 华为技术有限公司 | 一种数字信号处理器内部数据传输的方法 |
US7269783B2 (en) * | 2003-04-30 | 2007-09-11 | Lucent Technologies Inc. | Method and apparatus for dedicated hardware and software split implementation of rate matching and de-matching |
US9560371B2 (en) * | 2003-07-30 | 2017-01-31 | Avocent Corporation | Video compression system |
KR100546403B1 (ko) * | 2004-02-19 | 2006-01-26 | 삼성전자주식회사 | 감소된 메모리 버스 점유 시간을 가지는 시리얼 플레쉬메모리 컨트롤러 |
US7457461B2 (en) * | 2004-06-25 | 2008-11-25 | Avocent Corporation | Video compression noise immunity |
JP2006113689A (ja) * | 2004-10-12 | 2006-04-27 | Fujitsu Ltd | バスブリッジ装置およびデータ転送方法 |
JP4891253B2 (ja) * | 2004-11-25 | 2012-03-07 | テレコム・イタリア・エッセ・ピー・アー | 移動体通信機器用の共用icカード及び無線トランシーバモジュール |
JP4786262B2 (ja) * | 2005-09-06 | 2011-10-05 | ルネサスエレクトロニクス株式会社 | インターフェイス回路 |
TWI310501B (en) * | 2005-10-06 | 2009-06-01 | Via Tech Inc | Bus controller and data buffer allocation method |
US20070147115A1 (en) * | 2005-12-28 | 2007-06-28 | Fong-Long Lin | Unified memory and controller |
US7519754B2 (en) * | 2005-12-28 | 2009-04-14 | Silicon Storage Technology, Inc. | Hard disk drive cache memory and playback device |
US7783820B2 (en) * | 2005-12-30 | 2010-08-24 | Avocent Corporation | Packet-switched split computer having disassociated peripheral controller and plural data buses |
US7793021B2 (en) | 2006-01-05 | 2010-09-07 | Freescale Semiconductor, Inc. | Method for synchronizing a transmission of information and a device having synchronizing capabilities |
CA2650663A1 (en) * | 2006-04-28 | 2007-11-08 | Avocent Corporation | Dvc delta commands |
CN100405343C (zh) * | 2006-06-21 | 2008-07-23 | 北京中星微电子有限公司 | 一种异步数据缓存装置 |
US8040389B2 (en) | 2006-07-25 | 2011-10-18 | Nikon Corporation | Image processing method, image processing program and image processing apparatus for detecting object of an image |
WO2009069094A1 (en) * | 2007-11-30 | 2009-06-04 | Nxp B.V. | Method and device for routing data between components |
US8363766B2 (en) * | 2008-06-06 | 2013-01-29 | Freescale Semiconductor, Inc. | Device and method of synchronizing signals |
CN101944075B (zh) * | 2010-07-21 | 2012-06-27 | 北京星网锐捷网络技术有限公司 | 总线系统、对低速总线设备进行读写操作的方法及装置 |
CN103440219B (zh) * | 2013-08-23 | 2016-06-08 | 上海航天测控通信研究所 | 一种通用总线转换桥ip核 |
US9910818B2 (en) * | 2013-10-02 | 2018-03-06 | Lattice Semiconductor Corporation | Serdes interface architecture for multi-processor systems |
US20160173134A1 (en) * | 2014-12-15 | 2016-06-16 | Intel Corporation | Enhanced Data Bus Invert Encoding for OR Chained Buses |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63255760A (ja) * | 1987-04-14 | 1988-10-24 | Mitsubishi Electric Corp | 制御システム |
US5117486A (en) * | 1989-04-21 | 1992-05-26 | International Business Machines Corp. | Buffer for packetizing block of data with different sizes and rates received from first processor before transferring to second processor |
EP0433520B1 (en) * | 1989-12-22 | 1996-02-14 | International Business Machines Corporation | Elastic configurable buffer for buffering asynchronous data |
US5274763A (en) * | 1990-12-28 | 1993-12-28 | Apple Computer, Inc. | Data path apparatus for IO adapter |
US5535341A (en) * | 1994-02-24 | 1996-07-09 | Intel Corporation | Apparatus and method for determining the status of data buffers in a bridge between two buses during a flush operation |
-
1996
- 1996-06-06 IL IL12226096A patent/IL122260A/xx not_active IP Right Cessation
- 1996-06-06 CN CN96195861A patent/CN1093963C/zh not_active Expired - Lifetime
- 1996-06-06 EP EP96917981A patent/EP0834134B1/en not_active Expired - Lifetime
- 1996-06-06 WO PCT/US1996/008575 patent/WO1996041268A1/en active IP Right Grant
- 1996-06-06 JP JP50112297A patent/JP3873089B2/ja not_active Expired - Lifetime
- 1996-06-06 DE DE69634358T patent/DE69634358T2/de not_active Expired - Lifetime
- 1996-06-06 WO PCT/US1996/008573 patent/WO1996041267A1/en active IP Right Grant
- 1996-06-06 RU RU98100412/09A patent/RU2176814C2/ru active
- 1996-06-06 TW TW085106884A patent/TW303438B/zh not_active IP Right Cessation
- 1996-06-06 AU AU60352/96A patent/AU6035296A/en not_active Abandoned
- 1996-06-06 KR KR1019970708819A patent/KR100258986B1/ko not_active IP Right Cessation
-
1997
- 1997-06-18 US US08/878,230 patent/US5764966A/en not_active Expired - Lifetime
-
2006
- 2006-02-22 JP JP2006045594A patent/JP4237769B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004506975A (ja) * | 2000-08-11 | 2004-03-04 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | クロックフォワードシステムi/oのための効率的なクロック開始および停止装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3873089B2 (ja) | 2007-01-24 |
DE69634358D1 (de) | 2005-03-24 |
JP4237769B2 (ja) | 2009-03-11 |
IL122260A (en) | 2001-01-11 |
EP0834134B1 (en) | 2005-02-16 |
KR100258986B1 (ko) | 2000-06-15 |
JP2006202313A (ja) | 2006-08-03 |
WO1996041268A1 (en) | 1996-12-19 |
AU6035296A (en) | 1996-12-30 |
CN1192282A (zh) | 1998-09-02 |
EP0834134A4 (en) | 2002-05-08 |
RU2176814C2 (ru) | 2001-12-10 |
KR19990022339A (ko) | 1999-03-25 |
DE69634358T2 (de) | 2005-12-29 |
CN1093963C (zh) | 2002-11-06 |
WO1996041267A1 (en) | 1996-12-19 |
US5764966A (en) | 1998-06-09 |
TW303438B (ja) | 1997-04-21 |
IL122260A0 (en) | 1998-04-05 |
EP0834134A1 (en) | 1998-04-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4237769B2 (ja) | 互いに非同期の2つのバス間でデータ転送を同期する際の累積時間遅延を低減するもの | |
US5557750A (en) | Prefetch/prestore mechanism for peripheral controllers with shared internal bus | |
US6247084B1 (en) | Integrated circuit with unified memory system and dual bus architecture | |
US5392422A (en) | Source synchronized metastable free bus | |
EP0859311A1 (en) | First in, first out (FIFO) data buffering system | |
JPH11167514A (ja) | 動作速度が異なるdramに対処できるメモリ制御機能を備えたコンピュータ・システム | |
US7016989B1 (en) | Fast 16 bit, split transaction I/O bus | |
US6108736A (en) | System and method of flow control for a high speed bus | |
EP0780773A1 (en) | Asynchronous bus bridge | |
JPH08235850A (ja) | 可変幅データ転送用深度/幅調節可能fifoバッファ | |
JPH0827705B2 (ja) | アダプタ | |
US5941960A (en) | Host initiated PCI burst writes utilizing posted write buffers | |
US5649175A (en) | Method and apparatus for acquiring bus transaction address and command information with no more than zero-hold-time and with fast device acknowledgement | |
JPH04350754A (ja) | データチャンネルに対するインターフェースを含むワークステーションまたは類似のデータ処理システム | |
US5838955A (en) | Controller for providing access to a video frame buffer in split-bus transaction environment | |
US5745731A (en) | Dual channel FIFO circuit with a single ported SRAM | |
US7107371B1 (en) | Method and apparatus for providing and embedding control information in a bus system | |
KR100453071B1 (ko) | 프로세서 버스 연결 장치 및 방법 | |
JP3698324B2 (ja) | 直接メモリアクセス制御器およびデータチャンネルへのインターフェース装置を備えたワークステーション | |
JP3773574B2 (ja) | データ処理システムにおいてデータ・ストリーム内にアドレスを挿入する装置および方法 | |
US5931932A (en) | Dynamic retry mechanism to prevent corrupted data based on posted transactions on the PCI bus | |
JP4124579B2 (ja) | バス制御システム | |
JPH05143561A (ja) | 複合計算機システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040413 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20040713 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20040830 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051025 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060222 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060309 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060725 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060801 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060829 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060907 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131102 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |