JPH11506851A - 互いに非同期の2つのバス間でデータ転送を同期する際の累積時間遅延を低減するもの - Google Patents

互いに非同期の2つのバス間でデータ転送を同期する際の累積時間遅延を低減するもの

Info

Publication number
JPH11506851A
JPH11506851A JP9501122A JP50112297A JPH11506851A JP H11506851 A JPH11506851 A JP H11506851A JP 9501122 A JP9501122 A JP 9501122A JP 50112297 A JP50112297 A JP 50112297A JP H11506851 A JPH11506851 A JP H11506851A
Authority
JP
Japan
Prior art keywords
data
bus
buffer
flag
state machine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9501122A
Other languages
English (en)
Other versions
JP3873089B2 (ja
Inventor
モート,エル・ランドール・ジュニア
Original Assignee
サムソン・エレクトロニクス・カンパニー・リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by サムソン・エレクトロニクス・カンパニー・リミテッド filed Critical サムソン・エレクトロニクス・カンパニー・リミテッド
Publication of JPH11506851A publication Critical patent/JPH11506851A/ja
Application granted granted Critical
Publication of JP3873089B2 publication Critical patent/JP3873089B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4027Coupling between buses using bus bridges
    • G06F13/405Coupling between buses using bus bridges where the bridge performs a synchronising function
    • G06F13/4059Coupling between buses using bus bridges where the bridge performs a synchronising function where the synchronisation uses buffers, e.g. for speed matching between buses
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4027Coupling between buses using bus bridges
    • G06F13/405Coupling between buses using bus bridges where the bridge performs a synchronising function

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Information Transfer Systems (AREA)
  • Bus Control (AREA)
  • Accessory Devices And Overall Control Thereof (AREA)

Abstract

(57)【要約】 第1のデータバス(110)からデータバッファー(132)へのデータ転送を制御する第1のバス状態機械(406)を保持する、第1と第2のバス(110と120)との間のインターフェイス。上記インターフェイスは、上記データバッファー(132)から上記第2のデータバス(120)へのデータ転送を制御する第2のバス状態機械(404)を含む。上記データバッファー(132)は、先入れ後出し理論でアクセスされる複数の格納部を含む。各格納部用の各データ確認フラグ(170)は、データが上記第1のデータバス(110)から上記格納部(132)に格納された場合、上記第1のバス状態機械(406)によってセットされ、データが上記格納部(132)から上記第2のデータバス(120)へ転送された場合、上記第2のバス状態機械(404)で消去される。上記データ確認フラグ(170)は、上記第1と第2のバス状態機械(406と404)の各々に関する第1と第2のバスクロックに同期され、上記データ確認フラグ(170)は、各状態機械に同期して遷移することが保証される。データバッファー(132)の多重データ部から連続してデータを出力するのに要求される時間を低減する為に、各データ確認フラグ(170)は独立して同期される。

Description

【発明の詳細な説明】 互いに非同期の2つのバス間でデータ転送を同期する際の累積時間遅延を低減 するもの 本発明の背景 発明の技術分野 本発明は、一般的なコンピューターシステムに関するものであり、詳細には互 いに非同期である一方の同期データバスから別の同期バスへのデータの転送を制 御するデジタルサブシステムに関する。 関連技術の開示 最も最新のコンピューターシステムは、異なるデータ速度で動作する複数の異 なるデータバスを保持している。システムのいくつかでは、異なるデータバスが 互いに同期して動作するように異なるデータ速度を共通のクロックの一つに関連 させることが可能である。しかし、多くのシステムでは、異なるデータバスは互 いに非同期で動作する。つまり、異なるデータバスは異なるクロックで制御され 、異なるクロックの周波数と位相には一定の関係はない。従って、ソースバスの データは、データが転送される格納バスの制御信号に関して不規則に変換される 。レジスタや別の貯蔵装置のようなデジタル装置の保持時間と最小セットアップ 時間を満たすことが必要であり、2つのバス間でデータ転送の同期を必要とする からである。このことは、同期回路で達成される。例えば、ソースバスはデータ ストローブ信号を発生させ、ソースバスのデータが転送される準備がされたこと を示す。通常データストローブ信号は、格納バスを直接制御することに用いられ ることができない。むしろ、格納バスを制御するクロックにデータストローブ信 号をクロッキングすることで、最初データストローブ信号は格納バスに結合され た制御回路に保持される。その後保持されたデータストローブ信号は、格納バス の貯蔵装置(例えばレジスタ、ラッチ)を制御するのに利用される。格納バスに データストローブ信号(又は制御信号)が同期されることで、ソースからのデー タが格納バスに対して安定されて、転送されたことを保証することができる。 データを損失させることなく、互いに非同期の2つのバス間でデータ転送を保 証するデータストローブ信号の同期は発生させられるが、同期に関する手続き時 間が存在する。特に、同期を実行するには格納バスのクロック周期2つ分と同じ 時間を要する可能性がある。時々データ転送することには、同期の手続き時間は 容易に容認することが可能であるが、多重転送(例えばバースト転送)によって 多量のデータが転送される場合、累積された手続き時間は、コンピューターシス テムの全能力を低減させる可能性が十分にある。従って、互いに非同期の2つの バス間のデータのバースト転送に関する同期手続き時間を低減させる必要が存在 する。 本発明の要約 本発明の様相の一つは、互いに非同期で動作する第1と第2のバス間のインタ ーフェイス回路である。第1のバスは、第1のバスクロックに同期されたインタ ーフェイス回路にデータを提供し、かつ第2のバスは第2のバスクロックに同期 されたインターフィス回路からのデータを受ける。装置は、第1のバスからのデ ータが第1のバスクロックに同期され格納される第1及び第2のバッファー部を 少なくとも保持する入出力バッファーを含む。少なくとも第1と第2のデータ確 認表示器は、それぞれ第1と第2のバッファー部である。データが第1のバッフ ァー部に格納された場合、第1のデータ表示器は第1のバスクロックに同期して 、セットされる。データが第2のバッファー部に格納された場合、第2のデータ 表示器は、第2のバスクロックに同期してセットされる。データ確認表示器のセ レクターは、データ確認表示器の出力として第1と第2のデータ確認表示器の一 つを選択する。バス状態機械は第2のバスクロックに同期し、入出力バッファー から第2のバスにデータを転送する。第2のバスに転送されるデータのソースと して、バス状態機械は第1と第2のバッファー部の一つを選択する。バス状態機 械はデータ確認表示器のセレクターを制御し、データ確認表示器出力として第1 と第2のデータ確認表示器のそれぞれ一つを選択する。バス状態機械はデータ確 認表示器出力をモニターし、第1のバスからのデータをいつ選択された第1又は 第 2のバッファー部に格納するかを決定する。第1の同期回路は第1のデータ確認 表示器を受け、それを第2のバスクロックに同期し、データ確認表示器のセレク ターの入力として同期された第1のデータ確認表示器を提供する。第2の同期回 路は第2のデータ確認表示器を受け、それを第2のバスクロックに同期し、デー タ確認表示器のセレクターの入力として同期された第2のデータ確認表示器を提 供する。 本発明の別の様相は、互いに非同期で動作する第1と第2のバス間でデータを 転送する装置である。装置は、データを格納する複数のデータ格納部を含む。第 1のバスインターフェイス状態機械は第1のデータバスに接続されている。第1 のバス状態機械は、第1のバスから複数のデータ格納部の選択された一つにデー タを転送する。第2のバスインターフェイス状態機械は第2のデータバスに接続 されている。第2のバス状態機械は、複数のデータ格納部の選択された一つから 第2のデータバスにデータを転送する。各複数のデータ格納部用の表示器を保持 する現行のデータバッファーが含まれる。表示器の一つは、複数のデータ部の選 択された一つにデータを転送する第1のバス表示器に応じてセットされ、複数の データ域の選択された一つから第2のバスにデータを転送する第2のバス状態機 械に応じて消去される。選択された表示器がセットされた場合のみ、第2のバス インターフェイス状態機械は、複数のデータ格納部の選択された一つからデータ を転送する。現行のデータバッファーと第2のバスインターフェイス状態機械と の間に各々遅延回路のセットが接続されていて、表示器を遅延させるので、バス インターフェイス機械がデータを選択されたデータ格納部に転送した後に所定の 時間が経過する前には、第2のバスインターフェイス状態機械は、複数のデータ 格納部の一つから転送されなくてもよい。 本発明の別の様相は、第1のバスと第2のバスでデータを転送する装置である 。第1と第2のデータバスは互いに非同期で動作する。装置は、データを格納す る第1と第2のデータ格納部を保持するバッファーを含む。第1のバス状態機械 は第1のデータバスに接続され、第1のデータバスから第1のバスクロック信号 に関する第1と第2のデータ格納部から選択された一つへのデータの転送を制御 す る。第2のバスインターフェイス状態機械は第2のデータバスに接続され、バッ ファーから第1のバスクロック信号と非同期で動作する第2のバスクロック信号 に関する第2のデータバスへのデータの転送を制御する。第1と第2のフラグバ ッファーは、各々が第1と第2のインターフェイス状態機械の両方に接続された 第1と第2のフラグ出力を有する。第1のフラグバッファーは、データが第1の データバスから第1のデータ格納部に転送された場合に第1のバスクロック信号 と同期してセットされ、データが第1のデータ格納部から第2のデータバスに転 送された場合第2のバスクロック信号と同期して消去される。第2のフラグバッ ファーは、データが第1のデータバスから第2のデータ格納部に転送された場合 に第1のバスクロック信号と同期してセットされ、データが第2のデータ格納部 から第2のデータバスに転送された場合第2のバスクロック信号と同期して消去 される。第1の同期器は、第1のフラグバッファーと第2のバスインターフェイ ス機械との間に接続される。第2の同期器は、第2のフラグバッファーと第2の バスインターフェイス機械との間に接続される。第1の同期器は、第1のフラグ 出力を第2のバスクロック信号に同期させるので、第1のフラグ出力が変化した 後で第1のフラグ出力が第2のバスインターフェイス状態機械によって受け入れ られることが可能になる前に、第1のフラグ出力は少なくとも所定の時間遅延す る。第2の同期器は第2のフラグ出力を第2のバスクロック信号に同期させるの で、第2のフラグ出力が変化した後で第1のフラグ出力が第1のバスインターフ ェイス状態機械によって受け入れることができる前に、第2のフラグ出力は少な くとも所定の時間遅延する。 図面の簡単な説明 本発明は、添付図面に関して以下で説明される。 図1は、非同期バス間のインターフェイスの例を図示したものである。 図2は、図1のインターフェイスで用いられるデータ確認フラグバッファーの 好ましい実施例を図示したものである。 図3は、図1の2つの同期バス間のインターフェイスであって、本発明に係る 改良された同期回路に組み込まれたものを図示するものである。 図4は、図1のインターフェイス状態機械のバス2の直接関係ある部分の状態 図の例を図示するものである。 図5は、図3のインターフェイス状態機械のバス2の直接関係ある部分の状態 図の例を図示するものである。 好ましい実施例の詳細な説明 図1は、既知のシステムに係る互いに非同期のバス間のインターフェイス10 0の例を図示するものである。図1では、インターフェイスは第1のバス(バス 1)110に接続されている。ここで記載された実施例では、第1のバス110 は、PCI(Peripheral Component Interconn ect)バスであるのが好ましい。インテル系列のマイクロプロセッサー(例え ばインテル80486、インテルペンティアム、インテルP6、及びこれらに類 するもの)をベースにするコンピューターのような、マイクロプロセッサーをベ ースとするコンピューターで利用されるPCIバス用に設立された規格に従って 、PCIが動作する。基本的に第1のバス110は、第1のバスでデータを転送 する複数のデータ線(バス1 データで示される)、第1のバス110で転送さ れたデータ用のソース又は格納先のアドレスを提供する複数のアドレス線(図示 せず)、及び第1のバスでデータの転送を制御する制御信号を通信する複数の制 御線(制御114で示される)を保持する32ビットデータバスである。第1の バス110は、アドレス、データ、第1のバス110の制御信号を同期するクロ ック信号を保持する第1のバスクロック線(バス1CLK)116も含む。例え ばバス1CLK線116のクロック信号は、33MHzで動作するのが都合よい 。第1のバスの動作は当業者にとって既知のものであるから、本明細書では詳細 に説明しないだろう。例えば第1のバス110へのデータのソースであることが 可能な周辺部の制御装置のような、コンピューターシステムの別の機器にも第1 のバス110は接続される。 インターフェイスは、本明細書の実施例では例えばP6バスのような高速プロ セッサーバスであるのが好ましい第2のバス120にも接続されている。好まし い実施例では、第2のバス120は、インテルP6マイクロプロセッサーと通信 し、第1のバス110に関して非同期で動作する64ビットバスである。例えば 、第2のバス120は、50Hz、60Hz、又は第2のバス120に接続され たP6マイクロプロセッサーのクロック周波数に関する別の周波数のいくつかで 動作するのが都合がよい。本明細書では第2のバス120に関するもの記載され ているが、第1のバス110に関して非同期に動作する別のプロセッサーバスが 用いられてもよい。第2のバス120の特定の特性は、第2のバスのデータ転送 が第1のバスのデータ転送に関して非同期を発生させることよりも、本発明に直 接的に関係しない。第2のバス120は、複数のデータ線122、複数のアドレ ス線(図示せず)、複数の制御線124及びバス2CLK線126を含む 第1のバス110と第2のバス120との間の非同期関係が原因で、インター フィス100は、第1のバスからデータ線112を経由し、通信線114の第1 のバス制御信号とバス1CLK線116のクロック信号の制御下でデータを受け るバッファー130をさらに含んでいる。データバッファー130はデータをバ ッファーし、さらに第2のバスからの制御線124の制御信号の制御下でバッフ ァーされたデータをバス120へ提供し、バス2CLK線126のクロック信号 に同期する。 データバッファー130は複数の格納部132を含んでいる。図1の実施例で は、データバッファー0、データバッファー1、データバッファー2、データバ ッファー3で分類された4つの格納部132のみが示されている。以下の記載か ら、2つのバス間でデータの追加格納を提供するように追加格納部が含まれるこ とが可能であることを理解すべきである。例えば特定の好ましい実施例の一つで は、8つの格納部が含まれている。示された4つの格納部のおかげで、本発明は 容易に理解される。各格納部132は64のデータ信号を格納する。通常格納部 132の入力は、バス1データ線112に接続されている。格納部132の出力 は、64ビット4:1ワイドマルチプレクサ(MUX)134の入力として提供 される。追加格納部(例えば8つ)が提供された場合、マルチプレクサは拡張さ れ、 その入力に従う追加セットを提供する(例えば、このような実施例ではマルチプ レクサ134は8:1のマルチプレクサであるだろう)。マルチプレクサ134 は、一対の選択線142を介してバス2インターフェイス状態機械140で制御 される。特に、バス2インターフェイス状態機械140は、前もってデータが第 2のバス120に転送された格納部に続いて、次に大きな番号が付けられた格納 部を指示する出力ポインターを維持する。出力ポインターがデータバッファー3 格納部に続いてデータバッファー0格納部を指示するように出力ポインターは、 0、1、2、3、0とカウントするモジュロ4出力ポインターであることを理解 すべきである。 選択線142の出力指示値に応じて、マルチプレクサ134は、出力データの ソースとして4つの格納部132の1つからデータを選択し、第2のバス120 と通信し、以下で検討するように選択された格納部132のデータが確認された と想定する。選択されたデータは、通信線126のバス2CLK信号でクロック される64ビットのワイドレジスター150に記録されるので、データは第2の バス120に同期される。さらにレジスタ150はイネーブル信号線152のイ ネーブル入力信号で制御される。イネーブル信号線152が非活性の場合、レジ スタ150に記憶されたデータに関わらず、レジスタ150の出力は不活性であ る。イネーブル信号が活性である場合、レジスタ150は、複数のバス2データ 線122を経由して第2のバス120に記録されたデータを出力する。バス2イ ンターフェイス状態機械140でイネーブル線152は制御され、インターフェ イス100が選択された場合のみ、レジスタ150はデータを第2のバス120 に転送することが可能になる。 バス1インターフェイス状態機械160の制御下で、データは第1のバス11 0からデータバッファー130に格納される。バス1インターフェイス状態機械 160は、第1のバス110から制御線114とバス1CLK線116とを経由 する制御信号とバス1CLK信号とを受ける。バス1インターフェイス状態機械 は、制御線114で通信されるデータ制御準備信号の各々に応答して、8つのデ ータストローブ線164の一つを経由してデータ格納部132に選択されたデー タストローブを発生させる(好ましい実施の形態では、第1のバス110から各 データ格納部132のそれぞれの上部及び下部に32ビットのデータをストロー ブするために、各データ格納部132に対して2つのデータストローブ線が設け られている)。バス1データ線112のデータが、活性されたデータストローブ 線164の一つに対応するデータ格納部132の選択された一つに格納されるよ うに、データ格納部132へのクロック信号として、データストローブ線は動作 する。従来の手段でバス1インターフェイス状態機械160は動作し、環状FI FO(ファーストイン/ファーストアウト)バッファーとしてデータバッファー 130を制御する。つまり、バス1インターフェイスは、データバッファー13 0の次に利用可能な空き格納部である入力域132の現在使用中の1つである入 力ポインターを継続する。データが選択された格納部132に書き込まれた場合 、入力ポインターは次に大きな番号にインクリメントする。入力ポインターが数 値3からインクリメントする場合入力ポインターは0に変化するように、入力ポ インターはモジュロー4ポインターである(記載された実施例では、4つの格納 部を有する)。ここでは、データバッファー130は、データバッファ3に近接 したデータバッファー0を備えた環状バッファーであるとみなすことができる。 バス1インターフェイス状態機械160は、複数(例えば4つ)のデータ確認 フラグバッファー部を含んでいて、フラグバッファー170の各セット入力(S )への入力として提供される制御線166のセットの複数のフラグセット信号を 出力する。以下の図2で詳細に記載されたように、フラグセット信号は、フラグ バッファー170の各フラグ格納セルの各第1のクロック入力として提供される 信号線16のバス1CLK信号と同期する。フラグバッファー170は、データ バッファー130の各バッファー部(データバッファー0...データバッファ ー3)に対応する確認されたデータを1つ有する4つのデータフラグ(フラグ0 、フラグ1、フラグ2、フラグ3)を格納する。非活性のデータ確認バッファー は、対応するバッファー部132が空きであること、かつデータがデータバッフ ァー130に格納可能なことを示すものである。バス2インターフェイス状態機 械(以下で検討するもの)に対して、活性データ確認バッファーは、対応するバ ッファ ー部のデータが第2のバス120に転送される準備がされていることも示す。デ ータが各データバッファー部に格納された場合、データ確認フラグがセットされ る。データが各データバッファー部から第2にバス120に転送された場合、デ ータ確認フラグは消去される。 フラグバッファー170のデータ確認フラグは、データ確認フラグ線172の セットを経由して第1の4:1フラグマルチプレクサ(MUX)180に提供さ れる。第1のフラグマルチプレクサ180は、バス1インターフェイス状態機械 160からの一対のバス1選択線182で制御される。バス1インターフェイス 160は一対のバス1選択線182を制御し、入力ポインターの現在値をエンコ ードする。このように、第1のフラグマルチプレクサ180は、入力ポインタが 現在指示しているデータ格納部に対応するデータ確認フラグを選択するので、マ ルチプレクサ180の出力は、現在の入力部のデータが既に確認されたか否かを 示すデータ確認フラグである。即ち、選択されたデータ確認フラグは、選択され たバッファー部の先に格納されたデータが既に第2のバス120に転送されたか どうか(データ確認フラグは未確認であるだろう)、選択されたデータバッファ ー部の先に格納されたデータは、未だ第2のバス120に転送されていないか( データ確認フラグは確認されているだろう)を示す。 フラグバッファー170のデータ確認フラグは、通信線174のシステムリセ ット信号を介して既知の状態(例えば全データ確認フラグが非活性である状態) にリセットされることが可能である。システムリセット信号は、コンピューター システムの電源オンされた場合、又はコンピューターシステムがユーザーによっ てリセットされた場合、又はこれに類することがされた場合に発生する通常のリ セット信号である。 第1のフラグマルチプレクサ180は、バス1同期フィリップフロップ192 を含むデータ同期器190の入力として提供される。第1バス同期フィリップフ ロップ192のデータ出力は、第2のバス1同期フィリップフロップ194の入 力として提供される。2つのバス1同期フィリップフロップ192、194は、 クロック線116のバス1CLK信号でクロックされる。第2のバス1同期フィ リップフロップの出力データは、データ確認1データ線196を経由して、バス 1インターフェイス状態機械160の入力として提供される。このように、選択 された確認フラグは、状態機械の入力ポインターで選択された現在のデータ格納 部が新しいデータ用に利用可能であるか、又は新しいデータは受け入れられない かを示すフィードバックを提供する。別の種類の同期されたデータも利用可能で あることを理解すべきである。 フラグバッファー170のデータ確認フラグは、データ確認線172のセット を経由して第2のフラグマルチプレクサ(MUX)200の入力として提供され る。第2のフラグマルチプレクサ200は、バス2インターフェイス状態機械1 40からの一対のバス2選択線202で制御される。データバッファー130の データ格納部132を第2のバス120に出力されるデータのソースとして選択 する出力ポインター線142に対応して、バス2選択線202は制御される。従 って、第2のフラグマルチプレクサ200の出力は、現在選択されたデータ格納 部が確認されたデータを有するか、又はその領域のデータが既に転送されていて 、もはや確認されたものでないかを示すものである。 第2のフラグマルチプレクサ200の出力は、第1のバス2同期フリップフロ ップ212を含むデータ確認同期器210の入力として提供される。バス2同期 フリップフロップ212のデータ出力は、第2のバス2同期フリップフロップ2 14のデータ入力として提供される。このように現在出力ポインターが指示して いるデータ格納部のデータの確認のようなフィードバックを備えている、バス2 インターフェイス状態機械140が提供される。 フラグバッファー170のデータ確認バッファー部(例えばフラグ0、フラグ 1、フラグ2、フラグ3)は、バス2インターフェイス状態機械140で発生さ せられる4つのフラグ消去線220で消去される。各フラグ消去線220は、信 号線126でバス2CLKに同期するデータ確認バッファー部の各フラグ消去入 力(C)として提供される。データバッファー130の各格納部からのデータが 第2のバスに転送された場合、各フラグ消去線が活性される。例えば、バス2イ ンターフェイス状態機械140が、データバッファー130のデータバッファー 2格納部のデータを第2のバス120への出力データとして選択した場合、バス 2インターフェイス状態機械140は、フラグ2データ確認バッファー部の消去 入力(C)として提供されるフラグ消去線220に対応するものの一つを活性化 させる。信号線126のバス2CLKに同期して、フラグ2データ確認バッファ ー部は消去される。 図2は、図1のデータ確認格納部170の好ましい実施例の一つを図示するも のである。特に、図2はフラグ0データ確認格納部170Aを図示するものであ る。フラグ1、フラグ2及びフラグ3用の別の3つのデータ確認格納部は、フラ グ0データ確認格納部と同一であるのが好ましい。記載されているように、デー タ確認格納部170は第1のトグルフリップフリップ300と第2のトグルフリ ップフロップ302とを含んでいる。 第1のトグルフリップフロップ300は、信号線116のバス1CLK信号を 受けるクロック入力310を保持する。第1のトグルフリップフロップ300は 、2入力の第1の論理積ゲート314の出力を受け入れるトグルイネーブル(T E)入力312を保持する。第1の論理積ゲート314は、信号線166A(図 1のデータ確認フラグ線166のセットの一つであるもの)でバス1インターフ ェイス状態機械160からのセット確認0信号を受ける、ハイで活性する第1の 入力を保持する。第1の論理積ゲート314は、信号172A(図1の信号線1 72の一つであるもの)からのフィードバックとして、フラグ0データ確認フラ グを受ける、ローで活性する第2の入力を保持する。第1のトグルフリップフロ ップ300は、好ましい実施例でバス1のCLKのロー−ハイ遷移の状態を変化 させる(例えば、ロー論理レベルからハイ論理レベルへ、又はハイ論理レベルか らロー論理レベルへ)Q出力316を保持する。フラグ0データ確認フラグが非 活性であるのと同時に、信号線166Aのセット確認0信号が活性である場合の み、第1のトグルフリップフロップ300のQ出力信号は変化する。セット確認 0信号が活性され、かつフラグ0データ確認フラグが不活性の場合、論理積ゲー ト314の出力は活性であり、さらに第1のトグルフリップフロップ300のQ 出力は、バス1CLK信号が各ロー−ハイ遷移する時間で、ハイ状態からロー状 態へ、 又はロー状態からハイ状態へ変化する。セット確認0信号が不活性である、フラ グ0データ確認フラグが活性であるのどちらか一方である場合、第1のトグルフ リップフロップ300のQ出力は、バス1CLK信号の変化によって変化しない であろう。 第2のトグルフリップフロップ302は、信号線126のバス2CLK信号を 受けるクロック入力330を保持する。第2のトグルフリップフロップ302は 、2入力の第2の論理積ゲート334の出力を受けるトグルイネーブル(TE) 入力332を保持する。第2の論理積ゲート334は、バス2インターフェイス 状態機械140からの信号線220A(図1のデータ確認フラグ消去線220一 つであるもの)で消去確認0信号を受ける、ハイで活性する第1の入力を保持す る。第2の論理積ゲート334は、信号172Aのフィードバックとして、フラ グ0データ確認フラグを受ける、ハイで活性する第2の入力を保持する。第2の トグルフリップフロップ302は、好ましい実施例でバス2のCLKのロー−ハ イ遷移の状態(例えば、ロー論理レベルからハイ論理レベルへ、又はハイ論理レ ベルからロー論理レベルへ)を変化させるQ出力336を保持する。フラグ0出 力信号が活性であるのと同時に、信号線220Aの消去確認0信号が活性である 場合のみ、第2のトグルフリップフロップ302のQ出力信号は変化する。消去 確認0信号が活性で、かつフラグ0データ確認フラグが活性の場合、論理積ゲー ト334の出力は活性であり、さらに第1のトグルフリップフロップ302のQ 出力は、バス2CLK信号が各ロー−ハイ遷移する時間で、ハイ状態からロー状 態へ、又はロー状態からハイ状態へ変化する。消去確認0信号が不活性である、 フラグ0データ確認フラグが活性であるのどちらか一方である場合、バス2CL K信号の変化に関わらず、第2のトグルフリップフロップ302のQ出力は変化 しないであろう。 第1のトグルフリップフロップ300はリセット(RST)入力340を保持 し、さらに第2のトグルフリップフロップ302はリセット(RST)入力34 2を保持する。RST入力340、342は、信号線340でシステムリセット 信号を受ける。システムリセット信号が活性の場合、2つのトグルフリップフロ ッ プ300、302はリセットされ、各Q出力は消去されて非活性ロー状態になる 。 第1及び第2のトグルフリップフロップ300、302のQ出力は、それぞれ 排他的論理和ゲート350の第1の入力、第2の入力として提供される。排他的 論理和ゲート350の出力は、フラグ0データ確認格納部の出力である通信線1 72Aにフラグ0データ確認フラグを提供する。先に検討したように、通信線1 72Aのフラグ0データ確認フラグは、各論理積ゲート314、334を経由す る2つのトグルフリップフロップ300、302のフィードバックとしても提供 される。出力Qが互いに異なる場合(例えば一方のQ出力がハイ活性で、別のQ 出力がロー活性である場合)、排他的論理和ゲート350は、2つの入力に応答 して動作して、通信線172Aに活性フラグ0データ確認フラグを提供し、さら に2つのQ出力が同じ場合(例えば両Q出力がハイ活性の場合、又は両Q出力が ロー活性である場合)には、通信線172Aに不活性フラグ0データ確認フラグ が提供される。先に検討したように、排他的論理和ゲート350の出力が、第2 のトグルフリップフロップ302のQ出力が第1のトグルフリップフロップ30 0の出力Qと異なることを示すハイ活性である場合のみ、消去確認0信号線22 0Aが活性である場合に第2のトグルフリップフロップ302が使用可能である ように、第2の論理積ゲート334が潜在的に使用可能になる。第2のトグルフ リップフロップ302は、信号線126のバス2CLK信号の次のロー−ハイ遷 移をトグルする。このことで、第2のトグルフリップフロップ302の出力Qが 第1のトグルフリップフロップ300の出力Qと同じになり、排他的論理和ゲー ト350の出力が非活性になる。排他的論理和ゲート350の非活性状態は、フ ラグ0が消去されたこと(例えばデータが非活性であること)を示す。さらには 、第2のトグルフリップフロップ302はトグルが不可能であり、またバス1イ ンターフェイス状態機械160によってセット確認0シグナル線166Aが活性 される場合、第1のトグルフリップフロップ300はトグル可能である。フラグ 0データ確認フラグは、バス1CLK信号と同時にセットされ、かつバス2CL K信号と同時に消去される。 米国特許第5,083,049号を例とする格納部に基づくトグルフリップフロ ッ プに関する追加情報は先に説明され、本発明の応用に割り当てられ、本明細書に 参照として組み込まれている。当業者は、本発明に関してもう一つのデータ確認 格納部が用いられることを認識するだろう。 再度図1を参照にする。バス1データ確認同期器190とバス2データ確認同 期器210との目的は、2つの状態機械を制御する各クロックと同期して、デー タ確認フラグの遷移がバス1インターフェイス状態機械160とバス2インター フェイス状態機械140とに提供されることを保証することであることが理解で きる。特に先に検討したように、データ確認フラグはバス1CLK信号と同期し てセットされ、バス2CLK信号と同期して消去される。このように、データ確 認フラグは、バス1CLK信号に同期して非活性状態から活性状態に変化するで あろう、さらにバス2CLK信号に同期して活性状態から非活性状態に変化する だろう。バス1CLK信号は、バス2CLK信号に非同期であるから、バス1イ ンターフェイス状態機械160は、内部的な状態変化に対する非同期のデータ確 認フラグの活性ー非活性変化を受け入れる。このように、バス1インターフェイ ス状態機械が安定させ変化させないデータ確認フラグの状態を要求する一方で、 遷移が発生する可能性がある。バス1同期器190は、データ確認フラグのロー −ハイ遷移をバス1CLKに同期し、バス1インターフェイス状態機械160の 内部遷移状態を同期する。同様にバス2同期器210は、データ確認フラグのロ ー−ハイ遷移をバス2CLKに同期し、こうしてバス2インターフェイス状態機 械140の内部遷移状態に同期する。データが現在選択された入力部に書き込ま れるように各データ確認フラグがセットされるので、データ確認フラグの遷移は バス2CLKに同期することが特に重要である。現在選択された入力部が、現在 選択された出力部でもある場合(例えば、バス2インターフェイス状態機械14 0が前述の全格納データを保持する場合)、バス2インターフェイス状態機械1 40は、データ確認フラグが活性され第2のバス120へのデータを出力するこ とを即座に感知する。しかしながら、特にデータが各データ格納部に格納され、 マルチプレクサ134とレジスタとを介して伝搬される前に、データ確認フラグ が非活性から活性へ遷移する場合、このポテンシャルがバス2インターフェイス 状態機械140内部の準安定状態を引き起こす。バス2同期器は、バス2インタ ーフェイス状態機械140が第2のバス120にデータを出力する前にデータが 安定することを保証する。 図1のバス1からバス2へのインターフェイス100は、所望の目的用に優れ て動作する。しかしながら、バーストモードにおいてデータがインターフェイス 100から転送される、又はインターフェイス100に転送される場合、インタ ーフェイス100は、インターフェイス100の全データ速度を低減するバス1 同期器190とバス2同期器210で発生する同期遅延を含む。データバッファ ー130の全4つのデータバッファー部(データバッファー0...データバッ ファー3)が満たされ、かつ対応するデータ確認フラグ(フラグ0...フラグ 3)がセットされている場合のバス2インターフェイス状態機械140の動作を 考慮することで、この問題が理解されることができる。バス2インターフェイス 状態機械140が第1のデータ格納部(例えばデータバッファー0)からデータ を転送した後、バス2インターフェイス機械140は、マルチプレクサ134を 経由して次のバッファー部(例えばデータバッファー1)を選択し、さらに第2 のフラグマルチプレクサ200への選択線202を経由してデータ確認フラグ( 例えばフラグ1)も選択する。第2のバッファー部(データバッファー1)のデ ータが多量のクロック周期に安定しているが、バス2インターフェイス状態機械 140が第2のバス120にデータを出力するまで、バス2インターフェイス状 態機械140はバス2同期器210に同期されるデータ確認フラグを待たなけれ ばならない。このように、バス2CLK信号の不必要な2つのサイクルは同期さ れたデータ確認フラグに割り込む。 バス1インターフェイス状態機械が入力ポインターを次の部分にインクリメン トする場合、同様の不必要な遅延が割り込む。バス1インターフェイス状態機械 が第1のフラグマルチプレクサ180への選択線182を遷移させる場合、次の データ格納部がクロック周期に対して空きであってもよいが、バス1インターフ ェイス状態機械が、データ確認フラグが消去されること、及びデータ格納部が利 用可能であることを決定する前に、バス1インターフェイス状態機械がバス1同 期 器180に同期される選択されたフラグ用の2つのクロック周期を待たなければ ならない。 データ確認フラグをバス2フラグマルチプル200に適用される前に、データ 確認フラグを同期することで、不必要な遅延が除去することが可能なことを応用 例は発見した。改良されたインターフェイスは図3に図示されていて、ここでは 先に記載された図1と同じ参照番号は同じ要素を示す。バス2インターフェイス 状態機械140が改造され、図3のバス2インターフェイス状態機械404とし て示される。同様に、バス1インターフェイス状態機械160が改造され、図3 のバス1インターフェイス状態機械406として示される。 図3で示されたように、図1の第1のフラグマルチプル180の出力の1つの バス1同期器190は、4つのバス1同期器410、412、414及び416 を備えて再設置される。各バス1同期器410、412、414及び416は、 4つのデータ確認フラグバッファー部170のそれぞれ一つに接続された各入力 と、第1のフラグマルチプレクサ180の入力に接続された各出力とを保持する 。第1のバス1同期器410にさらに図示されているように、各同期器は、タン デムで接続され、信号線116のバス1CLK信号でクロックされる一対のフリ ップフロップ420と422を含む。 同様に、一つのバス2同期器210は、4つのバス1同期器430、432、 434及び436を備えて再設置される。各バス2同期器430、432、43 4及び436は、4つのデータ確認フラグバッファー部170のそれぞれ一つに 接続された各入力と、第2のフラグマルチプレクサ200の入力に接続された各 出力とを保持する。第1のバス2同期器430にさらに図示されているように、 各同期器は、タンデムで接続され、信号線126のバス2CLK信号でクロック される一対のフリップフロップ440と442とを含む。 データ確認フラグが、バス1インターフェイス機械406とバス2インターフ ェイス機械404とに適切に同期されることを保証することて、改良されたイン ターフェイス400が図1のインターフェイスの目的を達成する。例えば、バス 2インターフェイス状態機械404は、データバッファー130の全データ出力 を 保持し、格納部132に格納される次のデータを待つ場合、入力ポインター及び 出力ポインターは同じ格納部132を指示するだろう。バス1インターフェイス 状態機械がデータ確認フラグ(例えばフラグ0)をセットした場合、フラグ0フ ラグバッファー170A(図2)の出力は遷移され活性状態になり、第1のバス 2同期器430を経由して伝達され、出力がバス2インターフェイス状態機械4 04の活性された入力として適用させる前にバス2インターフェイス状態機械4 04に同期させられるだろう。フラグ0フラグバッファー170Aの活性出力は バス2クロックを同期するのに必要であり、このようにバス2インターフェイス 状態機械404に同期される。フラグ0フラグバッファー170Aの活性された 出力は遅延され、データバッファー0データ格納部132に格納させ、安定され ることを可能にする必須時間を提供する。他方、バス2インターフェイス状態機 械がデータバッファー130から集中的にデータも出力していて、さらに次に選 択されるべきバッファー部132が多数のクロック周期のために格納されたデー タを有する場合、データ確認フラグは各バス2同期器(例えば第2のバス2同期 器432)を経由して伝達され、第2のフラグマルチプレクサ200の入力で活 性されるだろう。従って、バス2インターフェイス状態機械は選択線202を変 更してフラグ1データ確認バッファーを選択する場合、フラグの活性状態は、遅 延なく、即座にバス2インターフェイス状態機械404に提供される。 図3の改良されたインターフェイスをさらに理解することを補助するため、図 4は図1のバス2インターフェイス状態機械140に直接関係する部分の例的な 状態図500を示し、図5は図3のバス2インターフェイス状態機械404に直 接関係する部分の例的な状態図510を示すものである。各状態機械140、4 04は、本発明に直接関係する部分でなく、ここでは説明されていない、図4と 5に示されない付加的な機能を含んでいる。図4と5においては、状態機械の適 切な内部状態は、状態名を有する円によって従来の手段で示される。円をつなぐ 線は、一つの状態から別の状態へ、又は図1と2のバス2CLK信号126に同 期する状態からそれ自身へ戻る遷移状態を示すものである。 遷移状態を発生させる為にアンパサンドで結合された全条件が満たされなくて はならないことを意味するANDを示すアンパサンド(”&”)を有する各遷移 状態に隣接して配置されたパラメータと遷移状態に先立つ条件は同一である。条 件の上のラインは条件が不活性でなくてはならないことを示す。遷移状態に隣接 する”1”は、バス2CLK信号の次の周期の発生時、一つの状態から次の状態 への遷移が無制限を発生することを示すものである。遷移状態の横の”ELSE ”は、遷移状態が、与えられた状態から別の遷移への条件が満足されない場合に 発生するデフォルト遷移であることを示す。特定の遷移の発生時にバス2インタ ーフェイス状態機械140が適切な動作を実行する場合の各動作は動作名が続い ているスラッシュ(”/”)されたパラメータとの同一である 図4で示されたように、状態図500は、アイドル状態520、マスク1状態 522、DATA_XFR_IN_PROG(データ転送進行)状態526を含む 。状態図500は、データバッファー132から第2のバスへのデータの多重カ ッド語の遷移の進行を示す。アイドル状態520は、バス2状態機械140の通 常状態であり、リセット遷移状態530で図示されたように、コンピューターシ ステムがリセットされた場合に入る状態である。以下で検討するように、データ 転送が完了した場合、バス2インターフェイス状態機械140はアイドル状態5 20に戻る。 第2のバス120の制御信号と、いつ新しい読み込み周期が開始されるかを決 定する条件とをモニターするバス2インターフェイス状態機械140の別の部分 によって新しい周期が開始されない限り、バス2インターフェイス状態機械14 0はアイドル状態520に維持される。新しい読み出し周期が開始されるまで、 アイドル状態に維持されたバス2インターフェイス状態機械140の動作は、E LSE遷移状態532で示されたバス2状態機械140のこの部分がバス2状態 機械140の別の部分をモニターし、いつ新しい読み出しサイクルが開始される かを決定する。特に、バス2インターフェイス状態機械140はアイドル状態5 20に維持される一方、内部のNEW_RD信号は非活性である。 バス2インターフェイス状態機械によって新しい読み出しサイクルが開始され (NEW_RDが活性である)、かつバス2インターフェイス状態機械がバスイ ンターフェイス100に割り当てられた(BUS_RD_TIMEで示された信号 が活性である)場合、バス2インタフェイス状態機械140は、マスク状態52 2への遷移状態540をつくる。遷移状態パラメーターの”/LOAD_QW_C NT”部でさらに記載されているように、バス2インターフェイス状態機械はカ ッド語カウントをロードし、遷移状態が発生した場合のカッド語カウンター(図 示せず)に至る。カッド語カウントは、第1のバス110から第2のバス120 へ多数の与えれたデータの転送を発生させなくてならない転送数を示す。 マスク1状態522とマスク2状態524とは遅延状態であり、バス2インタ ーフェイス状態機械140が選択されたデータ確認フラグの状態を確認する前に 、選択されたデータ確認フラグは、バス2フラグマルチプル200からバス2同 期器210を経由して伝達されるのに十分な時間を保持する。従って、マスク1 からマスク2への遷移542は、条件を発生しないように記載されている(近接 するパラメーター1で示されている。同様に、マスク2状態からDATA_XF R_IN_PROGへの遷移544も条件を発生しない)。 DATA_XFR_IN_PROG状態526では、バス2インターフェイス状 態140は、DATA_VALID_2フラグを確認し、それが活性でない場合、 バス2インターフェイス状態機械は,ELSE遷移550によって、DATA_ XFR_IN_PROG状態526に維持される。別の方法では、DATA_VA LID_2フラグが活性でかつBUS_RD_TIMEが活性である場合、バス2 インターフェイス状態機械140は、それぞれが遷移552又は遷移554を経 由して、アイドル状態520又はマスク1状態522のいずれかに遷移し、現在 選択されているバッファー部132の一つにデータを出力するだろう。このこと は、遷移552と554の両方で/OUT_DATAパラメータで図示されてい る。データを出力することに加えて、バス2インターフェイス状態機械がフラグ バッファー170の一つに対応するCLR_VALID信号を活性させる。 遷移552又は遷移554を選択することは、DONEパラメータの状態に依 存する。DONEパラメータは、カッド語カウンターのQW_CNT出力の状態 を示すものである。QW_CNTがゼロでない数値を保持する場合、DONEは バス2インターフェイス状態機械140は、遷移552をアイドル状態520に 戻され、パラメータ/INC_BUF_NUMで示されるように、次の出力バッフ ァーとして次のバッファー部132を指示する為にポインタを現在の出力バッフ ァ マスク1状態522にし、ポインターを現在の出力バッファー部にインクリメン トし、/DEC_QW_CNTで示されるようにカッド語カウンターをデクリメン トする。図1で先に検討したように、DATA_VALID_2信号がバス2イン ターフェイス状態機械140で評価される前に、先に選択されたデータ確認フラ グがバス2同期器に伝わり、さらにバス2インターフェイス状態機械140の入 力でDATA_VALID_2信号の前に新たに選択されたデータ確認フラグで再 設置される時間を提供するように、マスク1状態とマスク522とマスク2状態 524とを経由してサイクルバックすることが必要である。 選択されたデータバッファー部132に格納される出力バッファー部の新しく 選択されたデータの大きさ、及び対応する活性されたデータ確認フラグの大きさ に関わらずに、この遅延は割り込むであろう。 図1で記載されたようなマルチプル200の後に記載された一つのバス同期器 210のみを保持するよりもむしろ、図3で記載されたようにバス2フラグマル チプレクサ200の入力とフラグバッファー170の出力との間にマルチプルバ ス2同期器430、432、434及び436が設置されていることが原因で、 図4の状態図500とは対照的に、図5の状態図510は、より少ない状態とよ り効果的な動作を必要とする。特に、図5の状態図510は、アイドル状態60 0とDATA_XFR_IN_PROG状態610のみを含む。先に検討したよう にアイドル状態600にはリセット遷移620で入る。DATA_XFR_IN_ PROG状態610への遷移62に隣接するパラメータで記載されたような一定 の条件を満たすまで、ELSE遷移で記載されたように図3のバス2インターフ ェ イス状態機械404は、アイドル状態600に維持されるであろう。特にNEW _RDが開始され、かつBUS_RD_TIME条件が活性になるまで、バス2イ ンターフェイス状態機械404はアイドル状態に維持されるであろう、バス2イ ンターフェイス状態機械404は、遷移状態624を経由してDATA_XFR_ IN_PROG状態610に遷移し、/LOAD_QW_CNTパラメータで示さ れるようにカッド語の数を転送するカッド語カウンターをロードするだろう。 DATA_XFR_IN_PROG状態610では、バス2インターフェイス状 態機械404は、DATA_VALID_2信号の状態をモニターする。DATA _VALID_2信号が活性でかつ、BUS_RD_TIMEが活性を維持する場合 、バス2インターフェイス状態機械404は、DONE状態に関する2つの遷移 状態630と632の一つのを実行するだろう。DONE状態が非活性の場合、 バス2インターフェイス状態機械404は、遷移状態630で記載されたような DATA_XFR_PROG状態に維持され、/OUT_DATAパラメータで記 載されているように現在選択されているデータバッファー部132の中身を出力 する。バス2インターフェイス状態機械404は、現行のバッファー数(/IN C_BUF_NUM)をインクリメントし、カッド語カウンター(/DEC_QW_ CNT)をデクリメントする。DONE状態が活性である場合、バス2インター フェイス状態機械404は、遷移状態632を経由してアイドル状態600に戻 る一方、最後のカッド語(/OUT_DATA)を出力し、バッファー番号(I NC_BUF_NUM)をインクリメントする。DATA_VALID_2信号が活 性でない場合、又はBUS_RD_TIME状態が合致しない(例えば、第2のバ ス120が現行で利用できない場合)場合、バス2インターフェイス状態機械4 04は、ELSE遷移634で記載されたようにDATA_XFR_IN_PRO G状態610に維持される。 状態図510で記載されたように、図3と5に関するバス2インターフェイス 状態機械404は、図1と4のバス2インターフェイス状態機械140の固有の 時間遅延を保持しない。特に、バス2インターフェイス状態機械404が遷移状 態630でバッファー番号をインクリメントするやいなや、バス2インターフェ イス状態機械404はDATA_XFR_IN_PROG状態610にとどまり、 即座にDATA_VALID_2信号を確認し、新しく選択されたバッファー部1 32からデータが出力が可能か否かを決定する。対応するデータ確認フラグ(フ ラグ0、フラグ1、フラグ2又はフラグ3)が各バス2同期器430、432、 434又は436を経由して伝達され、フラグマルチプレクサ200の次の入力 が選択されると直ぐに、フラグマルチプレクサ200への入力が可能となるので 、上記のことが発生することができる。このように、第2のバス120がバス2 インターフェイス状態機械404に割り当てられて維持されることが保証され、 第1のバスがデータバッファー部132で満たされることが保証されるので、デ ータは、各出力間に2つのクロック周期遅延を割り込ませなくてはならないこと よりもむしろ、連続する各クロック周期のバッファー部132から出力されるこ とが可能になる。 本発明の特定の実施例に関して先に記載されているが、実施例の記載は本発明 の例示であり、制限を目的とするものではないことを理解すべきである。添付の 請求項で定義された本発明の真の範囲と思想から離れることなく、当業者によっ て様々な変形と応用が思い起こされていてもよい。
───────────────────────────────────────────────────── 【要約の続き】 32)の多重データ部から連続してデータを出力するの に要求される時間を低減する為に、各データ確認フラグ (170)は独立して同期される。

Claims (1)

  1. 【特許請求の範囲】 1. 互いに非同期で動作する第1のバスと第2のバスとの間のインターフェイ ス回路であって、上記第1のバスは第1のバスクロックと同期して上記インター フェイス回路にデータを提供し、上記第2のバスは第2のバスクロックと同期し て上記インターフェイス回路からの上記データを受け入れるものであり、 上記第1のバスクロックに同期して、上記第1のバスからのデータを格納する 第1と第2のバッファー部とを少なくとも保持する入出力バッファーと、 上記第1と第2のバッファー部のそれぞれに関連する少なくとも第1と第2の データ確認表示器であって、上記第1のバッファー部にデータが格納された場合 に上記第1のデータ確認表示器は上記第1のバスクロックに同期してセットされ 、上記第2のバッファー部にデータが格納された場合に上記第2のデータ確認表 示器が上記第1のバスクロックに同期してセットされるものと、 データ確認表示器の出力として、上記第1と第2のデータ確認表示器から一つ を選択するデータ確認表示器セレクターと、 上記入出力バッファーから第2のバスにデータを転送し、上記第2のバスクロ ックと同期して動作するバス状態機械であって、上記第2のバスに転送されるデ ータのソースとして上記第1と第2のバッファー部から一つを選択し、データ確 認表示出力として上記第1と第2のデータ確認表示の各1つを選択する上記デー タ表示器セレクターを制御し、上記第1のバスからのデータを上記第1と第2の バッファー部からの上記の1つに格納する時期を決定する上記データ確認表示器 出力をモニターするものと、 上記第1のデータ確認表示器を受け入れ、上記第2のバスクロックに同期する 第1の同期回路であって、上記データ確認表示器セレクターの入力として第1の 同期されたデータ確認表示器を提供するものと、 上記第2のデータ確認表示器を受け入れ、上記第2のバスクロックに同期する 第2の同期回路であって、上記データ確認表示器セレクターの入力として、第2 の同期されたデータ確認表示器を提供するものとを含む装置。 2. 互いに非同期で動作する第1のバスと第2のバス間でデータを転送する装 置であって、 データを格納する複数のデータ格納部を保持するデータ保持装置と、 上記第1のデータバスに接続された第1のバスインターフェイス状態機械であ って、上記第1のデータバスから上記複数のデータ格納部の選択された一つにデ ータを転送するものと、 上記第2のデータバスに接続された第2のバスインターフェイス状態機械であ って、上記複数のデータ格納部の選択された上記の一つから上記第2のデータバ スにデータを転送するものと、 上記各複数のデータ格納部用の各表示器を保持するデータ存在バッファーであ って、上記表示器の一つは、上記複数のデータ格納部の上記一つにデータを転送 する上記第1のバス状態機械に応答してセットされ、かつ上記複数のデータ格納 部から上記第2のデータバスへデータを転送する上記第2のバス状態機械に応答 して消去され、上記表示器の上記一つがセットされた場合のみ、上記第2のバス インターフェイス状態機械が上記複数のデータ格納部の上記一つからデータを転 送するものと、 上記表示器を遅延させる、上記データ存在バッファーと上記第2のバスインタ ーフェイス状態機械との間に接続された各遅延回路のセットであって、上記第1 のバスインターフェイス機械がデータを上記複数のデータ格納部の上記一つに転 送された後に所定の時間が経過するまでは、上記第2のバスインターフェイス状 態機械が上記複数のデータ格納部の上記一つからデータを転送できないものとを 含む上記装置。 3. 上記データ格納装置が、バッファーである請求項2記載の装置。 4. 上記第2のデータバスは上記第2のデータバスのデータ転送に同期するク ロック信号を保持し、上記各遅延回路は上記クロック信号に同期する同期器であ る請求項2記載の装置。 5. 上記遅延回路のセットが遅延回路の第1のセットであり、上記所定時間が 第1の所定時間であり、さらに上記装置が、上記バスインターフェイス状態機械 に対して上記表示器を遅延させる上記データ存在バッファーと上記第1のインタ ーフェイス状態機械との間に接続された遅延回路の第2のセットを含んでいて、 上記第2のバスインターフェイス機械が上記複数のデータ格納部の上記一つから 上記第2のデータバスにデータを転送した後に第2の所定の時間が経過するまで は、上記第1のバスインターフェイス状態が、上記複数のデータ格納部の一つに データに転送させることができない請求項2記載の装置。 6. 互いに非同期に動作する第1のバスと第2のバスとの間でデータを転送す る装置であって、 データを格納する第1と第2のデータ格納部を保持するバッファーと、 第1のバスクロック信号によって、上記第1のデータバスから上記第1と第2 のデータ格納部から選択された一つへのデータ転送を制御する、上記第1のデー タバスと上記バッファーとの間に接続された第1のバスインターフェイス状態機 械と、 上記第1のバスクロック信号と非同期に動作する第2のバスクロック信号によ って、上記バッファーから上記第2のデータバスへのデータ転送を制御する、上 記第2のデータバスと上記バッファーとの間に接続された第2のバスインターフ ェイス状態機械と、 上記第1と第2のバスインターフェイス状態機械の両方に接続された各第1と 第2のフラグ出力を保持する第1と第2のフラグバッファーであって、上記第1 のフラグバッファーの出力は、上記第1のデータバスから上記第1のデータ格納 部にデータが転送される場合に、上記第1のバスクロック信号に同期してセット され、上記第1のデータ格納部から上記第2のデータバスにデータが転送された 場合に、第2バスクロック信号に同期して消去され、上記第2のフラグバッファ ーの出力は、上記第1のデータバスから上記第2のデータ格納部にデータが転送 される場合に、上記第1のバスクロック信号に同期してセットされ、上記第2の データ格納部から上記第2のデータバスにデータが転送された場合に、第2のバ スクロック信号に同期して消去されるものと、 上記第1のフラグバッファーと上記第2のバスインターフェイス状態機械との 間に接続された第1の同期器、及び上記第2のフラグバッファーと上記第2のイ ンターフェイス状態機械との間に接続された第2の同期器であって、上記第1の 同期器は上記第1のフラグ出力を上記第2のバスクロック信号に同期させ、上記 第1のフラグ出力が変化した後で上記第1のフラグ出力が上記第2のバスインタ ーフェイス状態機械で受け入れられることができる前の少なくとも所定の時間、 上記第1のフラグ出力が遅延され、上記第2の同期器は、上記第2のフラグ出力 を上記第2のバスクロック信号に同期させ、上記第2のフラグ出力が変化した後 で上記第2のフラグ出力が上記第2のバスインターフェイス状態機械で受け入れ られることができる前の少なくとも上記所定の時間、上記第2のフラグ出力が遅 延されるものとを含む上記装置。
JP50112297A 1995-06-07 1996-06-06 互いに非同期の2つのバス間でデータ転送を同期する際の累積時間遅延を低減するもの Expired - Lifetime JP3873089B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US48350595A 1995-06-07 1995-06-07
US51054595A 1995-08-02 1995-08-02
US08/510,545 1995-08-02
US08/483,505 1995-08-02
PCT/US1996/008575 WO1996041268A1 (en) 1995-06-07 1996-06-06 Reducing cumulative time delay in synchronizing transfer of data between two mutually asynchronous buses

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006045594A Division JP4237769B2 (ja) 1995-06-07 2006-02-22 互いに非同期の2つのバス間でデータ転送を同期する際の累積時間遅延を低減するもの

Publications (2)

Publication Number Publication Date
JPH11506851A true JPH11506851A (ja) 1999-06-15
JP3873089B2 JP3873089B2 (ja) 2007-01-24

Family

ID=27047672

Family Applications (2)

Application Number Title Priority Date Filing Date
JP50112297A Expired - Lifetime JP3873089B2 (ja) 1995-06-07 1996-06-06 互いに非同期の2つのバス間でデータ転送を同期する際の累積時間遅延を低減するもの
JP2006045594A Expired - Lifetime JP4237769B2 (ja) 1995-06-07 2006-02-22 互いに非同期の2つのバス間でデータ転送を同期する際の累積時間遅延を低減するもの

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2006045594A Expired - Lifetime JP4237769B2 (ja) 1995-06-07 2006-02-22 互いに非同期の2つのバス間でデータ転送を同期する際の累積時間遅延を低減するもの

Country Status (11)

Country Link
US (1) US5764966A (ja)
EP (1) EP0834134B1 (ja)
JP (2) JP3873089B2 (ja)
KR (1) KR100258986B1 (ja)
CN (1) CN1093963C (ja)
AU (1) AU6035296A (ja)
DE (1) DE69634358T2 (ja)
IL (1) IL122260A (ja)
RU (1) RU2176814C2 (ja)
TW (1) TW303438B (ja)
WO (2) WO1996041268A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004506975A (ja) * 2000-08-11 2004-03-04 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド クロックフォワードシステムi/oのための効率的なクロック開始および停止装置

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5898889A (en) * 1996-04-30 1999-04-27 3Com Corporation Qualified burst cache for transfer of data between disparate clock domains
US6119190A (en) 1996-11-06 2000-09-12 Intel Corporation Method to reduce system bus load due to USB bandwidth reclamation
JPH10269775A (ja) 1997-03-27 1998-10-09 Mitsubishi Electric Corp 半導体集積回路および位相同期ループ回路
JP4484359B2 (ja) 1997-10-10 2010-06-16 ラムバス・インコーポレーテッド 最小限の待ち時間とフェイルセーフ再同期化するための方法および装置
US6055597A (en) * 1997-10-30 2000-04-25 Micron Electronics, Inc. Bi-directional synchronizing buffer system
US6076160A (en) * 1997-11-20 2000-06-13 Advanced Micro Devices, Inc. Hardware-based system for enabling data transfers between a CPU and chip set logic of a computer system on both edges of bus clock signal
US6279065B1 (en) * 1998-06-03 2001-08-21 Compaq Computer Corporation Computer system with improved memory access
US6366989B1 (en) * 1998-09-17 2002-04-02 Sun Microsystems, Inc. Programmable memory controller
AU1517800A (en) * 1998-10-30 2000-05-22 Cybex Computer Products Corporation Split computer
US6418494B1 (en) 1998-10-30 2002-07-09 Cybex Computer Products Corporation Split computer architecture to separate user and processor while retaining original user interface
US6560652B1 (en) * 1998-11-20 2003-05-06 Legerity, Inc. Method and apparatus for accessing variable sized blocks of data
DE60017775T2 (de) * 1999-11-05 2006-01-12 Analog Devices Inc., Norwood Architektur und system von einem generischen und seriellen port
EP1150467A1 (en) * 2000-04-28 2001-10-31 STMicroelectronics S.r.l. Encoder architecture for parallel busses
JP2003157228A (ja) * 2001-11-20 2003-05-30 Fujitsu Ltd データ転送回路
GB0204144D0 (en) * 2002-02-22 2002-04-10 Koninkl Philips Electronics Nv Transferring data between differently clocked busses
US7321623B2 (en) * 2002-10-01 2008-01-22 Avocent Corporation Video compression system
US20040111563A1 (en) * 2002-12-10 2004-06-10 Edirisooriya Samantha J. Method and apparatus for cache coherency between heterogeneous agents and limiting data transfers among symmetric processors
CN100370415C (zh) * 2003-04-26 2008-02-20 华为技术有限公司 基于fifo队列的数据包线速处理方法及其装置
CN1323529C (zh) * 2003-04-28 2007-06-27 华为技术有限公司 一种数字信号处理器内部数据传输的方法
US7269783B2 (en) * 2003-04-30 2007-09-11 Lucent Technologies Inc. Method and apparatus for dedicated hardware and software split implementation of rate matching and de-matching
US9560371B2 (en) * 2003-07-30 2017-01-31 Avocent Corporation Video compression system
KR100546403B1 (ko) * 2004-02-19 2006-01-26 삼성전자주식회사 감소된 메모리 버스 점유 시간을 가지는 시리얼 플레쉬메모리 컨트롤러
US7457461B2 (en) * 2004-06-25 2008-11-25 Avocent Corporation Video compression noise immunity
JP2006113689A (ja) * 2004-10-12 2006-04-27 Fujitsu Ltd バスブリッジ装置およびデータ転送方法
JP4891253B2 (ja) * 2004-11-25 2012-03-07 テレコム・イタリア・エッセ・ピー・アー 移動体通信機器用の共用icカード及び無線トランシーバモジュール
JP4786262B2 (ja) * 2005-09-06 2011-10-05 ルネサスエレクトロニクス株式会社 インターフェイス回路
TWI310501B (en) * 2005-10-06 2009-06-01 Via Tech Inc Bus controller and data buffer allocation method
US20070147115A1 (en) * 2005-12-28 2007-06-28 Fong-Long Lin Unified memory and controller
US7519754B2 (en) * 2005-12-28 2009-04-14 Silicon Storage Technology, Inc. Hard disk drive cache memory and playback device
US7783820B2 (en) * 2005-12-30 2010-08-24 Avocent Corporation Packet-switched split computer having disassociated peripheral controller and plural data buses
US7793021B2 (en) 2006-01-05 2010-09-07 Freescale Semiconductor, Inc. Method for synchronizing a transmission of information and a device having synchronizing capabilities
CA2650663A1 (en) * 2006-04-28 2007-11-08 Avocent Corporation Dvc delta commands
CN100405343C (zh) * 2006-06-21 2008-07-23 北京中星微电子有限公司 一种异步数据缓存装置
US8040389B2 (en) 2006-07-25 2011-10-18 Nikon Corporation Image processing method, image processing program and image processing apparatus for detecting object of an image
WO2009069094A1 (en) * 2007-11-30 2009-06-04 Nxp B.V. Method and device for routing data between components
US8363766B2 (en) * 2008-06-06 2013-01-29 Freescale Semiconductor, Inc. Device and method of synchronizing signals
CN101944075B (zh) * 2010-07-21 2012-06-27 北京星网锐捷网络技术有限公司 总线系统、对低速总线设备进行读写操作的方法及装置
CN103440219B (zh) * 2013-08-23 2016-06-08 上海航天测控通信研究所 一种通用总线转换桥ip核
US9910818B2 (en) * 2013-10-02 2018-03-06 Lattice Semiconductor Corporation Serdes interface architecture for multi-processor systems
US20160173134A1 (en) * 2014-12-15 2016-06-16 Intel Corporation Enhanced Data Bus Invert Encoding for OR Chained Buses

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63255760A (ja) * 1987-04-14 1988-10-24 Mitsubishi Electric Corp 制御システム
US5117486A (en) * 1989-04-21 1992-05-26 International Business Machines Corp. Buffer for packetizing block of data with different sizes and rates received from first processor before transferring to second processor
EP0433520B1 (en) * 1989-12-22 1996-02-14 International Business Machines Corporation Elastic configurable buffer for buffering asynchronous data
US5274763A (en) * 1990-12-28 1993-12-28 Apple Computer, Inc. Data path apparatus for IO adapter
US5535341A (en) * 1994-02-24 1996-07-09 Intel Corporation Apparatus and method for determining the status of data buffers in a bridge between two buses during a flush operation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004506975A (ja) * 2000-08-11 2004-03-04 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド クロックフォワードシステムi/oのための効率的なクロック開始および停止装置

Also Published As

Publication number Publication date
JP3873089B2 (ja) 2007-01-24
DE69634358D1 (de) 2005-03-24
JP4237769B2 (ja) 2009-03-11
IL122260A (en) 2001-01-11
EP0834134B1 (en) 2005-02-16
KR100258986B1 (ko) 2000-06-15
JP2006202313A (ja) 2006-08-03
WO1996041268A1 (en) 1996-12-19
AU6035296A (en) 1996-12-30
CN1192282A (zh) 1998-09-02
EP0834134A4 (en) 2002-05-08
RU2176814C2 (ru) 2001-12-10
KR19990022339A (ko) 1999-03-25
DE69634358T2 (de) 2005-12-29
CN1093963C (zh) 2002-11-06
WO1996041267A1 (en) 1996-12-19
US5764966A (en) 1998-06-09
TW303438B (ja) 1997-04-21
IL122260A0 (en) 1998-04-05
EP0834134A1 (en) 1998-04-08

Similar Documents

Publication Publication Date Title
JP4237769B2 (ja) 互いに非同期の2つのバス間でデータ転送を同期する際の累積時間遅延を低減するもの
US5557750A (en) Prefetch/prestore mechanism for peripheral controllers with shared internal bus
US6247084B1 (en) Integrated circuit with unified memory system and dual bus architecture
US5392422A (en) Source synchronized metastable free bus
EP0859311A1 (en) First in, first out (FIFO) data buffering system
JPH11167514A (ja) 動作速度が異なるdramに対処できるメモリ制御機能を備えたコンピュータ・システム
US7016989B1 (en) Fast 16 bit, split transaction I/O bus
US6108736A (en) System and method of flow control for a high speed bus
EP0780773A1 (en) Asynchronous bus bridge
JPH08235850A (ja) 可変幅データ転送用深度/幅調節可能fifoバッファ
JPH0827705B2 (ja) アダプタ
US5941960A (en) Host initiated PCI burst writes utilizing posted write buffers
US5649175A (en) Method and apparatus for acquiring bus transaction address and command information with no more than zero-hold-time and with fast device acknowledgement
JPH04350754A (ja) データチャンネルに対するインターフェースを含むワークステーションまたは類似のデータ処理システム
US5838955A (en) Controller for providing access to a video frame buffer in split-bus transaction environment
US5745731A (en) Dual channel FIFO circuit with a single ported SRAM
US7107371B1 (en) Method and apparatus for providing and embedding control information in a bus system
KR100453071B1 (ko) 프로세서 버스 연결 장치 및 방법
JP3698324B2 (ja) 直接メモリアクセス制御器およびデータチャンネルへのインターフェース装置を備えたワークステーション
JP3773574B2 (ja) データ処理システムにおいてデータ・ストリーム内にアドレスを挿入する装置および方法
US5931932A (en) Dynamic retry mechanism to prevent corrupted data based on posted transactions on the PCI bus
JP4124579B2 (ja) バス制御システム
JPH05143561A (ja) 複合計算機システム

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040413

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20040713

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20040830

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060222

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060801

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060829

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060907

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131102

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term