JP2006202313A - 互いに非同期の2つのバス間でデータ転送を同期する際の累積時間遅延を低減するもの - Google Patents
互いに非同期の2つのバス間でデータ転送を同期する際の累積時間遅延を低減するもの Download PDFInfo
- Publication number
- JP2006202313A JP2006202313A JP2006045594A JP2006045594A JP2006202313A JP 2006202313 A JP2006202313 A JP 2006202313A JP 2006045594 A JP2006045594 A JP 2006045594A JP 2006045594 A JP2006045594 A JP 2006045594A JP 2006202313 A JP2006202313 A JP 2006202313A
- Authority
- JP
- Japan
- Prior art keywords
- data
- bus
- flag
- buffer
- state machine
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
- G06F13/405—Coupling between buses using bus bridges where the bridge performs a synchronising function
- G06F13/4059—Coupling between buses using bus bridges where the bridge performs a synchronising function where the synchronisation uses buffers, e.g. for speed matching between buses
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
- G06F13/405—Coupling between buses using bus bridges where the bridge performs a synchronising function
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Information Transfer Systems (AREA)
- Bus Control (AREA)
- Dram (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
Abstract
【解決手段】各格納部用の各データ確認フラグ170は、データが上記第1のデータバス110から上記格納部132に格納された場合、上記第1のバス状態機械406によってセットされ、データが上記格納部132から上記第2のデータバス120へ転送された場合、上記第2のバス状態機械404で消去され、上記データ確認フラグ170は、上記第1と第2のバス状態機械406と404の各々に関する第1と第2のバスクロックに同期され、上記データ確認フラグ170は、各状態機械に同期して遷移することが保証される。データバッファー132の多重データ部から連続してデータを出力するのに要求される時間を低減する為に、各データ確認フラグ170は独立して同期される。
【選択図】図3
Description
Claims (1)
- 互いに非同期で動作する第1のバスと第2のバスとの間のインターフェイス回路であって、上記第1のバスは第1のバスクロックと同期して上記インターフェイス回路にデータを提供し、上記第2のバスは第2のバスクロックと同期して上記インターフェイス回路からの上記データを受け入れるものであり、
上記第1のバスクロックに同期して、上記第1のバスからのデータを格納する第1と第2のバッファー部とを少なくとも保持する入出力バッファーと、
上記第1と第2のバッファー部のそれぞれに関連する少なくとも第1と第2のデータ確認表示器であって、上記第1のバッファー部にデータが格納された場合に上記第1のデータ確認表示器は上記第1のバスクロックに同期してセットされ、上記第2のバッファー部にデータが格納された場合に上記第2のデータ確認表示器が上記第1のバスクロックに同期してセットされるものと、
データ確認表示器の出力として、上記第1と第2のデータ確認表示器から一つを選択するデータ確認表示器セレクターと、
上記入出力バッファーから第2のバスにデータを転送し、上記第2のバスクロックと同期して動作するバス状態機械であって、上記第2のバスに転送されるデータのソースとして上記第1と第2のバッファー部から一つを選択し、データ確認表示出力として上記第1と第2のデータ確認表示の各1つを選択する上記データ表示器セレクターを制御し、上記第1のバスからのデータを上記第1と第2のバッファー部からの上記の1つに格納する時期を決定する上記データ確認表示器出力をモニターするものと、
上記第1のデータ確認表示器を受け入れ、上記第2のバスクロックに同期する第1の同期回路であって、上記データ確認表示器セレクターの入力として第1の同期されたデータ確認表示器を提供するものと、
上記第2のデータ確認表示器を受け入れ、上記第2のバスクロックに同期する第2の同期回路であって、上記データ確認表示器セレクターの入力として、第2の同期されたデータ確認表示器を提供するものとを含む装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US48350595A | 1995-06-07 | 1995-06-07 | |
US51054595A | 1995-08-02 | 1995-08-02 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP50112297A Division JP3873089B2 (ja) | 1995-06-07 | 1996-06-06 | 互いに非同期の2つのバス間でデータ転送を同期する際の累積時間遅延を低減するもの |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006202313A true JP2006202313A (ja) | 2006-08-03 |
JP4237769B2 JP4237769B2 (ja) | 2009-03-11 |
Family
ID=27047672
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP50112297A Expired - Lifetime JP3873089B2 (ja) | 1995-06-07 | 1996-06-06 | 互いに非同期の2つのバス間でデータ転送を同期する際の累積時間遅延を低減するもの |
JP2006045594A Expired - Lifetime JP4237769B2 (ja) | 1995-06-07 | 2006-02-22 | 互いに非同期の2つのバス間でデータ転送を同期する際の累積時間遅延を低減するもの |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP50112297A Expired - Lifetime JP3873089B2 (ja) | 1995-06-07 | 1996-06-06 | 互いに非同期の2つのバス間でデータ転送を同期する際の累積時間遅延を低減するもの |
Country Status (11)
Country | Link |
---|---|
US (1) | US5764966A (ja) |
EP (1) | EP0834134B1 (ja) |
JP (2) | JP3873089B2 (ja) |
KR (1) | KR100258986B1 (ja) |
CN (1) | CN1093963C (ja) |
AU (1) | AU6035296A (ja) |
DE (1) | DE69634358T2 (ja) |
IL (1) | IL122260A (ja) |
RU (1) | RU2176814C2 (ja) |
TW (1) | TW303438B (ja) |
WO (2) | WO1996041267A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008013050A1 (fr) | 2006-07-25 | 2008-01-31 | Nikon Corporation | Procédé de traitement d'image, programme de traitement d'image, et dispositif de traitement d'image |
CN103440219A (zh) * | 2013-08-23 | 2013-12-11 | 上海航天测控通信研究所 | 一种新型的通用总线转换桥ip核 |
Families Citing this family (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5898889A (en) * | 1996-04-30 | 1999-04-27 | 3Com Corporation | Qualified burst cache for transfer of data between disparate clock domains |
US6119190A (en) * | 1996-11-06 | 2000-09-12 | Intel Corporation | Method to reduce system bus load due to USB bandwidth reclamation |
JPH10269775A (ja) | 1997-03-27 | 1998-10-09 | Mitsubishi Electric Corp | 半導体集積回路および位相同期ループ回路 |
US6473439B1 (en) | 1997-10-10 | 2002-10-29 | Rambus Incorporated | Method and apparatus for fail-safe resynchronization with minimum latency |
US6055597A (en) * | 1997-10-30 | 2000-04-25 | Micron Electronics, Inc. | Bi-directional synchronizing buffer system |
US6076160A (en) * | 1997-11-20 | 2000-06-13 | Advanced Micro Devices, Inc. | Hardware-based system for enabling data transfers between a CPU and chip set logic of a computer system on both edges of bus clock signal |
US6279065B1 (en) * | 1998-06-03 | 2001-08-21 | Compaq Computer Corporation | Computer system with improved memory access |
US6366989B1 (en) * | 1998-09-17 | 2002-04-02 | Sun Microsystems, Inc. | Programmable memory controller |
US6418494B1 (en) | 1998-10-30 | 2002-07-09 | Cybex Computer Products Corporation | Split computer architecture to separate user and processor while retaining original user interface |
EP1125210B1 (en) * | 1998-10-30 | 2006-07-05 | Avocent Huntsville Corporation | Split computer |
US6560652B1 (en) * | 1998-11-20 | 2003-05-06 | Legerity, Inc. | Method and apparatus for accessing variable sized blocks of data |
EP1226493B1 (en) * | 1999-11-05 | 2006-05-03 | Analog Devices, Inc. | Bus architecture and shared bus arbitration method for a communication processor |
EP1150467A1 (en) * | 2000-04-28 | 2001-10-31 | STMicroelectronics S.r.l. | Encoder architecture for parallel busses |
US6782486B1 (en) * | 2000-08-11 | 2004-08-24 | Advanced Micro Devices, Inc. | Apparatus for stopping and starting a clock in a clock forwarded I/O system depending on the presence of valid data in a receive buffer |
JP2003157228A (ja) * | 2001-11-20 | 2003-05-30 | Fujitsu Ltd | データ転送回路 |
GB0204144D0 (en) * | 2002-02-22 | 2002-04-10 | Koninkl Philips Electronics Nv | Transferring data between differently clocked busses |
US7321623B2 (en) | 2002-10-01 | 2008-01-22 | Avocent Corporation | Video compression system |
US20040111563A1 (en) * | 2002-12-10 | 2004-06-10 | Edirisooriya Samantha J. | Method and apparatus for cache coherency between heterogeneous agents and limiting data transfers among symmetric processors |
CN100370415C (zh) * | 2003-04-26 | 2008-02-20 | 华为技术有限公司 | 基于fifo队列的数据包线速处理方法及其装置 |
CN1323529C (zh) * | 2003-04-28 | 2007-06-27 | 华为技术有限公司 | 一种数字信号处理器内部数据传输的方法 |
US7269783B2 (en) * | 2003-04-30 | 2007-09-11 | Lucent Technologies Inc. | Method and apparatus for dedicated hardware and software split implementation of rate matching and de-matching |
US9560371B2 (en) * | 2003-07-30 | 2017-01-31 | Avocent Corporation | Video compression system |
KR100546403B1 (ko) * | 2004-02-19 | 2006-01-26 | 삼성전자주식회사 | 감소된 메모리 버스 점유 시간을 가지는 시리얼 플레쉬메모리 컨트롤러 |
US7457461B2 (en) * | 2004-06-25 | 2008-11-25 | Avocent Corporation | Video compression noise immunity |
JP2006113689A (ja) * | 2004-10-12 | 2006-04-27 | Fujitsu Ltd | バスブリッジ装置およびデータ転送方法 |
AU2004325175B2 (en) * | 2004-11-25 | 2010-08-26 | Telecom Italia S.P.A. | Joint IC card and wireless transceiver module for mobile communication equipment |
JP4786262B2 (ja) * | 2005-09-06 | 2011-10-05 | ルネサスエレクトロニクス株式会社 | インターフェイス回路 |
TWI310501B (en) * | 2005-10-06 | 2009-06-01 | Via Tech Inc | Bus controller and data buffer allocation method |
US7519754B2 (en) * | 2005-12-28 | 2009-04-14 | Silicon Storage Technology, Inc. | Hard disk drive cache memory and playback device |
US20070147115A1 (en) * | 2005-12-28 | 2007-06-28 | Fong-Long Lin | Unified memory and controller |
US7783820B2 (en) * | 2005-12-30 | 2010-08-24 | Avocent Corporation | Packet-switched split computer having disassociated peripheral controller and plural data buses |
WO2007077497A1 (en) | 2006-01-05 | 2007-07-12 | Freescale Semiconductor, Inc. | Method for synchronizing a transmission of information and a device having synchronizing capabilities |
CA2650663A1 (en) * | 2006-04-28 | 2007-11-08 | Avocent Corporation | Dvc delta commands |
CN100405343C (zh) * | 2006-06-21 | 2008-07-23 | 北京中星微电子有限公司 | 一种异步数据缓存装置 |
WO2009069094A1 (en) * | 2007-11-30 | 2009-06-04 | Nxp B.V. | Method and device for routing data between components |
US8363766B2 (en) * | 2008-06-06 | 2013-01-29 | Freescale Semiconductor, Inc. | Device and method of synchronizing signals |
CN101944075B (zh) * | 2010-07-21 | 2012-06-27 | 北京星网锐捷网络技术有限公司 | 总线系统、对低速总线设备进行读写操作的方法及装置 |
US9910818B2 (en) * | 2013-10-02 | 2018-03-06 | Lattice Semiconductor Corporation | Serdes interface architecture for multi-processor systems |
US20160173134A1 (en) * | 2014-12-15 | 2016-06-16 | Intel Corporation | Enhanced Data Bus Invert Encoding for OR Chained Buses |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63255760A (ja) * | 1987-04-14 | 1988-10-24 | Mitsubishi Electric Corp | 制御システム |
US5117486A (en) * | 1989-04-21 | 1992-05-26 | International Business Machines Corp. | Buffer for packetizing block of data with different sizes and rates received from first processor before transferring to second processor |
DE68925696D1 (de) * | 1989-12-22 | 1996-03-28 | Ibm | Elastischer konfigurierbarer Pufferspeicher zum Puffern von asynchronen Daten |
US5274763A (en) * | 1990-12-28 | 1993-12-28 | Apple Computer, Inc. | Data path apparatus for IO adapter |
US5535341A (en) * | 1994-02-24 | 1996-07-09 | Intel Corporation | Apparatus and method for determining the status of data buffers in a bridge between two buses during a flush operation |
-
1996
- 1996-06-06 EP EP96917981A patent/EP0834134B1/en not_active Expired - Lifetime
- 1996-06-06 IL IL12226096A patent/IL122260A/xx not_active IP Right Cessation
- 1996-06-06 WO PCT/US1996/008573 patent/WO1996041267A1/en active IP Right Grant
- 1996-06-06 AU AU60352/96A patent/AU6035296A/en not_active Abandoned
- 1996-06-06 CN CN96195861A patent/CN1093963C/zh not_active Expired - Lifetime
- 1996-06-06 WO PCT/US1996/008575 patent/WO1996041268A1/en active IP Right Grant
- 1996-06-06 RU RU98100412/09A patent/RU2176814C2/ru active
- 1996-06-06 TW TW085106884A patent/TW303438B/zh not_active IP Right Cessation
- 1996-06-06 JP JP50112297A patent/JP3873089B2/ja not_active Expired - Lifetime
- 1996-06-06 DE DE69634358T patent/DE69634358T2/de not_active Expired - Lifetime
- 1996-06-06 KR KR1019970708819A patent/KR100258986B1/ko not_active IP Right Cessation
-
1997
- 1997-06-18 US US08/878,230 patent/US5764966A/en not_active Expired - Lifetime
-
2006
- 2006-02-22 JP JP2006045594A patent/JP4237769B2/ja not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008013050A1 (fr) | 2006-07-25 | 2008-01-31 | Nikon Corporation | Procédé de traitement d'image, programme de traitement d'image, et dispositif de traitement d'image |
CN103440219A (zh) * | 2013-08-23 | 2013-12-11 | 上海航天测控通信研究所 | 一种新型的通用总线转换桥ip核 |
Also Published As
Publication number | Publication date |
---|---|
CN1093963C (zh) | 2002-11-06 |
EP0834134A4 (en) | 2002-05-08 |
US5764966A (en) | 1998-06-09 |
AU6035296A (en) | 1996-12-30 |
WO1996041267A1 (en) | 1996-12-19 |
WO1996041268A1 (en) | 1996-12-19 |
EP0834134A1 (en) | 1998-04-08 |
KR100258986B1 (ko) | 2000-06-15 |
DE69634358D1 (de) | 2005-03-24 |
IL122260A0 (en) | 1998-04-05 |
CN1192282A (zh) | 1998-09-02 |
JP4237769B2 (ja) | 2009-03-11 |
JP3873089B2 (ja) | 2007-01-24 |
KR19990022339A (ko) | 1999-03-25 |
TW303438B (ja) | 1997-04-21 |
RU2176814C2 (ru) | 2001-12-10 |
DE69634358T2 (de) | 2005-12-29 |
EP0834134B1 (en) | 2005-02-16 |
JPH11506851A (ja) | 1999-06-15 |
IL122260A (en) | 2001-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4237769B2 (ja) | 互いに非同期の2つのバス間でデータ転送を同期する際の累積時間遅延を低減するもの | |
US5434996A (en) | Synchronous/asynchronous clock net with autosense | |
KR100289443B1 (ko) | 소스 동기화 준안정성 프리버스 | |
US5557750A (en) | Prefetch/prestore mechanism for peripheral controllers with shared internal bus | |
JP2002509315A (ja) | ソース同期および共通クロック・プロトコルによるデータ転送 | |
JPH11167514A (ja) | 動作速度が異なるdramに対処できるメモリ制御機能を備えたコンピュータ・システム | |
JPH0827705B2 (ja) | アダプタ | |
JPH08235850A (ja) | 可変幅データ転送用深度/幅調節可能fifoバッファ | |
JP2002534738A (ja) | コンピュータシステムの直接メモリアクセス制御 | |
US5941960A (en) | Host initiated PCI burst writes utilizing posted write buffers | |
EP0780773A1 (en) | Asynchronous bus bridge | |
EP1010085B1 (en) | System and method of flow control for a high speed bus | |
EP0529369A2 (en) | Asynchronous clock switching for advanced microprocessors | |
EP0463775B1 (en) | Multiple speed expansion card | |
US5745731A (en) | Dual channel FIFO circuit with a single ported SRAM | |
JP2001282704A (ja) | データ処理装置及びデータ処理方法とデータ処理システム | |
JP3686834B2 (ja) | データ転送時間の調節方法、コンピュータシステム及びバス・デバイス | |
JP3698324B2 (ja) | 直接メモリアクセス制御器およびデータチャンネルへのインターフェース装置を備えたワークステーション | |
JP3773574B2 (ja) | データ処理システムにおいてデータ・ストリーム内にアドレスを挿入する装置および方法 | |
EP1086428A1 (en) | Method and apparatus for providing and embedding control information in a bus system | |
TW381222B (en) | Dynamic retry implementation for the PCI bus based on posted transactions on the PCI bus | |
JP4124579B2 (ja) | バス制御システム | |
JPH03108182A (ja) | メモリー制御装置及びメモリー制御方法 | |
US6421280B1 (en) | Method and circuit for loading data and reading data | |
JP2820054B2 (ja) | バスインタフェース装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081202 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081218 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121226 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121226 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131226 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |