KR100289443B1 - 소스 동기화 준안정성 프리버스 - Google Patents

소스 동기화 준안정성 프리버스 Download PDF

Info

Publication number
KR100289443B1
KR100289443B1 KR1019930011608A KR930011608A KR100289443B1 KR 100289443 B1 KR100289443 B1 KR 100289443B1 KR 1019930011608 A KR1019930011608 A KR 1019930011608A KR 930011608 A KR930011608 A KR 930011608A KR 100289443 B1 KR100289443 B1 KR 100289443B1
Authority
KR
South Korea
Prior art keywords
data
clock signal
window
bus
transmission
Prior art date
Application number
KR1019930011608A
Other languages
English (en)
Inventor
제퍼리에이치.호엘
미카엘체크레오브
파라디프에스.신드후
Original Assignee
리패치
선 마이크로시스템즈 인코퍼레이티드
마틴 에스. 와그너
제록스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 리패치, 선 마이크로시스템즈 인코퍼레이티드, 마틴 에스. 와그너, 제록스 코포레이션 filed Critical 리패치
Application granted granted Critical
Publication of KR100289443B1 publication Critical patent/KR100289443B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
    • G06F13/4217—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus with synchronous protocol

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Dram (AREA)

Abstract

본 발명의 버스는 고속의 소스 동기화 데이터 전송 및 중재 및 일관성 정보의 저속의 글로벌 동기화 전송을 유리하게 이용한다. 제1실시예에서 고속클럭신호 및 저속클럭 인에이블 신호는 중앙아비터로부터 버스에 연결된 창구까지 글로벌 분산된다. 송신 창구는 고속클럭신호를 데이터를 따라 하나 이상의 수신 창구에 전송시킴으로써 소스 동기화 데이터 전송용 고속클럭신호를 이용한다. 따라서, 글로벌 분산된 클럭신호는 소스 동기화 데이터 전송을 달성하기 위해 사용된다. 중재 요구는, 대조에 의해 저속 클럭 인에이블 신호율에서 글로벌 동기 방식으로 처리된다.
더욱이, 중앙 아비터로부터 저속 클럭 인에이블 신호율에서의 수신 창구까지 데이터 주기 정보를 통신함으로써, 본 발명은 재동기화 및 준안정 상태의 가능성을 회피한다. 데이터 패킷간의 부동작시간은 본 발명에서 버스의 중앙에 중앙 아비터를 배치함으로써 최소화된다. 선택적 실시예는 저속 클럭신호가 다수의 창구 및 중앙 아비터에 글로벌 분산된다. 따라서 각각의 창구는 저속 클럭신호로 분배되고 위상 로크된 고속클럭신호를 발생하며, 이 고속클럭신호는 고속의 소스 동기화 데이터 전송을 위해 사용된다. 중재 및 응집성 정보는 저속의 클럭신호율로 조정된다. 선택적 실시예에서 재동기화는 헤더신호의 사용을 통해 회피된다.

Description

소스 동기화 준안정성 프리버스
제1도는 본 발명이 사용될 수 있는 가능한 컴퓨터 시스템의 구성요소를 예시한 블럭도,
제2도는 글로벌 동기화 데이터 전송에 사용된 회로를 간단한 형태로 예시한 도면,
제3도는 소스 동기화 데이터 전송에 사용된 회로를 간단한 형태로 예시한 도면,
제4도는 바람직한 실시예의 개략적 장치 및 방법을 블럭도의 형태로 예시한 도면,
제5도는 송신 창구(agent)에 의해 발생된 전송신호와 수신 창구에 의해 수신된 데이터 전송신호와의 관계를 예시한 타이밍도,
제6도는 소스 동기화 데이터 전송을 위해 글로벌 분산 클럭신호를 전송하는 회로의 실시예를 나타낸 도면,
제7A도 및 제7B도는 중재 요구 및 일관성 정보의 글로벌 동기화를 예시한 도면,
제8도는 재동기화 및 준안정성을 제거하기 위한 본 발명의 방법 및 장치를 예시한 도면,
제9도는 버스의 중앙에서 중앙 아비터에 대해 본 발명의 유리한 배치를 예시하는 도면,
제10A도는 본 발명의 버스에 연결된 3개의 창구를 예시하는 도면,
제10B, 10C, 10D 및 10E도의 다양한 데이터 전송문맥을 위한 타이밍도,
제11도는 본 발명의 대체가능한 실시예를 블럭도의 형태로 예시한 도면,
제12도는 고속의 소스 동기화 데이터 전송을 달성하기 위해 사용된 송신 창구의 회로를 간단한 형태로 예시한 도면,
제13도는 2주기 패킷 및 9주기 패킷을 위한 데이터 클럭신호를 예시한 도면,
제14도는 대체가능한 실시예에 사용된 데이터 전송신호용 타이밍도,
제15도는 소스 동기화 데이터 전송신호를 수신하는데 사용된 수신 창구의 회로를 간단한 형태로 예시한 도면,
제16A 및 제16B도는 2주기 패킷 및 9주기 패킷을 위한 인에이블 파형을 예시한 도면.
* 도면의 주요부분에 대한 부호의 설명 *
20 : CPU 22 : 주 제어기
24 : DRAM 26 : 입/출력장치
28 : 입/출력버스 30 : GFX 모듈
40 : 송신 창구 42, 52 : 플립-플롭
44 : 수신 창구 54 : 수신기
(1) 발명의 분야 :
본 발명은 다수의 데이터 처리장치중에 있는 정보를 전송하는 방법 및 장치에 관한 것이다. 보다 상세히 말하자면, 본 발명은 재동기화 및 준안정성을 제거하는 중재 및 일관성 정보의 글로벌 동기화 전송과 소스 동기화 데이터 전송을 이용하는 개선된 컴퓨터 버스에 관한 것이다.
(2) 배경기술 :
컴퓨터 산업에서는 예컨데 프로세서, 입/출력장치, 주변 제어기등과 같은 다수의 데이터 처리장치간의 정보를 시스템 버스상에서 전송하는 것이 매우 보편화 되어 있다. 시스템 버스는 다양한 장치를 전술된 방식으로 연결한 와이어들이 필수적이다. 전형적으로 시스템버스는 번지선, 데이터선, 클럭선, 전원선 및 복수의 제어신호선을 포함한다. 공유된 자원으로서 시스템 버스에의 접근은 조정되어야 하며, 버스 프로토콜 또는 ";핸드 세이크"; 루틴은 버스에 연결된 모든 데이터 처리장치에 의해 실행된다. 그러한 버스 프로토콜은 버스에 연결된 장치사이에 데이터를 실제로 교환하기 전에 발생하도록 소정의 절차를 필요로 한다.
특별한 데이터 처리시스템의 전체속도 및 성능은 그의 시스템 버스를 이용한설계 및 동작방법에 따라 크게 영향을 받는다.
특별한 데이터 처리시스템의 전체속도 및 성능은 그의 시스템 버스에 의해 사용된 설계 및 동작방법에 의해 크게 영향을 받는다. 시스템 버스성능의 2가지 측정법은 대기시간 및 처리량이다. 대기시간은 버스를 사용하고자 하는 장치의 요구 및 그 요구에 대한 아비터(arbiter)의 승인사이의 시간지연이다. 처리량은 일단 처리권한이 승인된 경우 장치가 버스상에서 데이터를 전송할 수 있는 비율을 나타낸다.
전형적으로 하나의 버스접근요구에 해당하는 데이터가 다중주기패킷에서 전송되는데, 이는 전송될 다수비트의 정보가 데이터 전송을 위해 사용된 버스와이어수에 비해 수배가 되기 때문이다. 바람직한 것은 데이터 전송이 높은 처리량을 갖는 것이다. 그럼에도 불구하고 중재 및 캐시 일관성 정보는 버스접근당 소수의 정보만을 표현하며, 충분한 버스 와이어들은 이 정보를 1 또는 2주기로 전송하도록 제공되는 것이 전형적이다. 따라서 이 정보를 위하여는 낮은 대기시간이 높은 처리량보다 중요하다.
따라서, 특정한 데이터 처리작업에 필요한 계산시간의 크기를 최소화하는 낮은 대기시간과 높은 처리량을 가진 버스를 구비하는 것이 바람직하다. 다중처리의 사용증가에 따라, 다중처리를 지원하는 버스장치 및 동작방법이 더욱이 중요하게 된다.
버스상의 데이터 전송은 글로벌 동기화 데이터 전송 혹은 소스 동기화 데이터 전송을 이용하여 달성할 수 있다. 글로벌 동기화 데이터 전송에서, 중앙 글로벌 클럭은 데이터를 송신하는 장치 및 데이터를 수신하는 장치를 포함한 모든 장치에 클럭킹을 제공한다. 이에 반해, 소스 동기화 데이터 전송에서 데이터를 송신하는 장치는 데이터 및 클럭신호 양쪽을 수신장치에 송신한다. 소스 동기화 데이터 전송에서, 데이터는 수신장치가 데이터 판독을 준비할때까지 수신된 클럭을 사용하는 수신장치내에서 데이터 버퍼에 빈번히 기억된다. 데이터가 이 데이터 버퍼로부터 판독될 경우에는 수신장치에서 국부 클럭의 제어에 따라 판독된다. 종래 기술에서 상기 처리는 준안정성의 위험을 수반하는 재동기화를 통상적으로 요구한다.
전술된 바와같이 본 발명의 장치 및 방법은 중재 및 일관성 정보의 고속 소스 동기화 데이터 전송 및 저속 글로벌 동기화 전송을 유리하게 사용한다. 본 발명의 버스는 캐시결합 다중처리를 지원하며, 패킷 교환 프로토콜내에서 유리하게 사용된다. 더구나 본 발명의 방법 및 장치는 재동기화와 연관된 준안정성의 가능성을 효과적으로 제거한다.
[발명의 개요]
고속 소스 동기화 준안정상태의 프리버스가 개시된다. 버스는 다중처리기 컴퓨터 시스템에서 특별히 적용된다. 버스는 중재 및 일관성 정보의 고속 소스 동기화 데이터 전송 및 저속 글로벌 동기화 데이터 전송을 이용한다. 제1실시예는 고속클럭신호 및 저속클럭 인에이블 신호가 중앙아비터로부터 버스에 연결된 창구까지 전체에 분포된다. 창구가 버스의 제어를 승인할때, 창구는 소스 동기화 데이터 전송을 달성하기 위해 중앙아비터에 의해 제공된 고속 클럭신호를 이용한다. 고속클럭신호는 데이터 클럭선에 ";송신";되고 동기발생적으로 데이터는 데이터선에 연결된다. 따라서 데이터는 ";송신"; 고속클럭신호를 이용하는 소스 동기화 방식으로 송신 창구에서 수신 창구로 전송된다.
대조적으로 중재 요구와 중재 승인은 글로벌 동기화 방식으로 저속 클럭 인에이블 신호의 비율로 처리된다. 제1실시예에 있어서, 저속 글로벌 클럭 인에이블 신호는 중재 정보의 처리를 중앙 아비터에서 각각의 창구까지 연결된 저속 글로벌 클럭 인에이블선을 거쳐 제어된다. 이 실시예는 재동기화에 대한 필요성이 없고 전송된 데이터의 주기수에 관한 저속 글로벌 클럭 인에이블 신호 비율의 정보(";대화형"; 정보)에서 중앙 아비터로부터 수신 창구까지 통신함으로써 준안정 상태의 가능성을 제거한다. 이 방법으로 수신 창구는 ";대화형"; 정보를 글로벌 동기화 방식으로 수신하고, 수신데이터 버퍼내에서 안정한 상태로 있을때 데이터를 소비한다. 이 실시예는 캐시-결합 다중처리를 용이하게 지원하고, 패킷 교환 프로토콜에서 유리하게 사용된다. 본 발명에서 데이터의 패킷간에 있는 부동작시간은 버스의 중심에 중앙 아비터를 배치함으로써 최소화된다.
대체가능한 실시예에서는 저속 클럭신호가 다수의 창구 및 중앙 아비터에 전체적으로 분산되어 있다. 따라서 각각의 창구는 저속 클럭신호에 위상이 고정된 고속클럭신호를 발생하고 고속클럭신호는 고속의 소스 동기화 데이터 전송을 위해 사용된다. 중재 및 일관성 정보는 저속 클럭 신호율에서 조종된다. 대체가능한 실시예에 있어서, 재동기화 및 준안정성은 데이터 패킷의 시작을 신호하며 저속 클럭 신호율로 송신함으로써, 헤더신호를 사용하여 회피된다.
[발명의 상세한 설명]
개선된 고속버스는 컴퓨터 시스템에서 사용하기 위한 특별한 응용프로그램을 갖는 것으로 기술된다. 다음 설명란에서, 본 발명의 전체적 이해를 돕기 위해 여러가지 설명, 예컨대 특정 주파수, 대역폭, 데이터 경로등이 개시된다. 그러나, 이 분야에 속하는 기술자라면, 본 발명이 이들의 특정한 설명이 없이도 실시될 수 있음을 알 수 있다. 본 명세서에서 그 밖의 경우에는 주지된 전기 구조 및 회로는 본 발명을 불필요하게 명료하게 하지 않도록 블럭도의 형태로 도시된다.
본 발명은 일정한 문맥으로 기술되며, 본 발명의 분야에 숙련된 기술자라면, 이 특정한 문맥에만 제한되지 않고 다양한 데이터 처리시스템의 응용이 가능하다는 것을 알 수 있다. 특히 본 발명은 패킷 교환 데이터 전송, 캐시 일관성, 스누핑(snooping) 및 공유/자체 정보의 파이프라인처리를 특징으로 하는 시스템내에서 유리하게 사용된다.
본 발명은 신드후(Sindhu)등에 의해 미합중국에 1990년 11월 30일자로 3개의 특허출원되었으며, 본 출원인의 공동 양수인인 제록스 코오퍼레이션에 양도된 발명의 명칭 ";공유 메모리 다중처리기용의 일정한 패킷 교환 메모리 버스";; ";공유 메모리 다중처리기용 일관성 프로토콜";, 그리고 ";공유 메모리 다중 처리기용 버스를 포함한 패킷 교환버스의 중재";로 개시된 시스템 및 버스 프로토콜과 관련한 출원을 위해 특히 적합하다.
이제 제1도를 참조하면, 본 발명의 이용될 수 있는 컴퓨터 시스템의 구성요소들이 도시된다. 이 기본적인 시스템에서 중앙처리장치(CPU; 20)는 버스(100)를 통하여 다수의 데이터 처리 및 주변장치와 통신한다. 본 명세서내에서 본 발명의 버스(100)와 연결된 데이터 처리 및 주변장치는 이후에 총괄해서 ";창구";로 언급된다. 본 도면에서 이러한 창구는 DRAM(24)에 연결된 메모리 제어기(22), 입/출력 버스(28)에 추가로 연결된 입/출력 장치(26), 및 GFX모듈(30)을 포함한다. 코프로세서, 디스크 인터페이스 또는 네트윅 인터페이스를 포함하는 추가적인 창구는 필요시 데이터 처리시스템에 추가될 수 있다.
제1도를 참조하면, 버스(100)는 컴퓨터 시스템의 다수의 창구로 데이터 및 제어신호를 반송하는 다수의 개별적인 선을 포함한다. 중앙 아비터(150)는 버스(100)에 연결된 창구로부터 버스(100)의 제어에 대한 요구를 조정한다. 데이터 전송은 버스(100)를 통해 발생된다. 이후에 기술되었듯이, 본 발명의 버스(100)는 고속의 소스 동기화 데이터 전송 및 저속의 글로벌 동기화 전송의 중재요구 및 캐시 일관성 정보 모두를 유리하게 이용한다. 더욱이 본 발명의 버스(100)는 재동기화에 관련된 준안정성의 문제를 효과적으로 제거한다. 버스를 통한 소스 동기화 데이터 전송 및 글로벌 동기화 데이터 전송사이의 기본적인 차이가 이제 기술될 것이다.
제2도를 참조하면 본 도면은 데이터를 송신하는 창구(송신 창구(40)로 도시된)와 데이터를 수신하는 창구(수신 창구(50)로 도시된) 사이의 글로벌 동기화 데이터 전송에 사용된 회로를 간략화된 형태로 도시한다. 제2도에 도시되는 바와같이 송신 창구(40)는 구동기(44)에 연결된 플립-플롭(42)을 포함하고, 수신 창구(50)는 플립-플롭(52)에 연결된 수신기(54)를 포함한다. 중앙 글로벌 클럭(60)은 송신 창구(40) 및 수신 창구(50) 모두가 글로벌 클럭 신호를 제공한다. 이 클럭신호의 스큐(Skew)를 막기 위하여 글로벌 클럭(60)을 송신 창구(40) 및 수신 창구(50)에 연결시키는데 사용된 와이어는, 이상적으로는 동일한 길이 및 전기특성을 가진다.
제2도에서 데이터는 송신 창구(40)로부터 데이터선(46)을 통하여 수신 창구(50)로 전송된다(설명을 위하여 단일 데이터선이 도시되지만, 실제에 적용되어서는 다수의 데이터선이 일 바이트(들)의 정보를 반송하기 위하여 병렬로 사용될 수 있다). 특히, 전송될 데이터는 처음에 중앙 글로벌 클럭(60)의 제어하에 플립-플롭(42)의 바깥으로 클럭된다. 그후 데이터는 데이터선(46)으로 데이터를 구동시키는 구동기(44)로 전송된다. 그후 데이터는 플립-플롭(52)으로 데이터를 전해주는 수신기(54)에 의해 수신되는 수신 창구(50)로 송신 창구(40)로부터 전송된다. 데이터는 중앙 글로벌 클럭(60)의 제어하에 플립-플롭(52)내로 클럭된다.
글로벌 동기화 데이터 전송이 필연적으로 심각한 지연을 수반한다는 것을 이해할 것이다. 처음의 문제로서, 일 클럭주기에서 데이터선(46)상에서 송신 창구(40)로부터 수신 창구(50)로 단하나의 비트만이 전송될 수 있다는 것을 주의해야 한다. 그러므로 비트가 데이터선(46)을 통하여 전송되는 속도는 클럭의 주파수와 동일하다. 불행히도 클럭의 주파수는 일장소로부터 다른 장소로 전기신호를 전송할때 본래 내재하는 다수의 지연에 의해 억업된다. 데이터를 신뢰성있게 송신 창구(40)로부터 수신 창구(50)로 전송하기 위하여, 클럭의 주기(1/주파수)는 신호가 송신 플립-플롭(42)으로부터 구동기(44), 데이터선(46) 및 수신기(54)를 통하여 전송되어 수신 플립-플롭(52)에 도달하여 등록되기 전까지 걸린 시간보다는 커야 된다.
더욱이 시스템의 실제적인 구현시, 송신 창구(40) 및 수신 창구(50)로 중앙 글로벌 클럭(60)을 분산하는데 사용되는 실제적인 와이어는 아주 정확히 동일한 길이 및 동일한 전기적 특성(임피던스)을 가진다. 그 결과로서, 수신 창구(50)에 의해 수신된 클럭신호는 송신 창구(40)에 제공된 클럭신호에 관하여 스큐되어 스큐지연이 실현된다. 상이한 와이어 길이에 대한 스큐(지리적 스큐라고 함)는 버스가 다수의 데이터선을 포함했을 때 특별히 표시된다. 제2 유형의 스큐(기술적 스큐라고 함)는 전기 장치의 특성상의 차이 때문에 야기된다. 이러한 스큐기간은 데이터를 신뢰성있게 전송하기 위한 최소한의 클럭주기를 결정하기 위하여 신호전달지연에 추가되어야 한다. 그러므로 글로벌 동기화 시스템에서, 클럭속도는 신호전달지연 및 스큐 둘다에 의해 제한되어 데이터 전송의 속도가 역시 제한되게 한다.
이제 표1을 참조하면, 이 표는 특정시간 및 제2도에 도시된 글로벌 동기화 데이터 전송에서 실현된 지연에 대한 바람직한 값을 제공한다. 바람직한 값은 바람직한 최대값에 대응한다.
[표 1]
(1) tck-Qtck-Q-max= 0.5ns (내부 플립-플롭)
(2) tdrtdr-max= 2.5ns (버스구동기)
(3) tproptprop-max= 4ns (12in/3in/ns)
(4) trctrc-max= 2.5ns (버스 수신기)
(5) tsetuptsetup= 0.5ns (내부 플립-플롭 셋업)
(6) tskewtskew= 1.5ns (지리적 및 기술적 스큐)
표1에 있는 기간들은 다음과 같이 제2도의 요소와 관련지어질 수 있다. 표1과 제2도 모두를 참조하면, 첫번째 기간(tck-Q)은 플립-플롭(42)에서 클럭이 낮은 곳에서 높은 곳으로의 이행되는 시간으로부터, 플립-플롭(42)에서 출력데이터가 새로운 값을 취하는 시간까지 경과된 지연에 대응한다. 두번째 기간(tdr)는 구동기(44)를 통한 전달지연에 대응한다. 세번째 기간(tprop)는 특히 중요한 기간으로서, 데이터선(46)의 길이를 통해 데이터를 전송함으로써 야기된 전달지연에 대응한다. 표1의 이 기간에 대한 값은 데이터선이 12인치 길이이고, 전달지연은 대략 1ns/3인치로 가정한다. 그런 가정은, 다수의 창구가 12인치 길이의 버스에 연결되어 송신 창구(40)는 버스의 한쪽끝에 위치하고 수신 창구(50)는 버스이 다른끝에 위치하는 상황에 대응한다. 네번째 기간(trc)은 수신기(54)를 통하여 전달되는데 걸린 시간의 양에 대응되고 다섯째 기간(tsetup)은 데이터를 정확히 등록하기 위해 플립-플롭(52)에서 필요한 셋업시간의 양을 표현한다. 여섯째 기간(tskew)은 송신 창구(40)와 수신 창구(50)의 클럭킹사이의 스큐에 대응한다.
글로벌 동기화 데이터 전송시스템에서 최대주기시간(데이터 비트 사이의 시간간격; tcycle)은 다음 공식을 만족해야 한다는 것을 제2도 및 표1로부터 알수 있을 것이다; tcycle〉tck-Q-max+ tdr-max+ tprop-max+ trc-max+ tsetup+ tskew. 그러므로, 이 기간들에 대하여 표1에 제공된 상기 값들을 사용하면 tcycle〉11.5ns이다. 그러므로, 표1에 제공된 바람직한 파라미터를 가진 글로벌 동기화 시스템에서는 클럭은 1/11.5ns 또는 87MHz보다 빠를수는 없다. 그러므로, 와이어당 데이터속도는 87 메가비트/초를 초과할 수는 없다. 소스 동기화 데이터 전송이 이후에 기술된다.
제3도를 참조하면, 이 도면은 송신 창구(70) 및 수신 창구(80) 사이의 소스 동기화 데이터 전송에 이용되는 회로를 간단한 형태로 도시한다. 제3도에 도시된 바와같이, 송신 창구(70)는 플립-플롭(72), 구동기(74) 및 구동기(75)를 포함하고, 수신 창구(80)는 선입선출(FIFO) 데이터버퍼(82), 수신기(84) 및 수신기(85)를 포함한다. 소스 클럭신호는 구동기(75)뿐만 아니라 플립-플롭(72)에 연결된다. FIFO 데이터 버퍼(82)는 수신 창구(80)가 FIFO 데이터버퍼(82)에서 나오는 데이터를 판독할때까지 수신 창구(80)에 대한 전송된 데이터를 기억한다. 그러므로 데이터가 FIFO 데이터 버퍼(82)내로 들어갈때의 순간 속도는 데이터가 수신 창구(80)에 의해 판독될때의 순간 속도와 무관할 수 있다.
제3도를 참조하면, 이 소스 동기화 데이터 전송시스템에서 데이터(DAT) 및 소스클럭신호는 송신 창구(70)로부터 수신 창구(80)로 전송된다. 처음에 전송될 데이터(DAT)는 소스클럭신호의 제어하에 플립-플롭(72)에서 나와 클럭된다. 데이터(DAT) 및 소스클럭신호는 그후 각각 구동기(74)와 구동기(75)에 연결된다. 그후 구동기(74)와 구동기(75)는 데이터(DAT)와 소스클럭신호를 데이터선(76) 및 소스클럭선(77)에 각각 연결시킨다(또한 설명을 위하여, 단하나의 데이터선만이 도시되고 논의된다). 데이터선(76)과 소스클럭선(77)은 데이터(DAT)와 소스클럭신호를 각각 수신기(84)와 수신기(85)에 연결시킨다. 수신 창구(80)내에서 그후 데이터(DAT)는 소스 클럭신호의 제어하에 FIFO 데이터 버퍼(82)내로 클럭된다.
그러므로, 이 소스 동기화 데이터 전송에서 데이터 및 소스클럭신호는 본질적으로 송신 창구(70)로부터 수신 창구(80)로 병렬로 진행한다는 것을 이해할 수 있다. 이상적으로는 그런 전송내에서 구동기, 수신기, 및 클럭 및 데이터 경로를 위한 와이어가 정합되어 전달차이를 취소화한다. 예를들어 구동기(74)와 구동기(75)가 정합된 구동기는 중요하다. 데이터선(76)과 소스클럭선(77)는 동일한 길이, 동일한 전기적 특성을 가진 정합된 와이어이어야만 한다. 수신기(84와 85)도 또한 정합되어야 한다.
표2를 참조하면 이 표는 특정기간 및 제3도에 도시된 바와같은 소스 동기화 데이터 전송시 초래된 지연에 대한 바람직한 값을 제공한다. 바람직한 값은 바람직한 최대값에 대응한다.
[표 2]
(1) tck-Qtck-Q max= 0.5ns (내부 플립-플롭)
(2) ΔtdrΔtdr= 0.2ns (구동기와 전달지연간의 차이)
(3) ΔtpropΔtprop= 0.2ns (전달지연사이의 차이: ±2.5%)
(4) ΔtrcΔtrc= 0.2ns (버스 수신기의 전달지연사이의 차이)
(5) tsetuptsetup= 0.5ns (내부 플립-플롭 셋업)
표2 및 제3도 모두를 참조하면, 첫번째 기간(tck-Q)은 클럭이 낮은 곳에서 높은 곳으로의 이행을 플립-플롭(72)에서 행하는 시간으로부터, 출력데이터가 플립-플롭(72)에서 새로운 값을 취할때까지 경과된 지연에 대응한다. 두번째 기간(Δtdr)는 구동기(74)와 구동기(75)사이의 전달지연의 차이에 대응한다. 세번째 기간(Δtprop)는 데이터선(76)과 소스클럭선(77)사이의 전달지연의 차이에 대응한다. 네번째 기간(Δtrc)은 수신기(84)의 전달지연과 수신기(85)의 전달지연사이의 차이에 대응하고, 다섯째 기간(tsetup)은 데이터를 정확히 등록시키기 위하여 FIFO 데이터 버퍼(82)에 필요한 셋업시간의 양을 표현한다.
소스 동기화 데이터 전송시스템의 주기시간(tcycle; 데이터 비트사이의 시간간격)은 다음 공식을 만족시켜야 한다는 것을 제3도 및 표2로부터 알 수 있을 것이다; tcycle〉tck Q-max+ Δtdr+ Δtprop+ Δtrc+ tsetup. 그러므로, 이러한 기간을 위한 표2에 제공된 바람직한 값을 사용하면 tcycle〉1.6ns이다. 그러므로 파라미터가 표2에 표시된 소스 동기화 시스템에서 클럭은 1/1.6ns 또는 625MHz 보다 빠를 수는 없다. 이것은 와이어당 데이터 속도가 또한 625 메가비트/초 또는 이전에 기술된 글로벌 동기화 시스템의 데이터 속도의 7배 이상이라는 것을 의미한다. 제3도의 플립-플롭(72), 구동기(74 및 75) 및 수신기(84 및 85)에 의해 생성된 출력신호는 이 데이터 속도에서 동작가능하도록 충분히 짧은 상승 및 하강속도를 가져야만 한다. 저속의 글로벌 동기화 중재 및 일관성 정보의 전송과 함께 고속의 소스 동기화 데이터 전송을 사용하는 본 발명이 이제 기술된다.
제4도를 참조하면, 본 발명의 제1실시예의 개관을 블럭도 형태로 도시한다. 도시된 바와같이 제1창구(110), 제2창구(180) 및 중앙 아비터(150)는 버스(100)에 연결된다. 설명을 위하여 단지 2창구만이 도시된다. 상기에 기술된 바와같이 본 발명은 이 특정 문맥에 제한되지 않는다. 특히 다수의 추가적인 창구가 버스(100)에 연결되어 버스(100)의 전기적 부하에 의해서만 제한할 수 있다. 본 발명의 버스(100)는 글로벌 클럭(GCK) 선(101), 글로벌 클럭 인에이블(GCKE) 선(102), 글로벌 데이터주기(GDC) 선(103), 데이터(DAT) 선(104)(설명을 위하여 단지 하나의 데이터선만이 도시된다), 및 데이터 블럭(DCK) 선(105)을 포함하는 다수의 선으로 구성된다. 추가로 버스(100)는 창구(180)를 위한 요구(REQS)선(107)과 버스승인(GNTS)선(109) 뿐만아니라 창구(110)을 위한 요구(REQS)선(106) 및 버스승인(GNTS)선(108)을 포함한다. 버스(100)에 연결된 각 창구는 자체의 버스요구선 및 버스승인선을 가진다.
제4도에 도시된 본 발명의 실시예에서 중앙 아비터(150)(버스의 제어를 위한 중재요구에 추가하여)는 또한 글로벌 클럭신호(GCK)를 글로벌 클럭선(101)에 연결한다. 글로벌 클럭신호(GCK) 자체는 중앙 아비터(150) 내에서 생성될 수 있거나 또한 제4도에 도시된 바와같이 외부측 소스로부터 마스터 클럭신호의 형태로 중앙아비터(150)로 제공될 수 있다. 본 실시예에서 글로벌 클럭신호(GCK)는 유리하게 고주파(예를들어, 250MHz)로 동작한다. 그후 이 고주파 글로벌 클럭신호(GCK)는 버스(100)에 연결된 다양한 창구에 글로벌 클럭신호를 제공하는 글로벌 클럭신호(101)에 연결된다.
제4도를 참조하면, 창구는 자체의 요구선을 통하여 버스요구를 주장함으로써 버스의 제어를 요구한다. 기술된 바와같이 어떤 때는 버스를 제어하는 각 창구는 중앙 아비터(150)에 연결된 유일한 요구선을 가진다. 중앙 아비터(150)는 그 요구들을 중재하고, 특정한 창구에 연결된 버스승인선을 통하여 버스승인신호를 주장함으로써 버스의 그 특정창구 제어를 승인한다. 그러므로, 예를들어 창구(110)는 버스요구선(106)을 통하여 버스요구신호(REQS)를 주장함으로써 버스(100)를 통한 제어를 요구한다. 중앙아비터(150)는 버스승인선(108)을 통하여 버스승인신호(GNTS)를 주장함으로써 창구(110)에 버스(100)의 제어를 승인할 수 있다.
버스의 제어가 승인된 창구는 데이터선(104)을 통하여 데이터(DAT)를 전송한다(간단하고 명료하게 하기 위하여, 역시 단일 데이터선이 도시되고 논의된다). 이후에 설명되듯이, 데이터 클럭선(105)은 소스 동기화 데이터 전송을 위해 데이터 클럭신호(DCK)를 제공한다. 또한 기술되었듯이 글로벌 클럭 인에이블(GCKE)선(102)은 중재 및 일관성 정보의 시기를 제어하면서 본 발명의 제어선으로서 효율적으로 동작하고, 글로벌 데이터 주기선(103)은 버스(100)에 연결된 창구에 데이터 정보(GDC)를 제공하여 재동기화 및 준안정성이 제거된다.
이제 고속의 소스 동기화 데이터 전송을 위한 본 발명의 장치 및 방법은 제4도를 참조하면서 기술된다. 하기의 논의에서 창구(110)는 ";송신 창구";로 창구(180)는 ";수신 창구";로 언급된다. 일반적으로 다수의 수신 창구가 존재할 수 있다. 통상적으로 송신 창구(110)는 고속의 소스 동기화 데이터 전송을 달성하기 위하여 수신 창구(180)로 고주파 글로벌 클럭신호를 송신시킨다. 더 자세히는 송신 창구(110)는 데이터선(104)에 데이터(DAT)를 연결시키고, 또한 데이터 클럭선(105)에 글로벌 클럭신호(GCK)를 연결시킴으로써 고속의 소스 동기화 데이터 전송이 이루어진다. 글로벌 클럭신호(GCK) 자체는 중앙 아비터(150)에 의해 송신 창구(110)로 제공된다는 것을 상기하자.
그러므로 본 발명에서 고속의 소스 동기화 데이터 전송은 전체적으로 분산된 클럭신호의 ";전송";을 통하여 달성된다. 그런 기술을 가지고 전체시스템은 데이터와 함께 전송될 클럭의 주파수 및 특성을 이해하여 설계될 수 있다. 필수적으로 단 하나의 전체적으로 공지된 클럭속도가 존재하고, 그것은 중앙아비터(150)에 의해 버스(100)에 연결된 창구들로 공급된다.
제5도를 참조하면, 이 도면은 제4도의 송신 창구(110)로부터 발생된 신호와 수신 창구(180)에 의해 수신된 신호사이의 타이밍관계를 도시한다. 제5도의 수직선은 시스템의 절대시간을 나타낸다(클럭신호 이외의 모든 신호는 액티브 로우로 간주된다).
본 발명의 소스 동기화 데이터 전송은 제4도 및 제5도를 참조하면서 이해될 수 있다. 송신 창구(110)는 데이터신호(DAT) 및 데이터클럭신호(DCK)를 데이터선(104) 및 데이터 클럭선(105)에 각각 연결한다. 상기에 기술된 바와같이, 데이터 클럭선(105)에 연결된 데이터클럭신호(DCK)는 아비터(150)가 송신 창구(110)에 제공하는 글로벌 클럭신호(GCK)로부터 얻어진다. 초기전달지연(tpr) 후에 데이터 클럭신호(DCK) 및 데이터신호(DAT)는 수신 창구(180)에 의해 수신되고 소스 동기화 데이터 전송이 이루어진다.
제6도에 있어서, 본 발명의 글로벌 클럭신호(GCK)를 ";전송";시키는데 사용된 회로의 실시예가 예시되며, 고속의 고속버스 동기화 데이터 전송을 위해 전체적으로 분산된 클럭이 사용된다. 이 도면에서는 창구(110), 글로벌 클럭선(101), 데이터선(101), 데이터 클럭선(105) 및 버스 창구선(108)이 도시된다.
창구(110)가 버스(100)를 거쳐 데이터를 전송하고, 그 버스를 사용하는 권리가 승인된다고 가정하면, 중앙 아비터(150)(이 도면에서는 도시안됨)는 버스승인선(108)이 로우(low)로 되도록 조정한다. 이 버스승인선(GNTS)은 수신기(12)에 연결되며, 따라서 글로벌 클럭선(101)에 의해 제공된 글로벌 클럭신호(GCK)의 제어에 따라 동작하는 플립-플롭(116)에 그 선이 연결된다. 플립-플롭(116)은 버스 승인선(GNTS)을 논리게이트(118)에 연결하며, 글로벌 클럭신호(GCK)도 역시 연결된다. 글로벌 클럭신호(GCK)는 창구(110)가 버스의 제어를 승인할때 데이터 클럭선(105)에 ";전송";된다. 그후 창구(110)는 데이터선(104)을 통하는 데이터(DAT)와 데이터 클럭선(105)을 통하는 동기화 데이터 클럭신호(DCK)를 모두 구동한다. 따라서, 글로벌 분산된 클럭신호는 소스 동기화 데이터 전송을 도모하기 위해 ";전송";된다.
제7A도의 블럭도와 제7B도의 타이밍도는, 본발명에서 중재 요구와 일관성 정보의 글로벌 동기화를 예시한다. 제7A도에 예시된 바와같이 중앙아비터(150)는 구동기(154, 158), 수신기(152, 156), N분배 계수기(160) 및 플립-플롭(162)을 구비한다. 창구(110)는 구동기(128), 수신기(122, 124), 뿐만아니라 플립-플롭(126)도 포함한다. 글로벌 클럭(GCK) 선(101), 글로벌 클럭 인에이블(GCKE) 선(102) 및 요구(REQS) 선(106)도 역시 도시된다.
제7A도에 예시된 바와같이 마스터 클럭신호는 중앙아비터(150)에 제공된다(전술된바, 이 마스터클럭신호는 예를들어 250MHz에서 고주파수로 동작하는 것이 유리하다. 수신기(152)는 마스터 클럭신호를 구동기(154), N분배 계수기(160) 및 플립-플롭(162)에 연결된다. 구동기(154)는 마스터 클럭신호를 글로벌 클럭선(101)에 연결함으로써, ";마스터 클럭신호";를 전술된 ";글로벌 클럭신호";로서 효과적으로 분산된다. N 분배계수기(160)는 글로벌 클럭 인에이블 신호를 갖는 본 발명이 되도록 마스터 클럭신호는 미리 결정된 번호 ";N";으로 구분된다. 본질적으로 모든 ";N"; 마스터 클럭주기가 있으면, N 분배계수기(160)는 1주기용 글로벌 클럭 인에이블 신호를 출력한다. 따라서, 마스터 클럭신호 주파수가 250MHz이고 N는 4이면, N 분배계수기(160)는 62.5MHz의 글로벌 클럭 인에이블 신호를 출력한다. 이후에 서술되는 바와같이 이 글로벌 클럭 인에이블 신호는 중재 및 일관성 정보를 글로벌하게 동기화하도록 버스구조에서 사용된다.
제7A도에 있어서, N 분배 계수기(160)의 글로벌 클럭 인에이블 신호출력은 구동기(158)에 연결되며 이어서 글로벌 인에이블 클럭신호(GCKE)를 글로벌 클럭 인에이블선(102)에 연결한다. 그에따라 글로벌 클럭 인에이블 신호(GCKE)는 글로벌 클럭 인에이블선(102)을 거쳐 버스(100)에 연결된 창구에 제공된다. 특히, 이 도면에서 예시된 바와같이 글로벌 클럭 인에이블신호(GCKE)는 창구(110)에 제공되며, 여기서 수신기(124)는 글로벌 클럭 인에이블 신호(GCKE)를 플립-플롭(126)용 인에이블 입력에 연결한다. 따라서 이 도면으로부터 플립-플롭(126)은 글로벌 클럭선(101)을 거쳐 제공된 고속 글로벌 클럭신호를 가지고 클럭되는 반면, 플립-플롭(126)은 단지 글로벌 클럭 인에이블 신호(GCKE)의 비율로 인에이블된다.
버스요구의 처리는 제7A도 및 제7B도를 참조하여 기술될 것이다. 동작에서, 창구(110) 같은 창구가 버스의 제어를 원할 때, 전형적으로는 버스 제어용 다수의 요구를 처리하는 중앙 아비터(150)로부터 그 버스의 제어를 요구하여야 한다. 예를들면 버스의 제어를 원하는 창구(110)를 가정한다. 창구(110)는 그의 요구를 플립-플롭(126)에 최초로 연결한다. 예시된바, 플립-플롭(126)은 그의 클럭출력에 고주파 글로벌 분산된 클럭신호(GCK)를 수신한다. 그러나, 플립-플롭(126)은 전술된 바와같이 플립-플롭(126)의 인에이블 입력이 연결된 글로벌 클럭 인에이블 신호(GCKE)의 제어에 따라 단지 변화된다. 따라서 버스 접근을 위한 요구는 글로벌 클럭 인에이블 신호(GCKE)의 타이밍 및 제어에 따라 형성된다.
요구신호가 요구선(106)에 연결된 후, 이 요구는 중앙 아비터(150)에 연결된다. 예시된바, 수신기(156)는 플립-플롭(162)에 요구를 연결한다. 플립-플롭(162)은 고속클럭신호를 가지고 클럭되는데, 이 경우에는 마스터 클럭신호이지만, N 분배계수기(160)에 의해 발생된 저속클럭신호에 의해 인에이블된다. 따라서 중재 요구는 저속 클럭 인에이블 신호의 제어에 따라 중앙 아비터(150)에 의해 처리된다. 중재 요구의 처리에 대한 타이밍도는 제7B도에 예시된다.
다음의 설명으로부터 즉 글로벌 클럭 인에이블 신호(GCKE)를 글로벌 클럭 인에이블선(102)을 통해 분산함으로써 중앙아비터(150)는 중재 요구를 적절히 요구할 경우 버스에 연결된 각각의 창구를 효과적으로 지시한다는 것을 알 수 있다. 글로벌 클럭 인에이블신호(GCKE)는 ";대형메시지";, 즉 1소스 이상에서 수입하는 메시지들간의 조정의 형태를 종국적으로 요구하는 시스템의 메시지, 라고 할 수 있는 것의 전송을 효과적으로 제어한다. 중재 요구는 ";대화형 메시지";의 일례가 된다. 예를들어, 버스가 요구적 창구에 배정되고, 다수의 경쟁적 창구가 있게 되면, 이들 요구는 1 이상의 소스로부터 생성되고 중앙 아비터(150)에 의해 조정되어야 한다. 본 발명에서 상기 ";대화형 메시지";는 데이터가 전송된 비율이 비교된때 비교적 저속의 비율에서 글로벌 동기화 방식으로 전송되는 ";대화형 메시지";에 비하여 ";비대화형 메시지";는 1 이상의 소스로부터 수입하는 메시지들간의 조정을 요구하지 않는다. 데이터 전송은 ";비대화형 메시지";의 전송으로 간주될 수 있다. 데이터 혹은 ";비대칭형 메시지";는 1소스로부터 송신 창구를 1이상의 수신 창구에 간단히 송신한다. 1 이상의 포함된 것으로부터 메시지의 조정은 없다. 본 발명은 재동기화를 불필요하게 하며 준안정상태의 가능성이 이하에 설명된다.
고속의 소스 동기화 데이터 전송을 이용하는 종래의 시스템에서, 재동기화는 수신창구에서 전형적으로 요구되었다. 일반적으로 수신 창구는 데이터 버퍼에서 데이터가 수신되고, 따라서 데이터가 데이터 버퍼로부터 읽기될 수신 창구에서 이용될 수 있을때를 지시하는 데이터 버퍼로부터 소정의 신호 혹은 플래그에 응답한다. 상기 시스템에서 데이터는 결국 데이터 버퍼로부터 읽기되지만, 준안정성을 발생하는 위험이 있다. 따라서 이들 시스템은 종종 상기 준안정성의 가능성을 감소하도록 일련의 플립-플롭을 이용한다. 이후에 설명되는 바와같이 본 발명은 전송된 데이터가 데이터 버퍼로부터 이용될 수 있음을 지시하는 신호를 중앙 아비터로부터 수신 창구로 송신함으로써 준안정성을 제거한다.
제8도는 준안정성을 제거하는 본 발명의 장치 및 방법을 예시한다. 창구(110), 중앙 아비터(150) 및 창구(180)는 버스(100)에 연결된 것으로 도시된다. 글로벌 클럭선(101), 데이터선(104), 데이터 클럭선(105), 글로벌 클럭 인에이블선(102) 및 데이터 주위선(103)이 예시된다. 이 도면에서 도시되고 전술된 바와 같이 중앙 아비터(150)는 구동기(154, 158) 수신기(152) 뿐만 아니라 클럭 인에이블선을 거쳐 글로벌 클럭 인에이블 신호(GCKE)를 제공하는 N 분배 계수기(160)를 포함한다. 더욱이 중앙 아비터(150)는 구동기(170)에 연결된 데이터 주기의 다중 비트 플립-플롭(170)을 포함한다. 수신 창구(180)는 출력이 지점(195)에서 수신창구에 의해 판독되는 FIFO(190)에 연결된 수신기(192, 194)를 포함한다. 더욱이 수신창구는 다중비트 플립-플롭(185)에 연결된 수신기(182, 184, 186)을 구비한다. 다중 비트 플립-플롭(185)은 이어서 FIFO 엔트리 유한 상태 기계(Finite State Machine)(188)에 연결된다.
제8도를 참조하여 송신 창구(110)는 수신 창구(180)로 데이터를 송신하는 것으로 가정한다. 송신 창구(110)로부터의 요구에 응답하는 이동가능한 버스를 가정하면, 중앙 아비터(150)는 버스를 거쳐 데이터를 송신하는 권리를 송신 창구(110)에게 승인한다(요구선(106) 및 버스승인선(108)은 이 도면에서 도시안됨). 제6도와 관련하여 전술한 바와같이 글로벌 클럭선(101)으로부터의 고속 글로벌 클럭신호(GCK)는 송신 창구(110)를 통하여 데이터 클럭선(105)으로 전송한다. 이러한 동기에 있어서, 데이터(DAT)는 데이터 선(104)에 연결되고, 수신 창구(180)의 FIFO(190)에 제공된다.
송신 창구(110)가 데이터 송신을 시작한 이후 소정수의 주기는 데이터가 FIFO(190)에 있어야 하도록 중앙아비터(150)가 실제로 통보받는 것을 알 수 있다. 기본적으로 중앙아비터(150)는 이를 인지하고 있는데 이는 데이터를 수신 창구(180)로 송신하기 위해 송신 창구(110)로 버스가 승인되기 때문이다. 따라서 중앙 아비터(150)는 글로벌 클럭 인에이블(GCKE) 속도로 FIFO(190)로부터 데이터를 취출할 수 있음을 지시하는 수신 창구(180)에 대한 정보를 유리하게 송신한다. 다수의 데이터 주기가 전송됨을 지시하는 이 정보는 다중비트 플립-플롭(176)으로부터 구동기(172)를 통해 글로벌 데이터 주기(GDC) 선(103)에 연결된다. 따라서 데이터 주기정보는 글로벌 데이터주기(GDC) 선(103)을 거쳐 수신 창구(180)에 제공된다. 특히, 데이터 주기정보는 다중비트 플립-플롭(185)에 연결된다. 다중비트 플립-플롭(185)은 고속 글로벌 클럭속도로 클럭되지만 저속 글로벌 클럭 인에이블로 사용 가능하게 된다. 따라서, 모든 ";N"; 글로벌 클럭주기마다 다중 비트 플립-플롭(185)이 인에이블되며, 그 ";N"; 주기 기간내의 데이터 주기는 다중비트 플립-플롭(185)에 적재된다. 이 주기수는 데이터 주기정보의 트랙을 유지하고 FIFO 데이터 버퍼(190)로부터의 데이터가 판독될 수 있을 때 수신 창구(180)에게 조언하기 위한 논리를 포함하는 FIFO 엔트리 유한상태기계에 연결된다.
저속의 글로벌 클럭 인에이블신호(GCKE)속도로 데이터 주기정보를 통신함으로써, 중앙 아비터(150)는 재동기화를 요구하지 않는 글로벌 동기화 방식의 전술된 처리를 달성한다. 중앙 아비터(150)는 필요시, 글로벌 클럭신호(GCK) 주기 예컨대 이 주기를 제공하기 전의 4 또는 5주기의 전술된 주기수를 대기하는 것이 유리하며, FIFO 데이터 버퍼(190)에 기억된 데이터가 읽기되기 전에 안정한 상태를 보장되게 한다.
제9도는 버스(100)의 중간에 중앙 아비터(150)에 대한 본 발명의 유리한 배치를 예시한다. 2개의 창구 즉 창구E 및 창구D는 버스(150)에 연결된 것으로 도시한다. 이 도면에서 간단하고 명료하게 하기 위해, 버스선(104, 105) 이 버스(150)의 상부에서 통합되고, 버스선(101, 102, 103, 106, 107, 109) 이 버스(100)의 하부에서 통합된다.
전술한 바와같이 본 발명은 패킷 교환식 데이터 전송, 캐시 일관성, 스누핑(snooping), 및 공유/자체 정보의 병렬처리를 특징으로 하는 시스템내에서 유리하게 사용된다.
본 발명의 버스가 패킷 교환 스위치와 연관되어 사용된다고 하면, 데이터 패킷간의 부동작 시간은 제9도를 참고하여 계산될 수 있다. txy가 두점 x와 Y사이의 버스상의 일방향 전달지연이라 하자. td가 최소시간 즉, 2 최소시간을 중앙아비터(A)(150)가 승인창구(E)의 패킷을 정지시키는 경우와 중앙 아비터(A)(150)가 승인 창구(D)의 패킷을 시작하는 경우 사이에 경과되어야 하는 시간이라고 하자. 중첩패킷을 회피하기 위해서는 td≥tED+ tAE- tAD이어야 한다. 이 식은 다음과 같이 설명된다. 초기에 추정되면 중앙아비터(A)(150)는 제로시간에서 승인창구(E)의 패킷이 정지된다. 창구(D)에서, E의 패킷은 시간 tAE+ tED에서 정지된다. 창구(D)에서 창구(D)의 패킷은 시간 td+ tAD에서 시작할 수 있다. 중첩을 회피하기 위해, td+ tAD≥tAE+ tED으로 한다. 따라서, td≥tED+ tAE- tAD이다. 그러나, tED= tAE+ tAD; 따라서, 상기 식을 td〉2(tAE)로 다시 기입할 수 있다. 중앙 아비터(150)가 승인창구(D)를 정지시키고 승인창구(E)를 시작하게 하는 경우에 상기 사항을 적용하면, 중첩이 회피되어 이후에는 진정한 td≥2(tAE)로 되는 것이 틀림없다. 주어진 실행에 대한 가장 나쁜 부동작 시간은 창구(E)가 버스의 일단부에 위치되고 창구(D)가 그 타단부에 위치되며, 그 버스의 제어가 이들 2창구 사이에 전달되는 경우에 해당한다. 상기한 식으로부터, 중첩을 회피하는 최악의 부동작 시간은 : td≥Max [2(tAE), 2(tAD)]이고, td≥Max [2(tAE), 2(td- tAE)]로 재기입될 수 있으며, 여기서 td는 버스의 일방향 종단간 전달지연이다. 중앙 아비터(150)가 버스(100)의 중앙에 배치된 경우에는 전기식으로부터 이해될 수 있는 바, 중앙아비터(150)는 패킷 사이에서 tp이상의 부동작 시간을 잔류시킬 필요가 없다. 이것은 버스를 교환 제어하는 창구의 위치에 관계없이 진정하게 유지된다. 그러나, 중앙 아비터(150)는 이들 창구위치를 인지함으로서 특별한 상황에서 패킷 사이에 tp이하로 대기하도록 설계될 수 있다.
제10A도는 3개의 창구인 창구(A), 창구(B), 창구(C) 뿐만아니라, 중앙아비터(150)를 버스(100)에 연결한 것을 예시한다. 단지 간단한 예시적 목적을 위해, 글로벌 클럭(GCK) 선(101), 글로벌 클럭 인에이블(GCKE) 선(102), 글로벌 데이터 주기(GDC) 선(103)은 버스(100)의 상부에서 통합된다(창구A, B 및 C용의 개별적 버스 요구 및 버스 승인선은 도시되어 있지 않음). 데이터(DAT) 선(104) 및 데이터 클럭(DCK) 선(105)도 역시 간단한 예시적 목적을 위해서만이 통합된다.
제10B도, 제10C도, 제10D도 및 제10E도에 도시된 타이밍도는 제10A도에 도시된 3개의 창구에서 실현된 신호를 상이한 데이터 전송 장면에 따라 예시한다. 제10B도는 백투백(back-to-back) 2주기 패킷의 경우에 구현된 신호를 예시한다. 상위 신호는 중앙아비터에 의해 출력된 것으로서 글로벌 클럭신호(GCK)에 대응한다. 따라서 글로벌 클럭신호(GCK)는 창구(A), 창구(B) 및 창구(C)에 수신된 것으로 예시된다. 버스승인신호(GNT), 데이터 클럭신호(DCK) 및 데이터신호(DAT)도 역시 창구(A), 창구(B) 및 창구(C)에 대해 도시된다. 제10C도는 백투백 9주기 패킷을 위한 타이밍도를 예시한다. 제10D도는 2주기 패킷에 추종된 9주기 패킷을 위한 타이밍도를 예시한다. 제10E도는 공유/자체 지연시간의 타이밍도를 예시한다. 부가적 공유/자체신호는 각각의 창구에 대해 도시되고, 연결된 공유/자체 신호와 함께 제10E도의 하부에 도시된다. 전술되고 도면에서 기술된 바와같이 본 발명은 스누핑과 캐시 일관성을 이용하는 상기 프로토콜 내부에서 유리하게 사용된다.
본 발명의 데이터 대역폭은 시스템 매개변수가 부여될 경우 계산될 수 있다. 다음 매개변수를 가정한다: 8 패리티 보호 바이트의 버스폭, 25MHz의 글로벌 클럭신호, 62.5MHz의 글로벌 클럭 인에이블신호, 4로 분할될 수 있는 주기에 대해 시작하는 패킷, 64 바이트와 동일한 데이터 전송 블럭 약 1글로벌 클럭주기의 1방향 트립을 가진 12인치 길이의 버스, 2 또는 9주기 요구 패킷, 2 또는 9주기의 회답 패킷, 및 2 또는 3주기의 패킷간의 평균 부동작시간이다. 이들 조건하에서 본 발명의 버스가 2GB/s의 피크 대역폭을 갖는다. 70% 읽기 블럭, 20% 쓰기 블럭 및 10%의 잡동사니 패킷이라고 한다면, 본 발명의 버스는 1GB/s의 데이터 대역폭을 갖는다.
따라서, 본 발명의 버스는 광범한 시스템을 용이하게 지원할 수 있다. 예를들면, 본 발명은 제1도의 예시된 기본 시스템을 가지고, 외부캐시가 없이 그리고 외부 기록처리 정책을 갖는 데이터 캐시를 용이하게 사용할 수 있다. 더욱이, 본 발명은 상단부 서버를 용이하게 지원할 수 있다. 본 발명은 또한 역기록(write-back) 정책을 갖는 외부캐시를 이용하는 중간범위 시스템에 대해 특히 적합하다. 더욱이, 본 발명은 상단부 서버를 용이하게 지원할 수 있다. 명백히, 본 발명에 의해 제공된 성능레벨은 시스템의 하단부 기지국으로부터 상단부 서버 및 그 이상에 이르는 전 범위에 걸쳐 있는 응용프로그램을 위해 적합하다.
제11도는 본 발명의 선택적 실시예를 블럭도의 형태로 예시한다. 전술한 실시예에서와 같이 이 실시예는 고속 소스 동기화 데이터 전송 및 중재 및 일관성 정보의 저속 글로벌 동기화 전송을 이용한다. 대체 실시예에 있어서, 중앙 아비터(250)는 버스(200)의 제어에 대한 요구를 중재한다. 버스(200)는 데이터(DAT)(203) [간단하고 명백히 하기 위해 1 데이터선만이 도시됨], 데이터 클럭선(DCK)(204), 헤더선(HDR)(205), 버스요구(REQS)선(201), 버스요구(REQR)선(206), 버스승인(GNTS)선(202), 및 버스승인(GNTR) 선(207)을 포함한다. 또 버스(200)에 연결된 창구(210) 및 창구(280)이 도시된다. 전술한 실시예에 관하여 알 수 있는 바와같이, 본 발명은 단지 예시적 목적만을 위하여 선택된 2개의 창구 상황같은 것에 국한되지 않는다.
제11도와 관련하여, 선택적 실시예는 마스터 클럭신호를 버스에 연결된 각각의 창구뿐만 아니라 중앙 아비터(250)에 직접 분산하는 것으로 전술한 실시예와 대비하여 이해할 수 있다(동일 길이의 추적선은 2창구 사이에서 그리고 중앙아비터(250)와 창구사이에서의 클럭 스큐를 최소화하는 마스터 클럭선에 대해 바람직하게 사용된다). 중앙 아비터(250) 자체는 글로벌 클럭을 분산시키지 않는다. 전술된 실시예와의 추가적 대비에 있어서, 이 실시예는 예컨대 62.5MHz의 비교적 저주파수의 마스터 클럭 신호를 동작시킨다. ";대화형 정보";의 형태로 전술한 바와같은 버스요구신호 및 버스승인신호는 이러한 저주파수 마스터 클럭 신호와 함께 동기하는 중앙아비터(250)에 의해 조정된다.
고속 소스 동기화 데이터 전송을 위해, 각각의 창구가 고속클럭신호(FCK)를 내부적으로 발생하는 1/N째 주파수는 각 창구에 연결된 상기한 저 주파수 마스터 클럭신호에 대해 종래의 위상로크 루프 기술을 이용하여 위상로크된다. 이 고속 클럭신호(FCK)는 마스터 클럭신호보다 ";N";배 고속으로 되며, 여기서 ";N";는 고속 소스 동기화 데이터 전송을 편리하게 선택하는데 유리하다. 예를들면, 마스터 클럭신호가 62.5MHz, W=4에서 동작된다고 하면, 고속클럭신호(FCK)는 마스터 클럭에 위상고정된 4로 분할된 250MHz 및 (FCK)에서 동작한다.
고속클럭신호(FCK)로부터 고속 데이터 클럭신호(DCK)는 고속 소스 동기화 데이터 전송을 달성하기 위해 승인되어 사용된다. (DCK) 신호는 (FCK)와 주파수 및 위상이 일치한다. 예를들면, 동작에 있어서 창구(210)가 버스(200)의 제어를 승인할 때 그 데이터는 데이터선(203)에 연결되고, 그 고속 데이터 클럭신호(DCK)는 데이터 클럭선(204)에 연결된다. 따라서 이 선택적 실시예는 저주파수 클럭을 분산한다. 따라서 창구 자신들은 고속클럭신호를 위상로크 루프회로를 가지고 발생한다. 소스 동기화 데이터 전송은 이러한 고속클럭신호를 이용하여 달성되게 된다.
제12도는 이 실시예에서 고속 소스 동기화 데이터 전송을 달성하기 위해 사용된 송신 창구의 회로를 간단한 형태로 예시한다. 이 회로는 구동기(218, 220, 222), 플립-플롭(216), 데이터 클럭(DCK) 발생기(214) 및 고속클럭(FCK) 발생기(212)를 포함한다. 또 데이터선(DAT)(203), 데이터 클럭선(DCK)(204) 및 헤더선(HDR)(205)도 도시된다.
동작시, 고속클럭 발생기(212)는 고속클럭신호(FCK)를 발생하는데, 그 1/N번째 주파수는 각각의 창구에 연결된 저주파수 마스터 클럭신호에 대하여, 종래의 위상-고정-루프 기술을 사용하여 위상-고정된다. 고속클럭신호(FCK)는 데이터 클럭 발생기(214)에 연결된다. 데이터 클럭발생기(214)는 데이터 패킷이 송신된 크기에 대응하는 데이터 클럭신호를 발생한다. 예컨대 데이터 클럭 신호발생기는 2개의 펄스데이터 클럭신호를 2주기 패킷에 제공하는 9펄스 데이터 클럭신호를 9주기 패킷에 제공한다. 제13도는 2주기 패킷용 데이터 클럭신호와 9주기 패킷용 데이터 클럭신호를 예시한다. 제12도와 관련하여, 데이터(DAT)는 데이터 클럭발생기(214)로부터 발생된 데이터 클럭신호(DCK)와 함께 동기하는 플립-플롭(216)으로부터 구동된다. 따라서, 데이터(DAT)는 데이터 클럭신호(DCK)를 데이터 클럭선(204)에 연결함으로써 동기하는 데이터선(203)에 연결된다. 이러한 방법으로 고속 소스 동기화 데이터 전송이 달성된다.
제14도는 선택적 실시예에 사용된 데이터 전송신호용 타이밍도를 예시한다. 이 도면의 상부절반은 송신 창구에서 교부된 데이터 전송신호를 예시하며 그 하부 절반은 수신 창구에서 수신된 데이터 전송신호를 묘사한다. 제14도의 상부로부터의 시작될 경우, 저주파수 마스터 클럭신호가 예시된다. 마스터 클럭신호 이하에서 송신 창구에 의해 발생된 위상 로크된 고속클럭(FCK) 신호가 도시된다. 데이터 클럭(DCK) 신호는 9주기 패킷용 9펄스신호에 대응하여 묘사된 신호를 가지고 다음에 예시된다. 이하에 데이터 클럭신호, 데이터 패킷 및 제어신호가 도시된다. 전달지연(Tprop) 후, 헤더, 데이터 및 데이터 클럭신호는 수신 창구에 의해 수신된다. 데이터 신호 및 데이터 클럭신호의 전달속도에서의 차이에 대한 최대 안전도 여유를 제공하기 위해 송신 창구는 데이터 클럭신호의 하강에지상에 데이터를 유리하게 구동하고, 수신 창구는 데이터 클럭신호의 상승에지상에 데이터를 샘플한다.
이 선택된 실시예에서 패킷 중첩을 회피하기 위해 2패킷간에 최소한의 ";부동작시간";이 되어야 한다. 다음의 정의된 기간: td는 부동작시간; TP는 버스상의 신호에 대한 최소한의 일방향 전달시간, Tskew는 마스터 클럭에서의 최대한의 클라이언트 대 클라이언트 스큐; 그리고 ΔTdr은 2클라이언트간의 최대한의 미분구동기 지연이라고 가정한다. 그러면 이 부동작시간은 다음식: Td〉Tp+ Tskew+ Tdr을 만족하게 된다. 제15도는 소스 동기화 데이터 전송을 수신하기 위해 이용된 수신 창구(280)의 회로를 간단한 형태로 예시한다. 이 회로는: 인에이블 발생기(282), 데이터 레지스터(284), 데이터 FIFO(290), 헤더레지스터(286) 및 헤더 유효 플립-플롭(288)을 포함한다. 또 제15도는 데이터선(DAT)(203), 데이터 클럭선(DCK)(204), 및 헤더선(HDR)(205)를 도시한다. 데이터 전송동작에 있어서, 인에이블 발생기(282)는 데이터 패킷이 전송된 크기에 따라 좌우되는 인에이블 펄스를 발생하기 위해 사용된다. 제16A도 및 제16B도는 2주기 패킷 및 9주기 패킷을 위한 인에이블 발생기 파형(DEN)을 예시한다. 2주기 패킷용 DEN 파형은 1주기 길이이고, 9주기 패킷용 DEN 파형은 8주기 길이임을 주의할 수 있다. 인에이블 발생기(282)에 의해 발생된 DEN 파형은 데이터 레지스터(284)에 연결된다. 데이터 레지스터(284)는 그의 입력에 제공된 DEN 파형과 그의 클럭입력에 데이터 클럭선(204)을 거쳐 제공된 데이터 클럭신호의 제어에 따라 데이터선(DAT)(203)으로부터 데이터를 수행한다. 데이터 레지스터(284) 내의 데이터는 데이터 FIFO(290)에 연결되어 그 FIFO(290)으로부터 데이터는 헤더유효신호가 주장된다면 수신 창구(290)에 의해 판독된다.
본 발명의 선택적 실시예는 데이터 패킷의 시작에서 헤더신호를 송신함으로서 준안정성을 제거하기 위해 제공되며, 데이터 패킷이 시작되었음을 수신 창구에 통지한다. 제11도, 제12도 및 제15도를 참조하면, 헤더신호가 송신 창구(210)로부터 수신 창구(280)로 헤더선(205)를 거쳐 송신됨을 알 수 있다. 헤더신호는 저속의 글로벌 마스터 클럭신호상에 송신되고 동일한 마스터 클럭신호상의 수신 창구에 의해 수신된다. 따라서, 그의 전송 및 수신은 준안정성이 발생함이 없이 승인될 수 있다.
특별히 제15도와 관련하여 데이터신호 데이터클럭신호 및 헤더신호는 헤더레지스터(286)에 연결된다. 저속의 글로벌 분포된 마스터 클럭 신호에 대한 송신창구로부터 전송된 헤더신호는 헤더의 인에이블 입력과 헤더유효 플립-플롭(288)의 세트입력에 연결된다. 따라서 헤더신호는 수입 패킷의 제1(헤더) 주기에 사용된 헤더 레지스터에 대한 인에이블로서 작용한다. 헤더신호는 또 헤더 유효신호(플립-플롭(288)의 출력)가 패킷이 도달되었음을 가리키는 1로 되게 한다. 헤더유효신호는 글로벌 마스터 클럭 MCK에 의해 클럭되고, 그의 D입력은 영구적으로 제로로 설정됨을 주목한다. 따라서 MCK의 각 포지티브 에지가 클럭된후 헤더 유효신호는 제로로 된다. 그것은 HDR 신호에 의해 비동기적으로 1에 설정되지만, 이 신호는 MCK의 포지티브 진행 에지 근방에 전송되지 않도록 보증한다(송신 및 수신 창구에도 MCK 및 HDR 사이의 위상관계에 대하여는 제14도를 참조).
본 발명은 제1도 내지 제6도와 관련하며 소정의 디지탈 설계상에서 강조되어 특별히 기술되어 있지만, 그 도면은 단지 예시적인 것이며 본 발명을 제한하는 것으로 간주되지 않음을 이해하여야 한다. 또한, 본 발명의 방법 및 장치는 광범한 데이터 처리시스템에서 효용있게 된다. 예시적 목적을 위한 소정의 데이터 처리환경에 대한 선택과, 본 발명이 유리하게 사용되는 범위내에서 각각의 모든 데이터 처리시스템에 대한 특정기준의 부존재는 발명의 광범한 이용가능성에 대한 어떤 제한도 취해지지 않는다. 더욱이 이 분야에 속하는 기술자에 의해 발명의 정신 및 범위로부터 일탈하지 않고 여러가지 수정 및 변경이 형성될 수 있음을 예상할 수 있다.

Claims (20)

  1. 버스에 연결된 다수의 정보처리창구를 포함한 정보처리시스템에서, 적어도 하나의 송신 창구로부터 상기 버스를 거쳐 적어도 하나의 수신 창구로 데이터를 정송하는 방법에 있어서,
    상기 버스를 거쳐 상기 적어도 하나의 송신 창구에 제1 클럭신호를 연결하는 단계와;
    상기 적어도 하나의 송신 창구로부터 상기 적어도 하나의 수신 창구로 상기 버스를 거쳐 소스 동기화 데이터 전송을 달성하기 위해 상기 제1 클럭신호를 이용하는 단계를 포함하는 것을 특징으로 하는 데이터 전송방법.
  2. 제1항에 있어서, 상기 정보처리 시스템은 중앙 아비터를 추가로 포함하며, 상기 중앙아비터는 상기 버스에 연결되고, 상기 클럭신호는 상기 중앙 아비터로부터 적어도 하나의 송신 창구에 연결된 것을 특징으로 하는 데이터 전송방법.
  3. 제1항에 있어서, 상기 적어도 하나의 송신 창구에 제2 클럭신호를 연결하며, 상기 제2 클럭신호는 상기 적어도 하나의 송신 창구에서 상기 중앙 아비터까지 버스요구의 타이밍과 상기 중앙 아비터에서 상기 적어도 하나의 송신 창구까지 버스창구의 타이밍을 제어하는 단계를 추가로 포함한 것을 특징으로 하는 데이터 전송방법.
  4. 제3항에 있어서, 상기 적어도 하나의 수신 창구에 전송된 데이터의 이용가능성을 지시하는 데이터 이용가능 신호를 상기 중앙 아비터에서 상기 적어도 하나의 수신 창구까지 연결하는 단계를 더 포함하고, 상기 데이터 이용가능신호가 상기 제2 클럭신호의 타이밍에 따라 상기 중앙 아비터에서 상기 적어도 하나의 수신 창구까지 연결된 것을 특징으로 하는 데이터 전송방법.
  5. 제1항에 있어서, 소스 동기화 데이터 전송을 달성하기 위해 상기 제1 클럭신호를 이용하는 상기 단계는,
    상기 제1 클럭신호에 위상고정된 클럭신호를 발생하기 위해 상기 제1 클럭신호를 이용하는 단계와;
    상기 소스 동기화 데이터 전송을 달성하기 위해 상기 위상 고정된 클럭신호를 이용하는 단계를 포함한 것을 특징으로 하는 데이터 전송방법.
  6. 제5항에 있어서, 상기 제1 클럭신호는 상기 버스의 제어용 상기 제1 창구에 의한 요구의 타이밍을 제어하는 것을 특징으로 하는 데이터 전송방법.
  7. 제5항에 있어서, 상기 제1 클럭신호의 타이밍 제어에 따라 상기 적어도 하나의 송신 창구에서 상기 적어도 하나의 수신 창구까지 데이터 이용가능 신호를 연결하는 단계를 더 포함하고, 상기 신호는 상기 적어도 하나의 수신 창구에 전송된 데이터의 이용가능성을 지시하는 것을 특징으로 하는 데이터 전송방법.
  8. 버스 시스템에 있어서,
    버스와;
    상기 버스에 연결되어 상기 버스의 제어용 다수의 요구중에서 임의 선택하는 중앙 아비터와;
    상기 버스에 연결된 제1 데이터 처리창구와;
    상기 버스에 연결된 제2 데이터 처리창구를 포함하며;
    다수의 신호선으로 구성된 상기 버스는,
    상기 제1 데이터 처리창구에 연결된 제1 클럭신호를 운반하는 제1 클럭선과;
    상기 제1 데이터 처리창구와 상기 제2 데이터 처리창구에 연결되며, 상기 제1 데이터 처리창구에서 상기 제2 데이터 처리창구까지 소스 동기화 데이터 전송으로 데이터 클럭신호를 연결하는 데이터 클럭선과;
    상기 제1 데이터 처리창구와 상기 제2 데이터 처리창구에 연결되며, 소스 동기화 데이터 전송에서 데이터를 전송하는 데이터선을 포함하며;
    상기 제1 데이터 처리창구가 상기 제1 클럭신호를 상기 데이터 클럭신호에 연결하는 수단을 포함한 것을 특징으로 하는 버스 시스템.
  9. 제8항에 있어서, 상기 제1 클럭선이 상기 중앙 아비터에 추가로 연결되고, 상기 중앙 아비터가 상기 제1 클럭신호를 상기 제1 클럭선에 제공하는 수단을 포함한 것을 특징으로 하는 버스 시스템.
  10. 제9항에 있어서, 상기 다수의 선은;
    제2 클럭 신호를 운반하며, 상기 제2 클럭선이 상기 제1 데이터 처리창구와 상기 중앙 아비터에 연결된 제2 클럭선을 더 포함하며,
    상기 중앙 아비터가 상기 제2 클럭 신호를 상기 제2 클럭선에 제공하는 수단을 포함하는 것을 특징으로 하는 버스 시스템.
  11. 다수의 정보처리창구(창구)를 포함한 정보처리 시스템에 있어서, 상기 창구들 중에 있는 메시지를 전송하는 시스템은,
    상기 다수의 창구중 적어도 하나의 창구에서 상기 다수의 창구중 다른 하나의 창구까지 글로벌 동기화 방식으로 적어도 하나의 대화형 메시지의 송신을 제공하는 제1 상호연결수단과;
    상기 다수의 창구중 적어도 하나의 창구에서 상기 다수의 창구중 다른 하나의 창구까지 소스 동기화 방식으로 적어도 하나의 비대화형 메시지의 송신을 제공하는 제2 상호연결수단을 포함하며,
    상기 다수의 데이터 처리창구 각각은 상기 제2 상호 연결수단을 통하는 창구에 의해 수신될 비대화형 메시지가 준안정성으로 인한 오류의 위험이 없이 처리될 때를 결정하는 결정수단을 포함하며, 상기 결정은 상기 제1 상호연결 수단을 통하는 창구에 의해 수신된 적어도 하나의 대화형 메시지에 기초하는 것을 특징으로 하는 메시지 전송시스템.
  12. 제11항에 있어서, 상기 다수의 창구중 어느 하나가 소정의 주어진 시간에서 송신될 수 있는지를 결정하는 중재 수단을 더 포함한 것을 특징으로 하는 메시지 전송시스템.
  13. 제12항에 있어서, 상기 중재 수단은 상기 다수의 창구중 어느 하나가 소정의 주어진 시간에서 비대화형 메시지를 송신할 수 있는지를 결정하기 위해 적어도 하나의 대화형 메시지에 좌우되는 것을 특징으로 하는 메시지 전송시스템.
  14. 제13항에 있어서, 상기 중재 수단은 중앙 아비터를 포함한 것을 특징으로 하는 메시지 전송 시스템.
  15. 제14항에 있어서, 상기 중앙 아비터는 상기 다수의 창구 각각에 글로벌 클럭신호를 연결하는 것을 특징으로 하는 메시지 전송 시스템.
  16. 제15항에 있어서, 상기 중앙 아비터로부터 상기 다수의 창구중 적어도 하나로 적어도 하나의 승인신호의 송신을 제공하는 제3 상호연결수단을 더 포함하며, 상기 승인신호는 상기 적어도 하나의 창구가 상기 제2 상호연결 수단을 통해 적어도 하나의 비대화형 메시지를 송신할 수 있음을 지시하며, 상기 승인신호는 상기 글로벌 클럭신호에 대하여 소스 동기화된 것을 특징으로 하는 메시지 전송 시스템.
  17. 제15항에 있어서, 상기 제2 상호연결수단은 버스인 것을 특징으로 하는 메시지 전송시스템.
  18. 제17항에 있어서, 상기 중앙 아비터는 상기 버스의 중앙에서 상기 버스에 연결된 것을 특징으로 하는 메시지 전송시스템.
  19. 제11항에 있어서, 상기 상호 연결수단은,
    상기 다수의 창구 각각에 글로벌 클럭신호를 연결하는 글로벌 클럭수단과;
    상기 다수의 창구 각각에 글로벌 클럭 인에이블 신호를 연결하는 글로벌 클럭 인에이블 수단을 포함하며;
    상기 글로벌 클럭 인에이블 신호는 상기 적어도 하나의 대화형 메시지의 송신을 동기화하는 상기 글로벌 클럭신호와 연관되어 사용되며;
    상기 제2 상호 연결수단은,
    상기 글로벌 클럭신호로부터 구동되는 데이터 클럭신호를 상기 다수의 창구중 적어도 하나로부터 출력하는 데이터 클럭수단을 포함하며, 상기 데이터 클럭신호는 적어도 하나의 비대화형 메시지의 송신을 동기화하기 위해 사용되는 것을 특징으로 하는 메시지 전송시스템.
  20. 제11항에 있어서, 상기 제1 상호 연결수단은,
    상기 다수의 창구 각각에 글로벌 클럭신호를 연결하는 글로벌 클럭수단을 포함하며;
    상기 글로벌 클럭신호는 상기 적어도 하나의 대화형 메시지의 송신을 동기화하기 위해 사용되고;
    상기 제2 상호 연결수단은,
    위상고정된 다수의 상기 글로벌 클럭 신호로서 상기 글로벌 신호로부터 구동되는 데이터 클럭신호를 상기 다수의 창구중 적어도 하나로부터 출력하는 데이터 출력수단을 포함하며,
    상기 데이터 클럭신호가 상기 적어도 하나의 비대화형 메시지의 송신을 동기화하기 위해 사용되는 것을 특징으로 하는 메시지 전송 시스템.
KR1019930011608A 1992-06-26 1993-06-24 소스 동기화 준안정성 프리버스 KR100289443B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/905,098 US5392422A (en) 1992-06-26 1992-06-26 Source synchronized metastable free bus
US92-905098 1992-06-26

Publications (1)

Publication Number Publication Date
KR100289443B1 true KR100289443B1 (ko) 2001-05-02

Family

ID=25420289

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930011608A KR100289443B1 (ko) 1992-06-26 1993-06-24 소스 동기화 준안정성 프리버스

Country Status (5)

Country Link
US (1) US5392422A (ko)
EP (1) EP0579389B1 (ko)
JP (1) JP3552250B2 (ko)
KR (1) KR100289443B1 (ko)
DE (1) DE69325859T2 (ko)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5634041A (en) * 1992-08-12 1997-05-27 Massachusetts Institute Of Technology Rationally clocked communication interface
US5537655A (en) * 1992-09-28 1996-07-16 The Boeing Company Synchronized fault tolerant reset
US5619686A (en) * 1993-11-18 1997-04-08 National Semiconductor Corporation Source synchronized data transmission circuit
WO1995020193A1 (en) * 1994-01-25 1995-07-27 Apple Computer, Inc. Improved bus protocol using separate clocks for arbitration and data transfer
ATE231254T1 (de) * 1994-04-28 2003-02-15 Advanced Micro Devices Inc System zur steuerung eines peripheriebustaktsignals
DE69429614T2 (de) * 1994-05-10 2002-09-12 Intel Corp Verfahren und Anordnung zur synchronen Datenübertragung zwischen Digitalgeräten, deren Betriebsfrequenzen ein P/Q Integer-Frequenzverhältnis aufweisen
US5832047A (en) * 1994-06-17 1998-11-03 International Business Machines Corporation Self timed interface
US5678065A (en) * 1994-09-19 1997-10-14 Advanced Micro Devices, Inc. Computer system employing an enable line for selectively adjusting a peripheral bus clock frequency
US5694614A (en) * 1995-02-15 1997-12-02 Ast Research, Inc. Minimum latency bus interface circuit with reduced I/O pin count through multi-mode operation
US6104876A (en) * 1995-06-07 2000-08-15 Cirrus Logic, Inc. PCI bus master retry fixup
US6009527A (en) * 1995-11-13 1999-12-28 Intel Corporation Computer system security
US5802132A (en) * 1995-12-29 1998-09-01 Intel Corporation Apparatus for generating bus clock signals with a 1/N characteristic in a 2/N mode clocking scheme
US5834956A (en) 1995-12-29 1998-11-10 Intel Corporation Core clock correction in a 2/N mode clocking scheme
JPH09313504A (ja) * 1996-05-27 1997-12-09 Daiichi Tanzou Kk 人工歯根およびその製造方法
US5850528A (en) * 1996-08-23 1998-12-15 Emc Corporation Bus timing protocol for a data storage system
US6141765A (en) * 1997-05-19 2000-10-31 Gigabus, Inc. Low power, high speed communications bus
US5918073A (en) * 1997-06-27 1999-06-29 Advanced Micro Devices, Inc. System and method for equalizing data buffer storage and fetch rates of peripheral devices
US6058399A (en) * 1997-08-28 2000-05-02 Colordesk, Ltd. File upload synchronization
US6112258A (en) * 1998-03-19 2000-08-29 3Com Corporation Multi-cycle I/O ASIC communication system having an arbiter circuit capable of updating address table associated with each I/O ASIC on bus
US6141691A (en) * 1998-04-03 2000-10-31 Avid Technology, Inc. Apparatus and method for controlling transfer of data between and processing of data by interconnected data processing elements
US6327253B1 (en) 1998-04-03 2001-12-04 Avid Technology, Inc. Method and apparatus for controlling switching of connections among data processing devices
US6311245B1 (en) * 1998-06-05 2001-10-30 Micron Technology, Inc. Method for time multiplexing a low-speed and a high-speed bus over shared signal lines of a physical bus
US6425041B1 (en) 1998-06-05 2002-07-23 Micron Technology, Inc. Time-multiplexed multi-speed bus
GB2339369B (en) * 1998-07-09 2003-06-18 Advanced Risc Mach Ltd Apparatus and method for controlling timing of transfer requests within a data processing apparatus
US6535520B1 (en) * 1998-08-14 2003-03-18 Cisco Technology, Inc. System and method of operation for managing data communication between physical layer devices and ATM layer devices
US6138185A (en) * 1998-10-29 2000-10-24 Mcdata Corporation High performance crossbar switch
US6233636B1 (en) 1998-12-03 2001-05-15 International Business Machines Corporation Method and system for allowing PCI bus transactions to be performed at higher operating frequencies
US6549593B1 (en) 1999-07-19 2003-04-15 Thomson Licensing S.A. Interface apparatus for interfacing data to a plurality of different clock domains
DE10126802C2 (de) * 2001-06-01 2003-05-08 Texas Instruments Deutschland Verfahren zur Übertragung von Daten über einen Bus und Bussystem zur Durchführung des Verfahrens
US6961861B2 (en) * 2002-02-27 2005-11-01 Sun Microsystems, Inc. Globally clocked interfaces having reduced data path length
US20040081108A1 (en) * 2002-10-02 2004-04-29 Andiamo Systems Arbitration system
US7366935B1 (en) * 2003-04-01 2008-04-29 Extreme Networks, Inc. High speed bus with alignment, re-timing and buffer underflow/overflow detection enhancements
US7272672B1 (en) 2003-04-01 2007-09-18 Extreme Networks, Inc. High speed bus with flow control and extended burst enhancements between sender and receiver wherein counter is maintained at sender for free buffer space available
US6950892B2 (en) * 2003-04-10 2005-09-27 International Business Machines Corporation Method and system for managing distributed arbitration for multicycle data transfer requests
KR100475125B1 (ko) * 2003-06-21 2005-03-14 삼성전자주식회사 데이터 버스 폭 변경이 자유로운 이동형 저장 장치 및이에 대한 데이터 버스 폭 설정 방법
US8402186B2 (en) * 2009-06-30 2013-03-19 Intel Corporation Bi-directional handshake for advanced reliabilty availability and serviceability
US10049052B2 (en) * 2014-10-27 2018-08-14 Nxp Usa, Inc. Device having a cache memory
US10210088B2 (en) 2015-12-28 2019-02-19 Nxp Usa, Inc. Computing system with a cache invalidation unit, a cache invalidation unit and a method of operating a cache invalidation unit in a computing system

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56140459A (en) * 1980-04-04 1981-11-02 Hitachi Ltd Data processing system
CA1248239A (en) * 1984-10-30 1989-01-03 Kenneth R. Jaskowiak Equal access bus arbiter
JPH01302459A (ja) * 1988-05-31 1989-12-06 Toshiba Corp 高速同期式データ転送方式
US4943984A (en) * 1988-06-24 1990-07-24 International Business Machines Corporation Data processing system parallel data bus having a single oscillator clocking apparatus
US5109490A (en) * 1989-01-13 1992-04-28 International Business Machines Corporation Data transfer using bus address lines
US5280591A (en) * 1991-07-22 1994-01-18 International Business Machines, Corporation Centralized backplane bus arbiter for multiprocessor systems

Also Published As

Publication number Publication date
DE69325859T2 (de) 2000-03-30
JPH0736827A (ja) 1995-02-07
EP0579389B1 (en) 1999-08-04
DE69325859D1 (de) 1999-09-09
EP0579389A1 (en) 1994-01-19
US5392422A (en) 1995-02-21
JP3552250B2 (ja) 2004-08-11

Similar Documents

Publication Publication Date Title
KR100289443B1 (ko) 소스 동기화 준안정성 프리버스
US6055285A (en) Synchronization circuit for transferring pointer between two asynchronous circuits
US5634043A (en) Microprocessor point-to-point communication
US5623644A (en) Point-to-point phase-tolerant communication
JP3873089B2 (ja) 互いに非同期の２つのバス間でデータ転送を同期する際の累積時間遅延を低減するもの
JP2821552B2 (ja) ２経路データ転送装置
US6173348B1 (en) Using a control line to insert a control message during a data transfer on a bus
JPH02176846A (ja) 非同期装置間で通信を行なうための効率的なプロトコル
US5539739A (en) Asynchronous interface between parallel processor nodes
JP5230887B2 (ja) クロックフォワードシステムｉ／ｏのための効率的なクロック開始および停止装置
EP1010085B1 (en) System and method of flow control for a high speed bus
US6112307A (en) Method and apparatus for translating signals between clock domains of different frequencies
US20180145849A1 (en) Distributed Control Synchronized Ring Network Architecture
US6948017B2 (en) Method and apparatus having dynamically scalable clock domains for selectively interconnecting subsystems on a synchronous bus
US5479647A (en) Clock generation and distribution system for a memory controller with a CPU interface for synchronizing the CPU interface with a microprocessor external to the memory controller
US6199132B1 (en) Communication link with isochronous and asynchronous priority modes
US6640277B1 (en) Input staging logic for latching source synchronous data
US6564335B1 (en) Cross chip transfer mechanism for a memory repeater chip in a Dram memory system
US5590130A (en) Bus protocol using separate clocks for arbitration and data transfer
US6067629A (en) Apparatus and method for pseudo-synchronous communication between clocks of different frequencies
JP3475857B2 (ja) ソースシンクロナス転送方式
US6956788B1 (en) Asynchronous data structure for storing data generated by a DSP system
US6021505A (en) Method and apparatus for updating a timer from multiple timing domains
US6453373B1 (en) Method and apparatus for differential strobing
JP2645462B2 (ja) データ処理システム

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee