JPH1140626A - バーンイン試験方法およびその装置 - Google Patents
バーンイン試験方法およびその装置Info
- Publication number
- JPH1140626A JPH1140626A JP9196850A JP19685097A JPH1140626A JP H1140626 A JPH1140626 A JP H1140626A JP 9196850 A JP9196850 A JP 9196850A JP 19685097 A JP19685097 A JP 19685097A JP H1140626 A JPH1140626 A JP H1140626A
- Authority
- JP
- Japan
- Prior art keywords
- test
- burn
- probe
- bias
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】 被試験端子および試験用プローブの機械的な
損傷を抑制可能なバーンイン試験方法及びバーンイン試
験装置を提供すること。 【解決手段】 半導体ウエハ中に形成された半導体素子
のパッド電極と、バーンイン試験用プローブとの間で、
非接触状態でコロナ放電を生じさせ、バーンイン試験を
行う。
損傷を抑制可能なバーンイン試験方法及びバーンイン試
験装置を提供すること。 【解決手段】 半導体ウエハ中に形成された半導体素子
のパッド電極と、バーンイン試験用プローブとの間で、
非接触状態でコロナ放電を生じさせ、バーンイン試験を
行う。
Description
【０００１】
【発明が属する技術分野】本発明は、半導体装置等の被
検査試料に対するバーンイン試験方法およびその装置に
関する。
検査試料に対するバーンイン試験方法およびその装置に
関する。
【０００２】
【従来の技術】近年、ＬＳＩデバイスの高集積化に伴
い、ＬＳＩ内部の構造は微細化されてきており、このた
め、配線の多層化や、配線層間の絶縁膜の薄膜化が進ん
でいる。例えば、ＡＳＩＣ等の特定用途向けデバイスで
は多機能化が求められ、メモリについても、大容量のも
のが要求されてきている。具体的には、０．３５μｍル
ールでは、６４ＭＤＲＡＭが求められている。
い、ＬＳＩ内部の構造は微細化されてきており、このた
め、配線の多層化や、配線層間の絶縁膜の薄膜化が進ん
でいる。例えば、ＡＳＩＣ等の特定用途向けデバイスで
は多機能化が求められ、メモリについても、大容量のも
のが要求されてきている。具体的には、０．３５μｍル
ールでは、６４ＭＤＲＡＭが求められている。
【０００３】このような半導体装置においては、プロセ
スにおいて品質を向上させるような方法が採用されてい
るが、初期故障を無くすことによる製品の信頼性を保証
するため、例えばゲート酸化膜の信頼性の保証のため、
バーンイン試験と呼ばれる信頼性加速試験が行われてい
る。このバーンイン試験とは、所定の高温や高電圧下等
によるストレスを与えることにより、潜在的な不良個所
の顕在化を加速させ、その後の作動試験等により不良製
品を排除するという手法である。
スにおいて品質を向上させるような方法が採用されてい
るが、初期故障を無くすことによる製品の信頼性を保証
するため、例えばゲート酸化膜の信頼性の保証のため、
バーンイン試験と呼ばれる信頼性加速試験が行われてい
る。このバーンイン試験とは、所定の高温や高電圧下等
によるストレスを与えることにより、潜在的な不良個所
の顕在化を加速させ、その後の作動試験等により不良製
品を排除するという手法である。
【０００４】このバーンイン試験は、バーンインボード
と呼ばれる基板上に取り付けられたソケットに、パッケ
ージングされた半導体装置を装着し、端子に対して所定
の電圧を供給することにより行われる。
と呼ばれる基板上に取り付けられたソケットに、パッケ
ージングされた半導体装置を装着し、端子に対して所定
の電圧を供給することにより行われる。
【０００５】
【発明が解決しようとする課題】しかしながら、上述の
ようにバーイン用プローブは、端子やパッド電極と電気
的導通を図るため、常に物理的な接触を行うので機械的
な消耗が激しく、またパッド電極を損傷させてしまう場
合がある、という問題がある。また、プローブへの印加
電圧が高いとプローブの消耗がより激しくなる。プロー
ブの消耗が激しいと、頻繁なクリーニングや交換が必要
となるため、ランニングコストの増大や装置稼働率の低
下という問題も引き起こしている。
ようにバーイン用プローブは、端子やパッド電極と電気
的導通を図るため、常に物理的な接触を行うので機械的
な消耗が激しく、またパッド電極を損傷させてしまう場
合がある、という問題がある。また、プローブへの印加
電圧が高いとプローブの消耗がより激しくなる。プロー
ブの消耗が激しいと、頻繁なクリーニングや交換が必要
となるため、ランニングコストの増大や装置稼働率の低
下という問題も引き起こしている。
【０００６】さらに、近年においては、デバイスの高集
積化、高速化、高機能化に伴い、チップの多ピン化が避
けられなくなってきており、半導体ウエハの各回路形成
領域に設けられたパッド電極に対して、プローブを電気
的に加圧接触させるといった、ウエハ段階でのバーンイ
ンテストも盛んに行われている。しかしながら、これ
は、プローブ消耗の基本的解決法にはなっていない。
積化、高速化、高機能化に伴い、チップの多ピン化が避
けられなくなってきており、半導体ウエハの各回路形成
領域に設けられたパッド電極に対して、プローブを電気
的に加圧接触させるといった、ウエハ段階でのバーンイ
ンテストも盛んに行われている。しかしながら、これ
は、プローブ消耗の基本的解決法にはなっていない。
【０００７】本発明は、上記のような問題点に鑑みて成
されたものであり、被検査電極および試験用プローブの
損傷を抑制できるバーンイン試験方法およびバーンイン
試験装置を提供することを目的としている。
されたものであり、被検査電極および試験用プローブの
損傷を抑制できるバーンイン試験方法およびバーンイン
試験装置を提供することを目的としている。
【０００８】
【課題を解決するための手段】上記課題を解決するため
に、本発明は、以下の手段を講じた。すなわち、本発明
は、電極を有する被検査試料の前記電極上にバーンイン
試験用プローブを配置させ、前記電極と前記プローブと
の間にバイアスを印加することによりバーンイン試験を
行うことを特徴とするバーンイン試験方法を提供する。
に、本発明は、以下の手段を講じた。すなわち、本発明
は、電極を有する被検査試料の前記電極上にバーンイン
試験用プローブを配置させ、前記電極と前記プローブと
の間にバイアスを印加することによりバーンイン試験を
行うことを特徴とするバーンイン試験方法を提供する。
【０００９】また、本発明は、電極を有する被検査試料
を載置する載置台と、前記電極と所定の間隔で対向する
位置に移動可能であるバーンイン試験用プローブと、前
記電極と前記プローブとの間にバイアスを印加するバイ
アス印加手段と、を具備することを特徴とするバーンイ
ン試験装置を提供する。
を載置する載置台と、前記電極と所定の間隔で対向する
位置に移動可能であるバーンイン試験用プローブと、前
記電極と前記プローブとの間にバイアスを印加するバイ
アス印加手段と、を具備することを特徴とするバーンイ
ン試験装置を提供する。
【００１０】これらの構成によれば、被検査試料の電極
と、試験用プローブとが非接触の状態でバーンイン試験
を行うことができるので、電極および試験用プローブの
損傷を防止することができ、信頼性高く、安定してバー
ンイン試験を行うことができる。
と、試験用プローブとが非接触の状態でバーンイン試験
を行うことができるので、電極および試験用プローブの
損傷を防止することができ、信頼性高く、安定してバー
ンイン試験を行うことができる。
【００１１】本発明の方法においては、バイアスは、コ
ロナ放電により行うことが好ましく、本発明の装置にお
いては、バイアス印加手段は、コロナ放電発生手段であ
ることが好ましい。コロナ放電は、ＳＰＶ解析等で実績
があり、測定の安定化が容易となる。また、コロナ放電
によれば、一定の電荷量を出すので、プローブおよび電
極の一方が接地されておらず、浮遊状態であっても良
い。なお、この場合でも、一方は接地されていることが
好ましい。
ロナ放電により行うことが好ましく、本発明の装置にお
いては、バイアス印加手段は、コロナ放電発生手段であ
ることが好ましい。コロナ放電は、ＳＰＶ解析等で実績
があり、測定の安定化が容易となる。また、コロナ放電
によれば、一定の電荷量を出すので、プローブおよび電
極の一方が接地されておらず、浮遊状態であっても良
い。なお、この場合でも、一方は接地されていることが
好ましい。
【００１２】
【発明の実施の形態】以下、本発明の実施形態を添付図
面を参照して詳細に説明する。ここでは、バーンイン試
験方法およびバーンイン試験装置を半導体ウエハへのバ
ーンイン試験に適用した場合について説明する。
面を参照して詳細に説明する。ここでは、バーンイン試
験方法およびバーンイン試験装置を半導体ウエハへのバ
ーンイン試験に適用した場合について説明する。
【００１３】図１は本実施の形態に係るバーンイン試験
装置を示す概略断面図である。まず図１に示すように、
バーンイン試験装置１０は、被検査試料である半導体ウ
エハＷを収容する高温恒温槽１を有しており、その中
に、半導体ウエハＷを保持し上下移動可能なステージ２
と、このウエハＷをステージ２上に真空吸着するための
真空吸引ライン３が設けられている。ステージ２は、図
示しない加熱手段を備えており、温度制御が可能になっ
ている。
装置を示す概略断面図である。まず図１に示すように、
バーンイン試験装置１０は、被検査試料である半導体ウ
エハＷを収容する高温恒温槽１を有しており、その中
に、半導体ウエハＷを保持し上下移動可能なステージ２
と、このウエハＷをステージ２上に真空吸着するための
真空吸引ライン３が設けられている。ステージ２は、図
示しない加熱手段を備えており、温度制御が可能になっ
ている。
【００１４】なお、半導体ウエハＷには、複数の半導体
素子が形成されており、個々の半導体素子には、むき出
しの状態で多数のパッド電極が形成されている。このパ
ッド電極の形状は、電荷が偏らない形状であれば良い。
素子が形成されており、個々の半導体素子には、むき出
しの状態で多数のパッド電極が形成されている。このパ
ッド電極の形状は、電荷が偏らない形状であれば良い。
【００１５】この高温恒温槽１は、半導体ウエハＷを所
定の温度に昇温・維持が可能な構成となっており、温度
ストレスを与えることが可能となっている。また、真空
吸引ライン３は、少なくとも複数箇所、例えば載置され
る半導体ウエハＷの中心部及び周辺部に対して設けられ
ているので、熱的ストレスを与えられた後においても半
導体ウエハＷの反りの発生を抑制することが可能な構成
となっている。
定の温度に昇温・維持が可能な構成となっており、温度
ストレスを与えることが可能となっている。また、真空
吸引ライン３は、少なくとも複数箇所、例えば載置され
る半導体ウエハＷの中心部及び周辺部に対して設けられ
ているので、熱的ストレスを与えられた後においても半
導体ウエハＷの反りの発生を抑制することが可能な構成
となっている。
【００１６】さらに、半導体ウエハＷの上方には、カン
チレバー４が、ウエハＷ表面から数μｍないし１０００
μｍ程度浮上したところに保持されている。これによ
り、後述するプローブ５の浮上量を所望の値に制御可能
な構成となっている。
チレバー４が、ウエハＷ表面から数μｍないし１０００
μｍ程度浮上したところに保持されている。これによ
り、後述するプローブ５の浮上量を所望の値に制御可能
な構成となっている。
【００１７】また、半導体ウエハＷの上方には、プロー
ブ５が半導体ウエハＷに対面するようにして配置されて
おり、半導体ウエハＷに対して上下および水平方向へ移
動可能に構成されている。この位置制御ついては、カン
チレバー４からの位置情報に基づいて、所望の位置へ移
動制御可能な制御手段６が設けられている。したがっ
て、プローブ５を半導体ウエハＷ上でスキャンすること
ができるようになっている。
ブ５が半導体ウエハＷに対面するようにして配置されて
おり、半導体ウエハＷに対して上下および水平方向へ移
動可能に構成されている。この位置制御ついては、カン
チレバー４からの位置情報に基づいて、所望の位置へ移
動制御可能な制御手段６が設けられている。したがっ
て、プローブ５を半導体ウエハＷ上でスキャンすること
ができるようになっている。
【００１８】さらに、図２に示すように、プローブ５に
は、半導体素子中の、パッシベーション膜７で覆われた
Ａｌパッド電極８に対して高電圧、例えばコロナ放電に
よる電圧が印加可能なように、バイアス印加手段９が設
けられている。このプローブ５には、上述のように高電
圧が印加されるため、ＷあるいはＷＴｉｘのようなＷ合
金で構成されるのが好ましい。プローブ５の大きさは、
パッド電極８と略等しい大きさであるのが好ましいが、
隣接するパッド電極と電気的に干渉しない大きさ、例え
ば隣接する複数のパッド電極とオーバーラップしないの
であればパッド電極より大きくても良い。
は、半導体素子中の、パッシベーション膜７で覆われた
Ａｌパッド電極８に対して高電圧、例えばコロナ放電に
よる電圧が印加可能なように、バイアス印加手段９が設
けられている。このプローブ５には、上述のように高電
圧が印加されるため、ＷあるいはＷＴｉｘのようなＷ合
金で構成されるのが好ましい。プローブ５の大きさは、
パッド電極８と略等しい大きさであるのが好ましいが、
隣接するパッド電極と電気的に干渉しない大きさ、例え
ば隣接する複数のパッド電極とオーバーラップしないの
であればパッド電極より大きくても良い。
【００１９】このような構成を有するバーンイン試験装
置においては、まずステージ２に所定の半導体素子が形
成された半導体ウエハＷを真空吸着させた状態で、所望
のバーンイン試験、例えば熱的ストレス試験または電気
的ストレス試験を施す。本発明においては、プローブ５
にバイアス印加手段９より所望のバイアスを印加するこ
とにより、コロナ放電を生じさせ、バーンイン試験を行
う。
置においては、まずステージ２に所定の半導体素子が形
成された半導体ウエハＷを真空吸着させた状態で、所望
のバーンイン試験、例えば熱的ストレス試験または電気
的ストレス試験を施す。本発明においては、プローブ５
にバイアス印加手段９より所望のバイアスを印加するこ
とにより、コロナ放電を生じさせ、バーンイン試験を行
う。
【００２０】この場合、まず、カンチレバー４からの位
置情報に基づいて、予め定められたパッド電極８上にプ
ローブ５を移動させる。そして、所望の高さ位置となる
よう制御した後、コロナ放電をパッド電極８に対して発
生させる。このように、非接触状態でバーンイン試験を
行うことが出来るので、被検査試料である半導体ウエハ
Ｗを機械的な損傷を抑制することができる。また、コロ
ナ放電を用いているため、電極上に酸化膜等の絶縁膜が
形成された状態でも試験を行うことができる。
置情報に基づいて、予め定められたパッド電極８上にプ
ローブ５を移動させる。そして、所望の高さ位置となる
よう制御した後、コロナ放電をパッド電極８に対して発
生させる。このように、非接触状態でバーンイン試験を
行うことが出来るので、被検査試料である半導体ウエハ
Ｗを機械的な損傷を抑制することができる。また、コロ
ナ放電を用いているため、電極上に酸化膜等の絶縁膜が
形成された状態でも試験を行うことができる。
【００２１】このように、本発明の方法は、プローブの
みを変えることにより、現在生産に使用しているウエハ
バーンイン装置を使用することができる。また、プロー
ブの機械的な消耗がないので、測定のランニングコスト
が低減し、しかも信頼性も向上する。また、本発明の方
法は、従来の針プローブを用いる方法に比べて、位置精
度が緩和される。したがって、多世代において両方法を
共用することもできる。
みを変えることにより、現在生産に使用しているウエハ
バーンイン装置を使用することができる。また、プロー
ブの機械的な消耗がないので、測定のランニングコスト
が低減し、しかも信頼性も向上する。また、本発明の方
法は、従来の針プローブを用いる方法に比べて、位置精
度が緩和される。したがって、多世代において両方法を
共用することもできる。
【００２２】また、図３（ａ）〜（ｃ）に示すように、
プローブ５に印加されるバイアス電圧は任意の極性の直
流バイアスまたは交流バイアスが選択可能な構成となっ
ている。このような構成のため、素子構造や各種電極材
質の違いに応じて最適なバイアスを印加することができ
る。また、バイアス印加は、電極に対して連続的に行っ
ても良く、スキャンすることにより断続的に行っても良
い。
プローブ５に印加されるバイアス電圧は任意の極性の直
流バイアスまたは交流バイアスが選択可能な構成となっ
ている。このような構成のため、素子構造や各種電極材
質の違いに応じて最適なバイアスを印加することができ
る。また、バイアス印加は、電極に対して連続的に行っ
ても良く、スキャンすることにより断続的に行っても良
い。
【００２３】さらに、プローブ５は、所望の放電ギャッ
プに制御可能に構成されている。印加されるバイアスの
種類や、試験対象の素子構造によって、最適な放電ギャ
ップを制御手段６により位置制御可能となっている。な
お、本実施形態においては最適放電位置の制御を行う際
にプローブ５を位置制御して説明したが、ステージ２を
位置制御して最適位置とする制御でも良い。
プに制御可能に構成されている。印加されるバイアスの
種類や、試験対象の素子構造によって、最適な放電ギャ
ップを制御手段６により位置制御可能となっている。な
お、本実施形態においては最適放電位置の制御を行う際
にプローブ５を位置制御して説明したが、ステージ２を
位置制御して最適位置とする制御でも良い。
【００２４】さらに、図４に示すように、ステージ２と
プローブ５とを相対的に回転させるようなスキャンをお
こなっても良い。このように行うことで、バイアス印加
時間を実効的に短くすることができる。
プローブ５とを相対的に回転させるようなスキャンをお
こなっても良い。このように行うことで、バイアス印加
時間を実効的に短くすることができる。
【００２５】なお、本発明は上記実施の形態に限定され
ることなく種々変形可能である。例えば、図５に示すよ
うに、マルチチッププローブ１１を備えたバーンイン試
験装置により、複数の半導体素子に対して一括して試験
を行ってもよい。この場合、例えばプローブを蜂の巣状
に配置したり、プローブを印加されるパッド電極のレイ
アウトに併せて作製することにより、一括してバーンイ
ン試験を行うことができ、スループットを向上すること
が出来る。
ることなく種々変形可能である。例えば、図５に示すよ
うに、マルチチッププローブ１１を備えたバーンイン試
験装置により、複数の半導体素子に対して一括して試験
を行ってもよい。この場合、例えばプローブを蜂の巣状
に配置したり、プローブを印加されるパッド電極のレイ
アウトに併せて作製することにより、一括してバーンイ
ン試験を行うことができ、スループットを向上すること
が出来る。
【００２６】さらに、上記実施の形態では、半導体ウエ
ハの状態でのバーンイン試験について説明したが、本発
明は、樹脂封止された半導体装置のバーンイン試験に対
しても適用可能である。
ハの状態でのバーンイン試験について説明したが、本発
明は、樹脂封止された半導体装置のバーンイン試験に対
しても適用可能である。
【００２７】
【発明の効果】以上説明したように、本発明によれば、
被試験端子と、バーンイン試験用プローブとの間を非接
触状態で電気的導通を施すことによりバーンイン試験を
行うので、被試験端子および試験用プローブの機械的な
損傷を抑制可能なバーンイン試験方法及びバーンイン試
験装置を提供することができる。
被試験端子と、バーンイン試験用プローブとの間を非接
触状態で電気的導通を施すことによりバーンイン試験を
行うので、被試験端子および試験用プローブの機械的な
損傷を抑制可能なバーンイン試験方法及びバーンイン試
験装置を提供することができる。
【図１】本発明の一実施形態としてのバーンイン試験装
置の構造を示す概略断面図である。
置の構造を示す概略断面図である。
【図２】図１に示すバーンイン試験装置の拡大断面図で
ある。
ある。
【図３】図１に示すバーンイン試験装置の放電の状態を
示す概略図である。
示す概略図である。
【図４】図１に示すバーンイン試験装置の動作を示す概
略図である。
略図である。
【図５】本発明の他の実施形態としてのバーンイン試験
装置の構造を示す概略断面図である。
装置の構造を示す概略断面図である。
１…高温恒温槽、２…ステージ、３…真空吸引ライン、
４…カンチレバー、５…プローブ、６…制御手段、７…
パッシベーション膜、８…パッド電極、９…バイアス印
加手段、１０…バーンイン試験装置、１１…マルチチッ
ププローブ、Ｗ…半導体ウエハ。
４…カンチレバー、５…プローブ、６…制御手段、７…
パッシベーション膜、８…パッド電極、９…バイアス印
加手段、１０…バーンイン試験装置、１１…マルチチッ
ププローブ、Ｗ…半導体ウエハ。
Claims (4)
- 【請求項１】 電極を有する被検査試料の前記電極上に
バーンイン試験用プローブを配置させ、前記電極と前記
プローブとの間にバイアスを印加することによりバーン
イン試験を行うことを特徴とするバーンイン試験方法。 - 【請求項２】 前記バイアスは、コロナ放電により行う
ことを特徴とする請求項１に記載のバーンイン試験方
法。 - 【請求項３】 電極を有する被検査試料を載置する載置
台と、前記電極と所定の間隔で対向する位置に移動可能
であるバーンイン試験用プローブと、前記電極と前記プ
ローブとの間にバイアスを印加するバイアス印加手段
と、を具備することを特徴とするバーンイン試験装置。 - 【請求項４】 前記バイアス印加手段は、コロナ放電発
生手段であることを特徴とする請求項３に記載のバーン
イン試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19685097A JP3666192B2 (ja) | 1997-07-23 | 1997-07-23 | バーンイン試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19685097A JP3666192B2 (ja) | 1997-07-23 | 1997-07-23 | バーンイン試験方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1140626A true JPH1140626A (ja) | 1999-02-12 |
| JP3666192B2 JP3666192B2 (ja) | 2005-06-29 |
Family
ID=16364706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19685097A Expired - Fee Related JP3666192B2 (ja) | 1997-07-23 | 1997-07-23 | バーンイン試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3666192B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100706794B1 (ko) | 2005-08-03 | 2007-04-12 | 삼성전자주식회사 | 코로나 발생기 |
| JP2013254905A (ja) * | 2012-06-08 | 2013-12-19 | Mitsubishi Electric Corp | 半導体ウエハ用プロービングステージ、半導体検査装置、及びステージの溝幅決定方法 |
| CN113655347A (zh) * | 2021-07-16 | 2021-11-16 | 深圳供电局有限公司 | 电晕老化装置和方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6469024A (en) * | 1987-08-26 | 1989-03-15 | Ibm | Non-contact test method of semiconductor wafer |
| JPH05340964A (ja) * | 1992-06-05 | 1993-12-24 | Mitsubishi Electric Corp | ウエハ及びチップの試験装置 |
| JPH06342026A (ja) * | 1991-02-06 | 1994-12-13 | Internatl Business Mach Corp <Ibm> | 非接触試験方法及び装置 |
| JPH06349913A (ja) * | 1993-06-14 | 1994-12-22 | Fujitsu Ltd | バーンインの非接触モニター方法 |
| JPH07161788A (ja) * | 1993-12-03 | 1995-06-23 | Tokyo Electron Ltd | バーンイン用コンタクタ及びプローブカード |
| JPH0837217A (ja) * | 1994-07-25 | 1996-02-06 | Dainippon Screen Mfg Co Ltd | Ｂｔ処理装置及びｂｔ処理方法 |
-
1997
- 1997-07-23 JP JP19685097A patent/JP3666192B2/ja not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6469024A (en) * | 1987-08-26 | 1989-03-15 | Ibm | Non-contact test method of semiconductor wafer |
| JPH06342026A (ja) * | 1991-02-06 | 1994-12-13 | Internatl Business Mach Corp <Ibm> | 非接触試験方法及び装置 |
| JPH05340964A (ja) * | 1992-06-05 | 1993-12-24 | Mitsubishi Electric Corp | ウエハ及びチップの試験装置 |
| JPH06349913A (ja) * | 1993-06-14 | 1994-12-22 | Fujitsu Ltd | バーンインの非接触モニター方法 |
| JPH07161788A (ja) * | 1993-12-03 | 1995-06-23 | Tokyo Electron Ltd | バーンイン用コンタクタ及びプローブカード |
| JPH0837217A (ja) * | 1994-07-25 | 1996-02-06 | Dainippon Screen Mfg Co Ltd | Ｂｔ処理装置及びｂｔ処理方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100706794B1 (ko) | 2005-08-03 | 2007-04-12 | 삼성전자주식회사 | 코로나 발생기 |
| JP2013254905A (ja) * | 2012-06-08 | 2013-12-19 | Mitsubishi Electric Corp | 半導体ウエハ用プロービングステージ、半導体検査装置、及びステージの溝幅決定方法 |
| CN113655347A (zh) * | 2021-07-16 | 2021-11-16 | 深圳供电局有限公司 | 电晕老化装置和方法 |
| CN113655347B (zh) * | 2021-07-16 | 2023-03-14 | 深圳供电局有限公司 | 电晕老化装置和方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3666192B2 (ja) | 2005-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7262613B2 (en) | Inspection method and inspection apparatus for inspecting electrical characteristics of inspection object | |
| JPH0729639Y2 (ja) | テスト装置 | |
| JP4456325B2 (ja) | 検査方法及び検査装置 | |
| JP3238246B2 (ja) | 半導体ウエハの検査リペア装置及びバーンイン検査装置 | |
| JPH0943276A (ja) | プローブ装置に用いられるプローブカードデバイス | |
| JP3666192B2 (ja) | バーンイン試験方法 | |
| JPH10163281A (ja) | 半導体素子およびその製造方法 | |
| JPH0936188A (ja) | プローブ装置に用いられるプローブカードデバイス | |
| JP2689938B2 (ja) | プローブカード | |
| JPH10189671A (ja) | 半導体ウェーハのプロービングパッド構造 | |
| JPH04262551A (ja) | ウェハ試験方法及びこれによって試験された半導体装置 | |
| EP0498007A1 (en) | Method and apparatus for contactless testing | |
| KR100557991B1 (ko) | 프로빙장치 및 프로빙방법 | |
| JP3792026B2 (ja) | 半導体装置およびその検査方法 | |
| JP2709351B2 (ja) | 非接触ｃ−ｖ測定装置におけるｃ−ｖ特性変換方法 | |
| JPH11121553A (ja) | ウェハ一括型測定検査のためプローブカードおよびそのプローブカードを用いた半導体装置の検査方法 | |
| JP2017041495A (ja) | 半導体検査回路 | |
| JP2002168904A (ja) | 半導体装置の製造方法 | |
| JPH05198633A (ja) | 半導体ウエハ用プローバ | |
| JPH09181135A (ja) | 半導体装置の試験装置及びその試験方法 | |
| JPH05211219A (ja) | 半導体記憶装置のバーンイン方法 | |
| JP2010025623A (ja) | 半導体テストシステムおよび半導体テストシステムにおける検査対象となる半導の電極パッド表面の酸化被膜除去方法 | |
| JP2001250850A (ja) | プローブ方法及びプローブ装置 | |
| JPH0855883A (ja) | 回路素子の検査方法および検査装置 | |
| JPS5812669B2 (ja) | 磁気バブル素子の試験装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040409 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040817 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041018 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041214 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050214 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050315 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050328 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050214 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080415 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090415 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090415 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100415 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |