JPH113920A - 荷電粒子線装置 - Google Patents
荷電粒子線装置Info
- Publication number
- JPH113920A JPH113920A JP9154687A JP15468797A JPH113920A JP H113920 A JPH113920 A JP H113920A JP 9154687 A JP9154687 A JP 9154687A JP 15468797 A JP15468797 A JP 15468797A JP H113920 A JPH113920 A JP H113920A
- Authority
- JP
- Japan
- Prior art keywords
- fail
- signal
- timing
- sampling
- charged particle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/302—Contactless testing
- G01R31/305—Contactless testing using electron beams
- G01R31/307—Contactless testing using electron beams of integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】被試験対象の不良解析において、解析目的のサ
ンプリングタイミングにおける間欠不良を的確に解析可
能な荷電粒子線装置を提供する。 【解決手段】半導体試験装置が出力する異なるタイミン
グの複数のフェイル信号の中から、上記サンプリング用
の荷電粒子ビームを照射したタイミングに対応するフェ
イル信号を識別するを具備し、前記識別によりフェイル
識別信号が検出された場合に電位情報データをフェイル
格納用の記録手段へ格納する手段を具備する。
ンプリングタイミングにおける間欠不良を的確に解析可
能な荷電粒子線装置を提供する。 【解決手段】半導体試験装置が出力する異なるタイミン
グの複数のフェイル信号の中から、上記サンプリング用
の荷電粒子ビームを照射したタイミングに対応するフェ
イル信号を識別するを具備し、前記識別によりフェイル
識別信号が検出された場合に電位情報データをフェイル
格納用の記録手段へ格納する手段を具備する。
Description
【０００１】
【発明の属する技術分野】この発明は、荷電粒子線装置
による被試験対象の不良解析に関する。
による被試験対象の不良解析に関する。
【０００２】
【従来の技術】従来技術例について図５の荷電粒子線装
置のサンプリング測定のシステム構成図例と、図４のＤ
ＵＴ出力波形サンプリング説明図と測定結果のプロット
波形例と、図６のサンプリング測定の一例を示して以下
に説明する。
置のサンプリング測定のシステム構成図例と、図４のＤ
ＵＴ出力波形サンプリング説明図と測定結果のプロット
波形例と、図６のサンプリング測定の一例を示して以下
に説明する。
【０００３】被試験デバイス（ＤＵＴ）の不良解析に係
る構成は、図５に示すように半導体試験装置（ＩＣＴ）
と電子ビームテストシステム（ＥＢＴ）とで成る。ＩＣ
Ｔ側は、ＥＢＴ側の鏡筒部６０内に置かれたＤＵＴの各
ＩＣ端子へ所望タイミングの試験用テストパターン４８
を印加駆動して試験可能状態にし、同時にＥＢＴ側へ該
試験用テストパターンに同期したサンプリング測定を行
う為のステートトリガ信号４１と、フェイル信号４２
と、基準クロック４９を供給する。これらの信号はトリ
ガボックスを介してＥＢＴ側へ接続供給される。尚、デ
バイス試験プログラムの記述は、複数個所にフェイル検
出する為のコンパレータイネーブル（ＣＰＥ）が記述さ
れているものとする。
る構成は、図５に示すように半導体試験装置（ＩＣＴ）
と電子ビームテストシステム（ＥＢＴ）とで成る。ＩＣ
Ｔ側は、ＥＢＴ側の鏡筒部６０内に置かれたＤＵＴの各
ＩＣ端子へ所望タイミングの試験用テストパターン４８
を印加駆動して試験可能状態にし、同時にＥＢＴ側へ該
試験用テストパターンに同期したサンプリング測定を行
う為のステートトリガ信号４１と、フェイル信号４２
と、基準クロック４９を供給する。これらの信号はトリ
ガボックスを介してＥＢＴ側へ接続供給される。尚、デ
バイス試験プログラムの記述は、複数個所にフェイル検
出する為のコンパレータイネーブル（ＣＰＥ）が記述さ
れているものとする。
【０００４】ステートトリガ信号４１の発生条件は、例
えばＩＣＴが有するパターン発生器のプログラムカウン
タの所望位置でトリガ発生するように、コントローラの
キー入力コマンドである「Ｔコマンド」により予め設定
しておく。前記設定により、テストパターンの所定の同
期条件で、図６Ａに示す繰返しステートトリガ信号４１
がＥＢＴ側へ供給される。ところで、ＩＣＴが発生する
フェイル信号４２の発生を有効とする為には、上述デバ
イス試験プログラム中の目的とする試験サイクルに図６
Ｃに示す複数個所にＣＰＥを記述する。該ＣＰＥ記述さ
れた試験サイクルにおいて、ＤＵＴ出力が期待値と比較
実行され、この結果が不一致な場合にフェイル信号４２
が発生する。尚、実際の該フェイル信号の出力タイミン
グは、ＤＵＴがフェイルした時点よりも数サイクル遅れ
たタイミングで出力される。基準クロック４９は、試験
用テストパターンの試験サイクルである周期クロック
（レートクロック）である。
えばＩＣＴが有するパターン発生器のプログラムカウン
タの所望位置でトリガ発生するように、コントローラの
キー入力コマンドである「Ｔコマンド」により予め設定
しておく。前記設定により、テストパターンの所定の同
期条件で、図６Ａに示す繰返しステートトリガ信号４１
がＥＢＴ側へ供給される。ところで、ＩＣＴが発生する
フェイル信号４２の発生を有効とする為には、上述デバ
イス試験プログラム中の目的とする試験サイクルに図６
Ｃに示す複数個所にＣＰＥを記述する。該ＣＰＥ記述さ
れた試験サイクルにおいて、ＤＵＴ出力が期待値と比較
実行され、この結果が不一致な場合にフェイル信号４２
が発生する。尚、実際の該フェイル信号の出力タイミン
グは、ＤＵＴがフェイルした時点よりも数サイクル遅れ
たタイミングで出力される。基準クロック４９は、試験
用テストパターンの試験サイクルである周期クロック
（レートクロック）である。
【０００５】ＥＢＴ側の要部構成は、図５に示すように
鏡筒部６０と、電子ビームパルス発生部５０と、信号処
理部７０と、波形記録部８０と、ＥＢＴ制御部９０とで
成る。電子ビームパルス発生部５０は、上述ＩＣＴから
のステートトリガ信号４１を受けて、例えば内部に可変
遅延手段を有し、これにより図６Ｂに示す所定遅延時間
Ｔd後に鏡筒部６０のブランカを制御して単発の電子ビ
ームパルス６１を出力する。これによりＤＵＴの被測定
部位上へサンプリング照射される。ところで、一般にサ
ンプリング測定の精度を高める為に、ステートトリガ信
号４１を起点とする同一の所定遅延時間Ｔdの時点で多
数回（例えば数十〜数千回）サンプリング実行し、得た
データを積算格納する測定手法としている。１回のサン
プリング照射で得られた２次電子は、シンチレータや光
電子増倍管による２次電子検出手段６８で電気信号に積
分変換されて信号処理部７０へ供給される。尚、上記所
定遅延時間Ｔdの設定はＥＢＴ制御部９０により設定さ
れる。波形データとして収集する場合は、図４（ａ）に
示すように、ある所定遅延時間Ｔdでの多数回サンプリ
ング測定が終了したら、同様にして順次所定遅延時間Ｔ
dを微少単位時間変えて時間軸上の波形データとして収
集する。
鏡筒部６０と、電子ビームパルス発生部５０と、信号処
理部７０と、波形記録部８０と、ＥＢＴ制御部９０とで
成る。電子ビームパルス発生部５０は、上述ＩＣＴから
のステートトリガ信号４１を受けて、例えば内部に可変
遅延手段を有し、これにより図６Ｂに示す所定遅延時間
Ｔd後に鏡筒部６０のブランカを制御して単発の電子ビ
ームパルス６１を出力する。これによりＤＵＴの被測定
部位上へサンプリング照射される。ところで、一般にサ
ンプリング測定の精度を高める為に、ステートトリガ信
号４１を起点とする同一の所定遅延時間Ｔdの時点で多
数回（例えば数十〜数千回）サンプリング実行し、得た
データを積算格納する測定手法としている。１回のサン
プリング照射で得られた２次電子は、シンチレータや光
電子増倍管による２次電子検出手段６８で電気信号に積
分変換されて信号処理部７０へ供給される。尚、上記所
定遅延時間Ｔdの設定はＥＢＴ制御部９０により設定さ
れる。波形データとして収集する場合は、図４（ａ）に
示すように、ある所定遅延時間Ｔdでの多数回サンプリ
ング測定が終了したら、同様にして順次所定遅延時間Ｔ
dを微少単位時間変えて時間軸上の波形データとして収
集する。
【０００６】信号処理部７０は、ＩＣＴからのステート
トリガ信号４１とフェイル信号４２を受けて、このステ
ートトリガ信号４１から次のステートトリガ信号４１ま
での期間内におけるフェイル信号４２が１回でも発生す
れば、これをサンプリングポイントのフェイル（不良）
と判断する。この判定結果により、上記２次電子検出手
段６８からのサンプリングデータを受けて、ＰＡＳＳ用
とＦＡＩＬ用に分けて個別に積算処理し、各々の積算結
果をＰＡＳＳ／ＦＡＩＬ電位情報データ７１に変換して
波形記録部８０へ供給する。従って、電子ビームパルス
６１のサンプリング照射タイミング時点以外においてフ
ェイルが発生した場合でもフェイルと判定してしまう
為、この点において難点があった。またメモリ格納用の
アドレスは、ＥＢＴ制御部９０からのステートトリガ信
号４１の起点情報と所定遅延時間Ｔdを受けて、両情報
からメモリ格納用アドレスを算出して波形記録部８０へ
供給する。
トリガ信号４１とフェイル信号４２を受けて、このステ
ートトリガ信号４１から次のステートトリガ信号４１ま
での期間内におけるフェイル信号４２が１回でも発生す
れば、これをサンプリングポイントのフェイル（不良）
と判断する。この判定結果により、上記２次電子検出手
段６８からのサンプリングデータを受けて、ＰＡＳＳ用
とＦＡＩＬ用に分けて個別に積算処理し、各々の積算結
果をＰＡＳＳ／ＦＡＩＬ電位情報データ７１に変換して
波形記録部８０へ供給する。従って、電子ビームパルス
６１のサンプリング照射タイミング時点以外においてフ
ェイルが発生した場合でもフェイルと判定してしまう
為、この点において難点があった。またメモリ格納用の
アドレスは、ＥＢＴ制御部９０からのステートトリガ信
号４１の起点情報と所定遅延時間Ｔdを受けて、両情報
からメモリ格納用アドレスを算出して波形記録部８０へ
供給する。
【０００７】波形記録部８０は、上記両ＰＡＳＳ／ＦＡ
ＩＬ電位情報データ７１とメモリ格納用アドレスデータ
を受けて、ＰＡＳＳメモリ８２側の所定アドレス位置へ
ＰＡＳＳ電位情報データを格納し、ＦＡＩＬメモリ８４
側の所定アドレス位置へＦＡＩＬ電位情報データを格納
する。
ＩＬ電位情報データ７１とメモリ格納用アドレスデータ
を受けて、ＰＡＳＳメモリ８２側の所定アドレス位置へ
ＰＡＳＳ電位情報データを格納し、ＦＡＩＬメモリ８４
側の所定アドレス位置へＦＡＩＬ電位情報データを格納
する。
【０００８】ＥＢＴ制御部９０は、上述時間軸上の所定
遅延時間Ｔdの設定を順次変えてＤＵＴの目的波形デー
タをサンプリング収集する為の制御を行う。この為に各
部との所定パラメータの設定制御や、ＩＣＴ側との通信
等を行う。
遅延時間Ｔdの設定を順次変えてＤＵＴの目的波形デー
タをサンプリング収集する為の制御を行う。この為に各
部との所定パラメータの設定制御や、ＩＣＴ側との通信
等を行う。
【０００９】
【発明が解決しようとする課題】上述従来手法におい
て、サンプリング照射タイミング点以外でフェイルが発
生しない場合には正確に不良解析が可能であるが、もし
他のタイミングでフェイルが発生する場合においては、
間欠不良解析に対して実用上の難点がある。即ち、従来
ではＩＣＴ側からのステートトリガ信号４１を受けて、
この発生開始から次の発生開始迄の期間内の何れかのタ
イミングにおいて、一度でもフェイル信号４２が有るか
否かを検出している。このことは、図６Ｄのフェイル発
生例に示すように、電子ビームパルス６１位置以外のタ
イミング位置４２cにおいてもＦＡＩＬ２２１と判断し
てＦＡＩＬメモリ８４側へ電位情報データ７１が積算格
納されてしまう不具合を生じる。この電位情報データ７
１は本来ＰＡＳＳ電圧情報であってＦＡＩＬ電圧情報で
はない。この結果、ＦＡＩＬメモリ８４にはＰＡＳＳ／
ＦＡＩＬの両方が混在した積算結果となって、図４
（ｂ）のプロット波形２０２に示すように正しいプロッ
ト波形２０１とはならず、不正確なプロット波形２０２
が得られてしまう場合がある。このことは不良解析上好
ましくなく実用上の難点である。
て、サンプリング照射タイミング点以外でフェイルが発
生しない場合には正確に不良解析が可能であるが、もし
他のタイミングでフェイルが発生する場合においては、
間欠不良解析に対して実用上の難点がある。即ち、従来
ではＩＣＴ側からのステートトリガ信号４１を受けて、
この発生開始から次の発生開始迄の期間内の何れかのタ
イミングにおいて、一度でもフェイル信号４２が有るか
否かを検出している。このことは、図６Ｄのフェイル発
生例に示すように、電子ビームパルス６１位置以外のタ
イミング位置４２cにおいてもＦＡＩＬ２２１と判断し
てＦＡＩＬメモリ８４側へ電位情報データ７１が積算格
納されてしまう不具合を生じる。この電位情報データ７
１は本来ＰＡＳＳ電圧情報であってＦＡＩＬ電圧情報で
はない。この結果、ＦＡＩＬメモリ８４にはＰＡＳＳ／
ＦＡＩＬの両方が混在した積算結果となって、図４
（ｂ）のプロット波形２０２に示すように正しいプロッ
ト波形２０１とはならず、不正確なプロット波形２０２
が得られてしまう場合がある。このことは不良解析上好
ましくなく実用上の難点である。
【００１０】ところで、上述を解消する為に、別手法と
して不良解析目的とするサンプリングタイミングにおい
てのみＣＰＥを発生するようにＩＣＴ側のデバイス試験
プログラムを作成する手法もあるが、この場合には他の
解析位置へ移動する都度、これに対応したＣＰＥを発生
する別のデバイス試験プログラムをパターン発生器にロ
ードして使用に供する必要がある。このことは不良解析
をするサンプリングタイミング位置に対応して多数本の
デバイス試験プログラムを予め準備しておく必要があり
実用的ではない。
して不良解析目的とするサンプリングタイミングにおい
てのみＣＰＥを発生するようにＩＣＴ側のデバイス試験
プログラムを作成する手法もあるが、この場合には他の
解析位置へ移動する都度、これに対応したＣＰＥを発生
する別のデバイス試験プログラムをパターン発生器にロ
ードして使用に供する必要がある。このことは不良解析
をするサンプリングタイミング位置に対応して多数本の
デバイス試験プログラムを予め準備しておく必要があり
実用的ではない。
【００１１】そこで、本発明が解決しようとする課題
は、被試験対象の不良解析において、解析目的のサンプ
リングタイミングにおける間欠不良を的確に解析可能な
荷電粒子線装置を提供することである。
は、被試験対象の不良解析において、解析目的のサンプ
リングタイミングにおける間欠不良を的確に解析可能な
荷電粒子線装置を提供することである。
【００１２】
【課題を解決するための手段】第１図と第２図は、本発
明に係る解決手段を示している。第１に、上記課題を解
決するために、本発明の構成では、半導体試験装置から
被試験デバイスのピン端子に所定の試験パターンを印加
し、これに同期してサンプリング測定を行う基準タイミ
ングのステートトリガ信号４１を荷電粒子線装置側が受
けて、サンプリング用の荷電粒子ビーム（例えば電子ビ
ームパルス６１）をＤＵＴの被測定部位に照射し、これ
から得られる２次電子を電位情報データ７１として得
て、また半導体試験装置からＤＵＴ良否判定結果のフェ
イル信号４２の発生を受けてＤＵＴの間欠不良を解析す
る装置において、半導体試験装置が発生する異なるタイ
ミングのフェイル信号４２の中から、上記サンプリング
用の荷電粒子ビームを照射した当該タイミングに対応す
るフェイル信号４２を識別するフェイル識別手段２０を
具備し、前記識別によりフェイル識別信号７７が検出さ
れた場合に電位情報データ７１をフェイル格納用の記録
手段（ＦＡＩＬメモリ８４）へ格納する手段を具備する
構成手段である。上述により、被試験対象の不良解析に
おいて、解析目的のサンプリングタイミングにおける間
欠不良を誤りなく正確に行える大きな利点が得られる。
明に係る解決手段を示している。第１に、上記課題を解
決するために、本発明の構成では、半導体試験装置から
被試験デバイスのピン端子に所定の試験パターンを印加
し、これに同期してサンプリング測定を行う基準タイミ
ングのステートトリガ信号４１を荷電粒子線装置側が受
けて、サンプリング用の荷電粒子ビーム（例えば電子ビ
ームパルス６１）をＤＵＴの被測定部位に照射し、これ
から得られる２次電子を電位情報データ７１として得
て、また半導体試験装置からＤＵＴ良否判定結果のフェ
イル信号４２の発生を受けてＤＵＴの間欠不良を解析す
る装置において、半導体試験装置が発生する異なるタイ
ミングのフェイル信号４２の中から、上記サンプリング
用の荷電粒子ビームを照射した当該タイミングに対応す
るフェイル信号４２を識別するフェイル識別手段２０を
具備し、前記識別によりフェイル識別信号７７が検出さ
れた場合に電位情報データ７１をフェイル格納用の記録
手段（ＦＡＩＬメモリ８４）へ格納する手段を具備する
構成手段である。上述により、被試験対象の不良解析に
おいて、解析目的のサンプリングタイミングにおける間
欠不良を誤りなく正確に行える大きな利点が得られる。
【００１３】上述フェイル識別手段としては、ステート
トリガ信号４１の時点からサンプリング用の荷電粒子ビ
ームの照射タイミングまでの目的とするタイミング位置
を求める手段を具備し、半導体試験装置が出力する複数
のフェイル信号４２の中から、前記で求めた目的とする
タイミング位置にあるフェイル信号４２のみを出力する
手段を具備する構成手段がある。
トリガ信号４１の時点からサンプリング用の荷電粒子ビ
ームの照射タイミングまでの目的とするタイミング位置
を求める手段を具備し、半導体試験装置が出力する複数
のフェイル信号４２の中から、前記で求めた目的とする
タイミング位置にあるフェイル信号４２のみを出力する
手段を具備する構成手段がある。
【００１４】第２に、上記課題を解決するために、本発
明の構成では、半導体試験装置から被試験デバイスのピ
ン端子に所定の試験パターンを印加し、これに同期して
サンプリング測定を行う基準タイミングのステートトリ
ガ信号４１を荷電粒子線装置側が受けて、サンプリング
用の荷電粒子ビームをＤＵＴの被測定部位に照射し、こ
れから得られる２次電子を電位情報データ７１として得
て、また半導体試験装置からのＤＵＴ良否判定結果のフ
ェイル信号４２の発生を受けてＤＵＴの間欠不良を解析
する装置において、半導体試験装置が発生する異なるタ
イミングのフェイル信号４２の中から、特定フェイルの
検出タイミングで発生するフェイル信号４２を識別する
フェイル識別手段２０を具備し、前記識別によりフェイ
ル識別信号７７が検出された場合に電位情報データ７１
をフェイル格納用の記録手段へ格納する手段を具備する
構成手段がある。この場合には、特定フェイルの検出を
トリガ条件として注目したい任意タイミングの波形デー
タを分離収集する解析が実現できる。
明の構成では、半導体試験装置から被試験デバイスのピ
ン端子に所定の試験パターンを印加し、これに同期して
サンプリング測定を行う基準タイミングのステートトリ
ガ信号４１を荷電粒子線装置側が受けて、サンプリング
用の荷電粒子ビームをＤＵＴの被測定部位に照射し、こ
れから得られる２次電子を電位情報データ７１として得
て、また半導体試験装置からのＤＵＴ良否判定結果のフ
ェイル信号４２の発生を受けてＤＵＴの間欠不良を解析
する装置において、半導体試験装置が発生する異なるタ
イミングのフェイル信号４２の中から、特定フェイルの
検出タイミングで発生するフェイル信号４２を識別する
フェイル識別手段２０を具備し、前記識別によりフェイ
ル識別信号７７が検出された場合に電位情報データ７１
をフェイル格納用の記録手段へ格納する手段を具備する
構成手段がある。この場合には、特定フェイルの検出を
トリガ条件として注目したい任意タイミングの波形デー
タを分離収集する解析が実現できる。
【００１５】
【発明の実施の形態】以下に本発明の実施の形態を実施
例と共に図面を参照して詳細に説明する。
例と共に図面を参照して詳細に説明する。
【００１６】本発明実施例について図１の荷電粒子線装
置のサンプリング測定のシステム構成図と、図２のフェ
イル識別手段の構成例と、図３のサンプリング測定の一
例を示して以下に説明する。尚、従来構成に対応する要
素は同一符号を付す。
置のサンプリング測定のシステム構成図と、図２のフェ
イル識別手段の構成例と、図３のサンプリング測定の一
例を示して以下に説明する。尚、従来構成に対応する要
素は同一符号を付す。
【００１７】本発明の構成は、図１に示すように、ＩＣ
Ｔ側は従来と同じであり、ＥＢＴ側はフェイル識別手段
２０を除いて従来と同様の構成で成る。
Ｔ側は従来と同じであり、ＥＢＴ側はフェイル識別手段
２０を除いて従来と同様の構成で成る。
【００１８】本発明のフェイル識別手段２０は、サンプ
リング用の電子ビームパルス６１を照射したタイミング
におけるフェイル信号のみを識別して出力するものであ
る。このフェイル識別手段の原理構成例は、図２に示す
ようにＳＲフリップ・フロップ３２と、ダウンカウンタ
３４と、レジスタ３６と、フリップ・フロップ３８と、
ゲート３９の構成で実現できる。ＳＲフリップ・フロッ
プ３２は、ステートトリガ信号４１によりセットされ、
フリップ・フロップ３８によりクリアされる。この出力
信号によりダウンカウンタ３４はレジスタ３６の値をロ
ードし、基準クロック４９単位にダウンカウントを開始
する。尚、レジスタ３６には所定遅延時間Ｔdの情報か
ら目的のフェイル信号４２の発生タイミングに計数値が
ゼロとなる値を算出して予めセットしておく。即ち、解
析目的のフェイル信号４２の発生タイミングでゼロとな
る計数値をセットするやがて、ダウンカウンタ３４の計
数値がゼロとなると、ゲート３９は、このゼロ信号ゲー
ト（図３Ｆ）により目的タイミングのフェイル信号４２
のみを通過識別し、このフェイル識別信号７７を信号処
理部７０へ供給する。その後、フリップ・フロップ３８
により次の基準クロック４９によりＳＲフリップ・フロ
ップ３２を初期状態にクリアする。これにより、ＩＣＴ
側からのステートトリガ信号４１の発生開始から次の発
生開始迄の期間内において、図３Ｄのフェイル発生例に
示すように、電子ビームパルス６１位置以外のタイミン
グ位置４２cにおけるＦＡＩＬは無効となり、ＰＡＳＳ
２２２と識別される結果、正常にＰＡＳＳメモリ８２側
へ電位情報データ７１が積算格納されるようになる。
リング用の電子ビームパルス６１を照射したタイミング
におけるフェイル信号のみを識別して出力するものであ
る。このフェイル識別手段の原理構成例は、図２に示す
ようにＳＲフリップ・フロップ３２と、ダウンカウンタ
３４と、レジスタ３６と、フリップ・フロップ３８と、
ゲート３９の構成で実現できる。ＳＲフリップ・フロッ
プ３２は、ステートトリガ信号４１によりセットされ、
フリップ・フロップ３８によりクリアされる。この出力
信号によりダウンカウンタ３４はレジスタ３６の値をロ
ードし、基準クロック４９単位にダウンカウントを開始
する。尚、レジスタ３６には所定遅延時間Ｔdの情報か
ら目的のフェイル信号４２の発生タイミングに計数値が
ゼロとなる値を算出して予めセットしておく。即ち、解
析目的のフェイル信号４２の発生タイミングでゼロとな
る計数値をセットするやがて、ダウンカウンタ３４の計
数値がゼロとなると、ゲート３９は、このゼロ信号ゲー
ト（図３Ｆ）により目的タイミングのフェイル信号４２
のみを通過識別し、このフェイル識別信号７７を信号処
理部７０へ供給する。その後、フリップ・フロップ３８
により次の基準クロック４９によりＳＲフリップ・フロ
ップ３２を初期状態にクリアする。これにより、ＩＣＴ
側からのステートトリガ信号４１の発生開始から次の発
生開始迄の期間内において、図３Ｄのフェイル発生例に
示すように、電子ビームパルス６１位置以外のタイミン
グ位置４２cにおけるＦＡＩＬは無効となり、ＰＡＳＳ
２２２と識別される結果、正常にＰＡＳＳメモリ８２側
へ電位情報データ７１が積算格納されるようになる。
【００１９】上述発明構成によれば、サンプリング用の
電子ビームパルス６１を照射したタイミングにおけるフ
ェイル信号４２を識別する手段を備える構成としたこと
により、このサンプリングタイミングでフェイルした電
位情報データ７１のみが対応するＦＡＩＬメモリ８４側
へ格納されることとなるので、間欠発生の不良解析が誤
りなく正確に解析可能となる利点が得られる。更にこの
ことから、予め所望の多数個所にＣＰＥを記述しておく
ことができることとなり、１本の試験プログラムで、同
時多発的に間欠不良あるいは定常フェイルが発生したと
しても全く支障無く正確に解析可能となる利点が得られ
る。
電子ビームパルス６１を照射したタイミングにおけるフ
ェイル信号４２を識別する手段を備える構成としたこと
により、このサンプリングタイミングでフェイルした電
位情報データ７１のみが対応するＦＡＩＬメモリ８４側
へ格納されることとなるので、間欠発生の不良解析が誤
りなく正確に解析可能となる利点が得られる。更にこの
ことから、予め所望の多数個所にＣＰＥを記述しておく
ことができることとなり、１本の試験プログラムで、同
時多発的に間欠不良あるいは定常フェイルが発生したと
しても全く支障無く正確に解析可能となる利点が得られ
る。
【００２０】尚、上述実施例の説明では、波形記録部８
０にＰＡＳＳメモリ８２とＦＡＩＬメモリ８４を有し
て、両方の波形データを記録する構成例で説明していた
が、不良解析の為には少なくともＦＡＩＬメモリ８４側
のみ有れば足りる為、所望によりＰＡＳＳメモリ８２及
びこれに対応する要素を削除した構成としても良い。
０にＰＡＳＳメモリ８２とＦＡＩＬメモリ８４を有し
て、両方の波形データを記録する構成例で説明していた
が、不良解析の為には少なくともＦＡＩＬメモリ８４側
のみ有れば足りる為、所望によりＰＡＳＳメモリ８２及
びこれに対応する要素を削除した構成としても良い。
【００２１】尚、上述実施例の説明のフェイル識別手段
２０では、サンプリング用の電子ビームパルス６１を照
射したタイミングにおけるフェイル信号４２を検出する
具体例で説明していたが、上述フェイル識別手法を応用
して他の不良解析手法が可能である。この不良解析と
は、検出するフェイル信号４２を単にメモリへの分離格
納手段のトリガ用途として使用する手法である。この為
には、波形データを収集できるようにステートトリガ信
号４１を設定し、更に所望フェイル位置のフェイル信号
４２が検出できるように、図２に示すレジスタ３６の設
定値を設定する。これにより、任意の所望フェイル位置
でのフェイル信号４２の有無条件をトリガとして受ける
ことが可能となり、このトリガによって電子ビームパル
ス６１を照射して得た電位情報データ７１を２種類に分
離格納できる。例えば、ある特定フェイルの検出をトリ
ガ条件として注目したい任意タイミングの波形データを
分離収集することが可能となる。この点においてより一
層不良解析の利便性がはかれる利点が得られる。
２０では、サンプリング用の電子ビームパルス６１を照
射したタイミングにおけるフェイル信号４２を検出する
具体例で説明していたが、上述フェイル識別手法を応用
して他の不良解析手法が可能である。この不良解析と
は、検出するフェイル信号４２を単にメモリへの分離格
納手段のトリガ用途として使用する手法である。この為
には、波形データを収集できるようにステートトリガ信
号４１を設定し、更に所望フェイル位置のフェイル信号
４２が検出できるように、図２に示すレジスタ３６の設
定値を設定する。これにより、任意の所望フェイル位置
でのフェイル信号４２の有無条件をトリガとして受ける
ことが可能となり、このトリガによって電子ビームパル
ス６１を照射して得た電位情報データ７１を２種類に分
離格納できる。例えば、ある特定フェイルの検出をトリ
ガ条件として注目したい任意タイミングの波形データを
分離収集することが可能となる。この点においてより一
層不良解析の利便性がはかれる利点が得られる。
【００２２】尚、上述実施例の説明の説明では、１つの
フェイル識別手段２０を設けた構成による分離格納する
具体例で説明していたが、所望により、図７のシステム
構成図例に示すように、このフェイル識別手段２０を複
数チャンネル設け、複数チャンネルからのフェイル識別
結果のＡＮＤ条件あるいはＯＲ条件あるいは所望の組合
せ条件が成立した場合にフェイル識別信号７７を信号処
理部７０へ供給してＦＡＩＬメモリ８４に格納する手段
を具備する構成としても良い。この場合は、多様なフェ
イル条件でのメモリへの分離格納が可能となる利点が得
られる。
フェイル識別手段２０を設けた構成による分離格納する
具体例で説明していたが、所望により、図７のシステム
構成図例に示すように、このフェイル識別手段２０を複
数チャンネル設け、複数チャンネルからのフェイル識別
結果のＡＮＤ条件あるいはＯＲ条件あるいは所望の組合
せ条件が成立した場合にフェイル識別信号７７を信号処
理部７０へ供給してＦＡＩＬメモリ８４に格納する手段
を具備する構成としても良い。この場合は、多様なフェ
イル条件でのメモリへの分離格納が可能となる利点が得
られる。
【００２３】尚、上述実施例の説明では、電子ビームパ
ルス照射による不良解析に適用した例であるが、イオン
ビーム等の荷電粒子ビームをＤＵＴに照射し、これから
発生する２次電子を検出する他の装置においても同様に
して適用できる。
ルス照射による不良解析に適用した例であるが、イオン
ビーム等の荷電粒子ビームをＤＵＴに照射し、これから
発生する２次電子を検出する他の装置においても同様に
して適用できる。
【００２４】
【発明の効果】本発明は、上述の説明内容から、下記に
記載される効果を奏する。上述発明構成によれば、サン
プリング用の電子ビームパルス６１をＤＵＴへ照射した
タイミングにおけるフェイル信号４２を識別する手段を
備える構成としたことにより、このサンプリングタイミ
ングプでフェイルした電位情報データ７１のみがＦＡＩ
Ｌメモリ８４側へ格納される結果、間欠発生する不良解
析が誤りなく正確に行える大きな利点が得られる。従っ
て、予め所望の多数個所にＣＰＥを記述しておくことが
でき、この１本の試験プログラムで、同時多発的に間欠
不良あるいは定常フェイルが発生したとしても全く支障
は無く、順次フェイル解析位置を変えて的確に間欠不良
の解析が容易に実施可能となる利点が得られる。
記載される効果を奏する。上述発明構成によれば、サン
プリング用の電子ビームパルス６１をＤＵＴへ照射した
タイミングにおけるフェイル信号４２を識別する手段を
備える構成としたことにより、このサンプリングタイミ
ングプでフェイルした電位情報データ７１のみがＦＡＩ
Ｌメモリ８４側へ格納される結果、間欠発生する不良解
析が誤りなく正確に行える大きな利点が得られる。従っ
て、予め所望の多数個所にＣＰＥを記述しておくことが
でき、この１本の試験プログラムで、同時多発的に間欠
不良あるいは定常フェイルが発生したとしても全く支障
は無く、順次フェイル解析位置を変えて的確に間欠不良
の解析が容易に実施可能となる利点が得られる。
【図１】 本発明の、荷電粒子線装置のサンプリング測
定のシステム構成図例である。
定のシステム構成図例である。
【図２】 本発明の、フェイル識別手段の構成例であ
る。
る。
【図３】 本発明の、サンプリング測定の一例である。
【図４】 従来の、ＤＵＴ出力波形サンプリング説明図
と測定結果のプロット波形例である。
と測定結果のプロット波形例である。
【図５】 従来の、荷電粒子線装置のサンプリング測定
のシステム構成図例である。
のシステム構成図例である。
【図６】 従来の、サンプリング測定の一例である。
【図７】 本発明の、他のサンプリング測定のシステム
構成図例である。
構成図例である。
２０ フェイル識別手段 ３２ ＳＲフリップ・フロップ ３４ ダウンカウンタ ３６ レジスタ ３８ フリップ・フロップ ３９ ゲート ５０ 電子ビームパルス発生部 ６０ 鏡筒部 ６８ ２次電子検出手段 ７０ 信号処理部 ８０ 波形記録部 ８２ ＰＡＳＳメモリ ８４ ＦＡＩＬメモリ ９０ ＥＢＴ制御部 ＩＣＴ 半導体試験装置
Claims (3)
- 【請求項１】 半導体試験装置から被試験デバイス（Ｄ
ＵＴ）のピン端子に所定の試験パターンを印加し、これ
に同期してサンプリング測定を行う基準タイミングのス
テートトリガ信号を荷電粒子線装置側が受けて、サンプ
リング用の荷電粒子ビームをＤＵＴの被測定部位に照射
し、これから得られる２次電子を電位情報データとして
得、また該半導体試験装置からＤＵＴ良否判定結果のフ
ェイル信号の発生を受けてＤＵＴの間欠不良を解析する
装置において、 該半導体試験装置が発生する異なるタイミングのフェイ
ル信号の中から、上記サンプリング用の荷電粒子ビーム
を照射した該タイミングに対応するフェイル信号を識別
する手段と、 前記識別によりフェイル識別信号が検出された場合に上
記電位情報データをフェイル格納用の記録手段へ格納す
る手段と、 以上を具備していることを特徴とした荷電粒子線装置。 - 【請求項２】 フェイル識別手段は、 ステートトリガ信号の時点からサンプリング用の荷電粒
子ビームの照射タイミングまでのタイミング位置を求め
る手段と、 該半導体試験装置が出力する複数のフェイル信号の中か
ら、前記で求めた目的とするタイミング位置にあるフェ
イル信号のみを検出識別する手段と、 以上を具備していることを特徴とした請求項１記載の荷
電粒子線装置。 - 【請求項３】 半導体試験装置から被試験デバイス（Ｄ
ＵＴ）のピン端子に所定の試験パターンを印加し、これ
に同期してサンプリング測定を行う基準タイミングのス
テートトリガ信号を荷電粒子線装置側が受けて、サンプ
リング用の荷電粒子ビームをＤＵＴの被測定部位に照射
し、これから得られる２次電子を電位情報データとして
得、また該半導体試験装置からのＤＵＴ良否判定結果の
フェイル信号の発生を受けてＤＵＴの間欠不良を解析す
る装置において、 該半導体試験装置が発生する異なるタイミングのフェイ
ル信号の中から、特定フェイルの検出タイミングで発生
するフェイル信号を識別する手段と、 前記識別によりフェイル識別信号が検出された場合に上
記電位情報データをフェイル格納用の記録手段へ格納す
る手段と、 以上を具備していることを特徴とした荷電粒子線装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9154687A JPH113920A (ja) | 1997-06-12 | 1997-06-12 | 荷電粒子線装置 |
| US09/097,122 US6225815B1 (en) | 1997-06-12 | 1998-06-12 | Charged particle beam test system |
| US09/583,836 US6459282B1 (en) | 1997-06-12 | 2000-05-31 | Charged particle beam test system for extracting test result at specified timing |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9154687A JPH113920A (ja) | 1997-06-12 | 1997-06-12 | 荷電粒子線装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH113920A true JPH113920A (ja) | 1999-01-06 |
Family
ID=15589739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9154687A Withdrawn JPH113920A (ja) | 1997-06-12 | 1997-06-12 | 荷電粒子線装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6225815B1 (ja) |
| JP (1) | JPH113920A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2416214A (en) * | 2004-07-15 | 2006-01-18 | New Sun Far East Corp Ltd | Hand tool having electrified body detection alarm |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6897440B1 (en) | 1998-11-30 | 2005-05-24 | Fab Solutions, Inc. | Contact hole standard test device |
| US6539106B1 (en) * | 1999-01-08 | 2003-03-25 | Applied Materials, Inc. | Feature-based defect detection |
| JP3732738B2 (ja) * | 2000-12-08 | 2006-01-11 | ファブソリューション株式会社 | 半導体デバイス検査装置 |
| JP3633545B2 (ja) * | 2001-11-07 | 2005-03-30 | セイコーエプソン株式会社 | 電子ビームテストシステム及び電子ビームテスト方法 |
| JP3913555B2 (ja) * | 2002-01-17 | 2007-05-09 | ファブソリューション株式会社 | 膜厚測定方法および膜厚測定装置 |
| JP2004020230A (ja) * | 2002-06-12 | 2004-01-22 | Mitsubishi Electric Corp | 試験容易化回路およびテスタ |
| US7873527B2 (en) * | 2003-05-14 | 2011-01-18 | International Business Machines Corporation | Insurance for service level agreements in e-utilities and other e-service environments |
| JP4842533B2 (ja) * | 2004-10-27 | 2011-12-21 | 株式会社日立ハイテクノロジーズ | 不良検査装置 |
| US11176435B2 (en) * | 2019-02-05 | 2021-11-16 | Wiliot Ltd. | System and method for testing energy harvesting internet of things (IoT) tags |
| US11989615B2 (en) | 2022-03-21 | 2024-05-21 | Wiliot, LTD. | Wireless tag testing |
| US11880734B2 (en) | 2022-05-31 | 2024-01-23 | Wiliot, LTD. | Wireless tag testing |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3036660A1 (de) * | 1980-09-29 | 1982-05-19 | Siemens AG, 1000 Berlin und 8000 München | Anordnung fuer stroboskopische potentialmessungen mit einem elektronenstrahl-messgeraet |
| DE3110140A1 (de) * | 1981-03-16 | 1982-09-23 | Siemens AG, 1000 Berlin und 8000 München | Vorrichtung und verfahren fuer eine rasche interne logikpruefung an integrierten schaltungen |
| DE3829770A1 (de) * | 1988-09-01 | 1990-04-19 | Brust Hans Detlef | Verfahren und anordnung zur asynchronen messung von signalverlaeufen |
| JP2973554B2 (ja) * | 1991-03-19 | 1999-11-08 | 富士通株式会社 | 電子ビーム装置による電圧測定方法 |
| EP0504944B1 (en) * | 1991-03-22 | 1998-09-23 | Nec Corporation | Method of analyzing fault using electron beam |
| JPH07280890A (ja) * | 1994-04-08 | 1995-10-27 | Advantest Corp | Ｉｃ試験装置並びにそれに使われるイオンビームテスタ及びこの装置を用いたｉｃの不良部分の特定方法 |
-
1997
- 1997-06-12 JP JP9154687A patent/JPH113920A/ja not_active Withdrawn
-
1998
- 1998-06-12 US US09/097,122 patent/US6225815B1/en not_active Expired - Fee Related
-
2000
- 2000-05-31 US US09/583,836 patent/US6459282B1/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2416214A (en) * | 2004-07-15 | 2006-01-18 | New Sun Far East Corp Ltd | Hand tool having electrified body detection alarm |
| GB2416214B (en) * | 2004-07-15 | 2006-08-16 | New Sun Far East Corp Ltd | Hand tool having electrified body detection alarm |
Also Published As
| Publication number | Publication date |
|---|---|
| US6225815B1 (en) | 2001-05-01 |
| US6459282B1 (en) | 2002-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5144225A (en) | Methods and apparatus for acquiring data from intermittently failing circuits | |
| JP4828700B2 (ja) | 集積多重チャンネルアナログテスト装置のアーキテクチャ | |
| JPH113920A (ja) | 荷電粒子線装置 | |
| KR100299716B1 (ko) | Ic시험장치및방법 | |
| US6172512B1 (en) | Image processing methods for the optical detection of dynamic errors in integrated circuits | |
| US6578169B1 (en) | Data failure memory compaction for semiconductor test system | |
| US20030145268A1 (en) | Test pattern generator and test pattern generation | |
| US6163159A (en) | Charged particle beam test system | |
| US20020099993A1 (en) | Semiconductor testing apparatus and method | |
| JPH03229179A (ja) | 荷電ビーム装置 | |
| JP2001196297A (ja) | 露光装置 | |
| JP3609780B2 (ja) | ジッタ測定装置及び方法、並びにこのジッタ測定装置を備えた半導体集積回路試験装置 | |
| EP0390675B1 (en) | Method and apparatus for acquiring data from intermittently failing circuits | |
| JP2630933B2 (ja) | Ｉｃ内部ロジツクテスト装置 | |
| US6125461A (en) | Method for identifying long paths in integrated circuits | |
| JP2595879B2 (ja) | 半導体装置の動作解析装置 | |
| JP2743486B2 (ja) | ビーム電流計測系の検定方法 | |
| US20030088379A1 (en) | Electron beam test system and electron beam test method | |
| JP2837451B2 (ja) | 電子ビームテスタの測定タイミング生成装置 | |
| JPH02297855A (ja) | 電子ビームテスタ装置の信号処理方法 | |
| JP2002189037A (ja) | サンプリングデジタイザ及びこのサンプリングデジタイザを備えた半導体集積回路試験装置 | |
| JPS61107170A (ja) | 電子ビ−ムプロ−ビング装置 | |
| JPH0310177A (ja) | ストロボ電子ビーム装置 | |
| JPH01307679A (ja) | 半導体装置の自動不良解析装置 | |
| JPH11242071A (ja) | 荷電粒子線試験装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040907 |