JP2630933B2

JP2630933B2 - Ｉｃ内部ロジツクテスト装置

Info

Publication number: JP2630933B2
Application number: JP61087809A
Authority: JP
Inventors: 忠 ▲高▼橋; 庄治平塚; 隆夫堀江
Original assignee: Anritsu Corp
Current assignee: Anritsu Corp
Priority date: 1986-04-16
Filing date: 1986-04-16
Publication date: 1997-07-16
Anticipated expiration: 2012-07-16
Also published as: JPS62245166A

Description

【発明の詳細な説明】（産業上の利用分野）本発明は，レーザ光を用いた半導体IC等の被測定素子
のロジックアナライザの改良に係り，該ロジックアナラ
イザにICロジックテスタを付加することにより、その機
能の向上を図ったもので、IC内部のトランジスタのロジ
ック動作を解析する非接触、非破壊のIC内部ロジックテ
スト装置に関するものである。

（従来の技術）レーザ技術を用いてIC内部のトランジスタのロジック
動作を解析する非接触，非破壊のICロジックレーザアナ
ライザで被測定素子（以下DUTと言う）のテストを行う
技術が開示されている。半導体IC内部のトランジスタに
レーザを照射した場合、そのトランジスタが導通しない
ものであれば、供試装置の電源電流が僅かに（例えば、
マイクロアンペアという単位で）変化する。従って、回
路内の選択されたトランジスタの導通状態を特定の時間
に判断することができる。これにより、入力されるクロ
ック信号に対して、トランジスタのロジック動作を解析
することができる（特願昭59−206975号（特開昭60−10
8768号公報））。また、DUTを駆動する為のテストパタ
ーン信号が必要となる。その為、専用のパターン発生器
を用意し，テストパターン発生プログラムを組んで使用
していた。しかしながらIC設計・製造技術の進歩が目覚
ましく，かつ,ICの微細化が進み，そのパターンは複雑
且つ長大になってきた。また，テストパターン信号のチ
ャンネル数も非常に大きくなった。これらの条件に専用
のパターン発生器で対応するには多くの時間を要し、か
つ，面倒な作業であり困難になってきている。またDUT
のテストパターンを所有しているICロジックテスタと同
等のパターン発生器は高価なもので，通常では入手不可
能であった。

（発明が解決しようとする問題点）従来での技術では，レーザ光を用いたロジックアナラ
イザを用いてDUTをテストするには，同じテストパター
ン信号を何度も繰り返し走らせ，任意のステイトでクロ
ック信号を停止させ，パターン信号を一定期間保持させ
なければならず，これらの制御はレーザ光を用いた被測
定素子（DUT）のロジックアナライザのコントローラに
よって行われる。一方制御されるICロジックテスタには
外部から直接制御を受ける機能が無く，ハードウェアを
改造したり，これら２つの違った装置間にICロジックテ
スタのパターン発生器とほぼ同性能のインターフェース
を用意しなければならない。しかもそのインターフェー
スは高価なものになり，そのインターフェースを制御す
る為，新たに制御用の信号を用意しなければならない。

（発明の目的）本発明はこれらの問題点を解決する為に、ICロジック
テスタのDUTのテストパターン情報と、出力に対する期
待情報とをもっているICロジックテスタをパターン発生
源として使用した点に特徴をもつ、レーザ光を用いた被
測定素子のロジックアナライザを提供することを目的と
したものである。

（問題点を解決するための手段）この発明ではレーザ光を用いた被測定素子のロジック
アナライザとICロジックテスタを同期連動させる為に,I
Cロジックテスタではクロック信号と，トリガ信号と，
テストパターン信号を発生させ，これらの信号をレーザ
光を用いた被測定素子のロジックアナライザへ供給する
ようにし，また，フェイルパターンストップ機能，すな
わち、障害を検知する処理を開始するときは、それ以降
のクロック信号とテストパターンの発生とを停止する機
能を用意する。一方レーザ光を用いた被測定素子のロジ
ックアナライザでは，クロック信号とトリガ信号を受
け，クロック信号の停止位置を決めるクロックインヒビ
ット信号，すなわち，クロック信号機能停止を指令する
信号を発生させ，順次その停止位置を制御し，テストパ
ターン信号を保持させたままで，レーザ光を照射して，
データを取り込む。即ちICロジックテスタでは，前記ク
ロックインヒビット信号と接続した受信ピンを“ケア
（CARE）”とし、残り受信ピン全てを“ドントケア（DO
N'T CARE）”とし，この受信ピンの期待値を“低レベ
ル”とし，“高レベル”を検出するとクロック信号を停
止させ，一定の時間テストパターン信号を保持するサブ
ルーチンをテストプログラムに追加している。

（実施例）以下図面に基づいて本発明の実施例を説明する。

第１図は本発明のブロック構成の概略を，第２図はIC
レーザロジックアナライザの接続の一実施例の概略を示
すものである。

第１図において１はICのロジックを解析するICロジックテスタであ
り，２はICを動作させるテストパターン信号を発生するパ
ターン発生器であり，３は２で発生したテストパターン信号を出力するドラ
イバであり，４はテストレートを決めるクロック信号を出力するド
ライバであり，５は同じ繰り返しパターンでテストシーケンスをスタ
ートさせる為のトリガ信号を出力するドライバーであ
る。

６はクロック信号とテストパターンの発生停止を制御
するクロックインヒビット信号を入力する為のレシーバ
であり，７はテストをされる被測定素子（DUT）であり，８はDUTにレーザを照射し，ロジックデータを採集す
る為のプローバであり，９はクロック信号とトリガー信号を受け，プローバ８
のテストシーケンスの制御とクロックイヒビット信号の
発生を制御する為のコントローラであり， 10はレーザ光を用いたDUTのICロジックアナライザで
あり， 20はDUTの障害を検知するためのときを検知する手段
であり， 21は障害を検知したとき，それ以降のクロック信号と
テストパターンの発生とを停止する手段である。

第２図において 11はICロジックテスタ１のテストを実施するテストス
テーションであり， 12はICロジックテスタ１全体を制御するテスタコンソ
ールであり， 13は前記パターン信号をDUTに伝送するパターンケー
ブルであり， 14は前記クロック信号をコントローラ９に伝送する同
軸ケーブルであり， 15は前記トリガー信号をコントローラ９に伝送する同
軸ケーブルであり， 16は前記クロックインヒビット信号を，コントローラ
９からテストステーション11へ伝送する同軸ケーブルで
あり， 17は前記ケーブル13,ケーブル14,ケーブル15,ケーブ
ル16が結線され，これらのケーブルがテストステーショ
ンと接続する為のDUTボードであり， 18はパターンケーブル13とDUTを接続する為のコネク
ターであり， 24,25,26は同軸ケーブル14,15,16をそれぞれコントロ
ーラ９へ接続するコネクターである。

上記したような構成の動作を次に述べる。

レーザ光を用いた被測定素子のロジックアナライザ
（以下ICロジックレーザアナライザと呼ぶ）10は,ICロ
ジックテスタ１と同期動作しているときに正確に動作す
るものである。まず，パターン発生器２で発生したテス
トパターン信号はDUT7へ供給されDUT7を動作させる。次
にクロック信号はコントローラ９へ供給され，コントロ
ーラ９はクロック信号をテストレートとして動作し，ト
リガ信号はコントローラ９へ供給され同じ繰り返しパタ
ーンでテストシーケンスをスタートさせる。クロック信
号とテストパターン発生を停止させる為のクロックイン
ヒビット信号はコントローラ９が発生し，パターン発生
器のレシーバ６に接続される。ICロジックテスタ１のテ
ストプログラムを変更してこのクロックインヒビット信
号を“ケア（CARE）”他のレシーバは“ドントケア（DO
N'T CARE）”としてこの信号の期待値を“低”レベルと
設定する。さらにICロジックテスタ１にフェイルパター
ンストップ機能を設定して，クロックインヒビット信号
が“低”レベルから“高”レベルに変化したとき，その
状態で、障害を検知するために、それ以降のテストパタ
ーン信号やクロック信号の発生を停止させるようにし，
一定時間経過後，テストパターンループのスタートに戻
るように，サブルーチンを利用して，テストプログラム
を変更しておく。

テストフローは第３図，タイミングチャートは第４図
に示す。ICロジックテスタを手動で起動させ（１），パ
ターン発生器２はコントローラの動作状態を特定の条件
に初期値化すなわち，スタンバイ状態にセットする為に
クロック信号のみを発生させ，コントローラ（９）へ送
る（２）。

次にテストパターンループが開始する（３）。クロッ
クインヒビット信号（ニ）が“低”レベルとなってい
る。（４）のとき，次のクロック信号（ニ）が１ケ発生
し，テストパターン信号（イ）も次のステートに進む
（５）。この状態では、テストパターン信号（イ）があ
らかじめ設定した最大のステートになっていないので
（６），このテストパターンループは（４）に戻る。こ
のようにクロックインヒビット信号（ニ）が“低”レベ
ルの状態のときはクロック信号（ロ）が１ケずつ発生
し，これに同期して，テストパターン信号（イ）も１ス
テートずつ変化している。この状態でテストパターン信
号（イ）のステートが，そのパターンの最大になったと
き（６），再びテストパターンループのスタートに戻る
（３）。即ち（３），（４），（５），（６）のステッ
プを繰り返し動作する。

このテストパターン信号（イ）の任意のステートに，
トリガ信号（ハ）を発生させるようにテストプログラム
を組んでおくと，パターン発生器２はトリガ信号（ハ）
を発生し，コントローラ９へ送られる。コントローラ９
はこのトリガ信号（ハ）を受け，テストシーケンスを開
始しテストシーケンスにしたがって任意のステートにク
ロックインヒビット信号（ニ）を発生させる。即ちIC内
部のロジックデータを採集するため，クロックインヒビ
ット信号（ニ）を“Low"から“High"レベルに変化させ
る。このとき被測定素子に障害が発生しているか否か
を、ICロジックアナライザ10で測定を開始する（ト）、
テストフローはサブルーチン（７）へ入り，クロック信
号（ロ）は停止し，テストパターン信号（イ）はその状
態を一定時間（t1）だけ保持する。その保持時間中に,I
Cロジックアナライザ10ではレーザ光をDUT7に照射し，
そのロジックアデータを採集する。この保持間は少なく
とも30μｓが必要である。データ採集が完了するとクロ
ックインヒビット信号（ロ）は“高”レベルから“低”
レベルに変わり，テストフローはパターンループのスタ
ート（３）に戻り，再びスタートする。

（発明の効果）本発明によればレーザ光を用いたDUTのロジックアナ
ライザの動作を制御するために、従来のICロジックテス
タで使用されていたクロック信号、テストパターン信
号、トリガ信号とを同期して用いることとした。そのた
め、第２図に示すように３本の制御（クロック、トリ
ガ、クロックインヒビット）信号線と、パターン信号ケ
ーブルとをICロジックテスタとレーザ光を用いたDUTの
ロジックアナライザ間を、DUTボードとコネクタで、接
続するだけでハードウエアを改造したり、高価なインタ
ーフェースを用意せず、ICロジックテスタのもっている
テスタパターン信号を用いてIC内部のトランジスタのロ
ジック動作を解析することが出来る。さらに、操作性が
大幅に向上するとともに、測定時間の大幅な短縮が図れ
た。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック構成図，第２図は
一実施例の詳細説明図，第３図はテストフローチャー
ト，第４図はタイミングチャートである。図中の１はICロジックテスタ,2はパターン発生器,3,4,5
はドライバ,6はレシーバ,7は被測定素子（DUT）,8はプ
ローバ,9はコントローラ,10はICロジックアナライザ,20
は検知するためのときを検知する手段,21は停止する手
段，イはテストパターン信号，ロはクロック信号，ハは
トリガ信号，ニはクロックインヒビット信号を示す。

Claims

(57)【特許請求の範囲】

【請求項１】ICを構成するトランジスタにレーザ光を照
射し、ICの電源電流が増加するか否かにより、該トラン
ジスタの導通状態を観測し、IC内部のロジック動作を解
析するIC内部ロジックテスト装置であって、被測定素子（DUT）のロジックを解析するICロジックテ
スタ（１）並びに、レーザ光を被測定素子に照射してロ
ジックデータを採取するプローバ（８）と、該ICロジッ
クテスタが発生するクロック信号とトリガ信号とを受け
て該プローバのテストシーケンスの制御とクロックイン
ヒビット信号の発生とを制御するコントローラ（９）と
で成るロジックアナライザ（10）によって構成され、該ICロジックテスタと該ロジックアナライザとは、クロ
ック信号、トリガ信号、及びクロックインヒビット信号
の３本の制御信号線（14、15、16）、及び被測定素子に
テストパターン信号を送信するための信号線（13）によ
って接続されており、被測定素子の障害を検知するときは、該コントローラに
よってクロックインヒビット信号が発生され、所定時間
にわたり、クロック信号とテストパターン信号との発生
を停止する手段（21）を該ICロジックテスタが備えてい
ることを特徴とするIC内部ロジックテスト装置。