JPH11354812A - 薄膜トランジスタ及びその製造方法 - Google Patents
薄膜トランジスタ及びその製造方法Info
- Publication number
- JPH11354812A JPH11354812A JP10358628A JP35862898A JPH11354812A JP H11354812 A JPH11354812 A JP H11354812A JP 10358628 A JP10358628 A JP 10358628A JP 35862898 A JP35862898 A JP 35862898A JP H11354812 A JPH11354812 A JP H11354812A
- Authority
- JP
- Japan
- Prior art keywords
- conductive material
- semiconductor layer
- gate electrode
- etching
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 238000005530 etching Methods 0.000 claims abstract description 56
- 239000010408 film Substances 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 238000000034 method Methods 0.000 claims abstract description 15
- 239000004020 conductor Substances 0.000 claims description 80
- 239000004065 semiconductor Substances 0.000 claims description 33
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 49
- 238000009413 insulation Methods 0.000 abstract 2
- 239000011651 chromium Substances 0.000 description 29
- 239000007789 gas Substances 0.000 description 28
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 26
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 24
- 229910052750 molybdenum Inorganic materials 0.000 description 24
- 239000011733 molybdenum Substances 0.000 description 24
- 229910052804 chromium Inorganic materials 0.000 description 22
- 239000000460 chlorine Substances 0.000 description 13
- 229920002120 photoresistant polymer Polymers 0.000 description 13
- 239000007772 electrode material Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 238000000059 patterning Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 5
- 238000002161 passivation Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 3
- 229910052731 fluorine Inorganic materials 0.000 description 3
- 239000011737 fluorine Substances 0.000 description 3
- 229910000599 Cr alloy Inorganic materials 0.000 description 2
- 229910000990 Ni alloy Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000010419 fine particle Substances 0.000 description 2
- 238000007429 general method Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 229910001120 nichrome Inorganic materials 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- SURLGNKAQXKNSP-DBLYXWCISA-N chlorin Chemical compound C\1=C/2\N/C(=C\C3=N/C(=C\C=4NC(/C=C\5/C=CC/1=N/5)=CC=4)/C=C3)/CC\2 SURLGNKAQXKNSP-DBLYXWCISA-N 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/978—Semiconductor device manufacturing: process forming tapered edges on substrate or adjacent layers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Drying Of Semiconductors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 １回のエッチング工程でソース及びドレイン
電極を形成して工程を簡略化するのに適した薄膜トラン
ジスタ及びその製造方法を提供すること。 【解決手段】 薄膜トランジスタは、基板６１と、前記
基板６１上に形成されたゲート電極６４と、前記ゲート
電極６４を含む基板６１の全面に形成されたゲート絶縁
膜６５と、前記ゲート絶縁膜６５上に形成された非晶質
シリコン層６６と、前記非晶質シリコン層６６上に形成
されたｎ+非晶質シリコン層６７と、前記ゲート電極に
対応する非晶質シリコン層６６の表面が露出するように
前記ｎ+非晶質シリコン層６７上で分離形成されるソー
ス及びドレイン電極７１ａ，７１ｂとから構成され、前
記非晶質シリコン層６６の露出部に隣接する前記ソース
及びドレイン電極７１ａ，７１ｂのエッジ部が階段状を
なし、そのエッジ部の側面が傾斜していることを特徴と
する。
電極を形成して工程を簡略化するのに適した薄膜トラン
ジスタ及びその製造方法を提供すること。 【解決手段】 薄膜トランジスタは、基板６１と、前記
基板６１上に形成されたゲート電極６４と、前記ゲート
電極６４を含む基板６１の全面に形成されたゲート絶縁
膜６５と、前記ゲート絶縁膜６５上に形成された非晶質
シリコン層６６と、前記非晶質シリコン層６６上に形成
されたｎ+非晶質シリコン層６７と、前記ゲート電極に
対応する非晶質シリコン層６６の表面が露出するように
前記ｎ+非晶質シリコン層６７上で分離形成されるソー
ス及びドレイン電極７１ａ，７１ｂとから構成され、前
記非晶質シリコン層６６の露出部に隣接する前記ソース
及びドレイン電極７１ａ，７１ｂのエッジ部が階段状を
なし、そのエッジ部の側面が傾斜していることを特徴と
する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置に係り、
特に薄膜トランジスタ及びその製造方法に関する。
特に薄膜トランジスタ及びその製造方法に関する。
【０００２】
【従来の技術】一般に、薄膜トランジスタは、液晶表示
素子における各ピクセル領域の画像データ信号をスイッ
チングするスイッチング素子として広く用いられてい
る。また、１Ｍ級以上のＳＲＡＭセルのＣＭＯＳロード
トランジスタやロードレジスタの代わりに用いられたり
もする。
素子における各ピクセル領域の画像データ信号をスイッ
チングするスイッチング素子として広く用いられてい
る。また、１Ｍ級以上のＳＲＡＭセルのＣＭＯＳロード
トランジスタやロードレジスタの代わりに用いられたり
もする。
【０００３】一般な液晶ディスプレイ素子（ＬＣＤ：Li
quid Crystal Display）は、概して上板、下板、そして
上板と下板との間に封入された液晶を含む。上板には、
ブラックマトリックス層、共通電極、そして色相を表す
ためのＲ（赤）、Ｇ（緑）、Ｂ（青）のカラーフィルタ
層が配置される。下板は、互いに交差するように配置さ
れたデータ線とゲート線とによって形成されるマトリッ
クス形状の画素領域を有する。そして、各画素領域には
画素電極が形成され、液晶キャパシタに蓄積された電荷
をコントロールするためにアナログスイッチのように動
作する非晶質薄膜トランジスタが形成される。
quid Crystal Display）は、概して上板、下板、そして
上板と下板との間に封入された液晶を含む。上板には、
ブラックマトリックス層、共通電極、そして色相を表す
ためのＲ（赤）、Ｇ（緑）、Ｂ（青）のカラーフィルタ
層が配置される。下板は、互いに交差するように配置さ
れたデータ線とゲート線とによって形成されるマトリッ
クス形状の画素領域を有する。そして、各画素領域には
画素電極が形成され、液晶キャパシタに蓄積された電荷
をコントロールするためにアナログスイッチのように動
作する非晶質薄膜トランジスタが形成される。
【０００４】図１は、一般な液晶ディスプレイ素子のレ
イアウトを示す平面図である。即ち、図１に示すよう
に、下板（図示しない）には一方向に形成された複数個
の走査線１１と、各走査線１１から延長されるゲート電
極１１ａと、走査線１１と交差する方向に形成されたデ
ータ線１２と、データ線１２から延長されるソース電極
１２ａ及びドレイン電極１２ｂからなる薄膜トランジス
タとが一定の間隔をもってマトリックス形状に形成され
ている。
イアウトを示す平面図である。即ち、図１に示すよう
に、下板（図示しない）には一方向に形成された複数個
の走査線１１と、各走査線１１から延長されるゲート電
極１１ａと、走査線１１と交差する方向に形成されたデ
ータ線１２と、データ線１２から延長されるソース電極
１２ａ及びドレイン電極１２ｂからなる薄膜トランジス
タとが一定の間隔をもってマトリックス形状に形成され
ている。
【０００５】図示していないが、上板には前記下板に形
成された画素電極（図示せず）を除いた部分で光の透過
を遮断するために、複数の網状のブラックマトリックス
層（図示せず）が積層されている。各ブラックマトリッ
クス層の間には、色相を表すためのＲ，Ｇ，Ｂカラーフ
ィルタ層（図示せず）がそれぞれ介在されている。そし
て、前記カラーフィルタ層とブラックマトリックス層と
にわたって共通電極（図示せず）が形成されている。
成された画素電極（図示せず）を除いた部分で光の透過
を遮断するために、複数の網状のブラックマトリックス
層（図示せず）が積層されている。各ブラックマトリッ
クス層の間には、色相を表すためのＲ，Ｇ，Ｂカラーフ
ィルタ層（図示せず）がそれぞれ介在されている。そし
て、前記カラーフィルタ層とブラックマトリックス層と
にわたって共通電極（図示せず）が形成されている。
【０００６】一般的な薄膜トランジスタは、図２に示す
ように、絶縁基板２１上の所定の領域にゲート電極１１
ａが形成され、ゲート電極１１ａを含む絶縁基板２１上
にゲート絶縁膜２２が形成され、ゲート電極１１ａを充
分含むようにゲート絶縁膜２２上に非晶質シリコン層２
３が形成される。ゲート電極１１ａの上部の非晶質シリ
コン層２３が所定部分露出するようにｎ+シリコン層か
らなるオーミック層２４が形成され、オーミック層２４
上にソース電極１２ａ及びドレイン電極１２ｂが形成さ
れる。ここで、ソース及びドレイン電極１２ａ，１２ｂ
を構成する物質はモリブデン（Ｍｏ）である。
ように、絶縁基板２１上の所定の領域にゲート電極１１
ａが形成され、ゲート電極１１ａを含む絶縁基板２１上
にゲート絶縁膜２２が形成され、ゲート電極１１ａを充
分含むようにゲート絶縁膜２２上に非晶質シリコン層２
３が形成される。ゲート電極１１ａの上部の非晶質シリ
コン層２３が所定部分露出するようにｎ+シリコン層か
らなるオーミック層２４が形成され、オーミック層２４
上にソース電極１２ａ及びドレイン電極１２ｂが形成さ
れる。ここで、ソース及びドレイン電極１２ａ，１２ｂ
を構成する物質はモリブデン（Ｍｏ）である。
【０００７】このように一般的な薄膜トランジスタの製
造方法は次の通りである。図３（ａ）乃至図４（ｂ）は
一般的な薄膜トランジスタの製造方法を工程順に説明す
るための断面図であり、図１のＩ−Ｉ’線に沿ったもの
である。
造方法は次の通りである。図３（ａ）乃至図４（ｂ）は
一般的な薄膜トランジスタの製造方法を工程順に説明す
るための断面図であり、図１のＩ−Ｉ’線に沿ったもの
である。
【０００８】図３（ａ）に示すように、絶縁基板２１上
の所定の領域にゲート電極１１ａを形成する。ゲート電
極１１ａを含む基板２１の全面に窒化シリコン（Ｓｉ
Ｎ）のような絶縁物質を形成してゲート絶縁膜２２を形
成する。この時、ゲート絶縁膜２２として用いられる絶
縁物質は、ストレージキャパシタ領域ではキャパシタ誘
電膜として作用する。
の所定の領域にゲート電極１１ａを形成する。ゲート電
極１１ａを含む基板２１の全面に窒化シリコン（Ｓｉ
Ｎ）のような絶縁物質を形成してゲート絶縁膜２２を形
成する。この時、ゲート絶縁膜２２として用いられる絶
縁物質は、ストレージキャパシタ領域ではキャパシタ誘
電膜として作用する。
【０００９】図３（ｂ）に示すように、ゲート絶縁膜２
２上に非晶質シリコン層３２とｎ+シリコン層３３とを
形成する。以後、図４（ａ）に示すように、ゲート電極
１１ａを充分含むようにｎ+シリコン層３３と非晶質シ
リコン層３２を選択的に除去する。次に、前記ｎ+シリ
コン層３３を含む基板２１の全面にソース及びドレイン
電極物質としてのモリブデン（Ｍｏ）を蒸着した後、チ
ャネル領域に対応する非晶質シリコン層３２が露出する
ようにソース及びドレイン電極物質とｎ+シリコン層３
３とを順次エッチングしてソース１２ａ及びドレイン電
極１２ｂを形成する。この時、ピクセル領域のストレー
ジキャパシタ領域のゲート絶縁膜２２上にもソース及び
ドレイン電極物質としてのモリブデン（図示せず）がパ
ターニングされて、後続の工程で画素電極と接続され
る。
２上に非晶質シリコン層３２とｎ+シリコン層３３とを
形成する。以後、図４（ａ）に示すように、ゲート電極
１１ａを充分含むようにｎ+シリコン層３３と非晶質シ
リコン層３２を選択的に除去する。次に、前記ｎ+シリ
コン層３３を含む基板２１の全面にソース及びドレイン
電極物質としてのモリブデン（Ｍｏ）を蒸着した後、チ
ャネル領域に対応する非晶質シリコン層３２が露出する
ようにソース及びドレイン電極物質とｎ+シリコン層３
３とを順次エッチングしてソース１２ａ及びドレイン電
極１２ｂを形成する。この時、ピクセル領域のストレー
ジキャパシタ領域のゲート絶縁膜２２上にもソース及び
ドレイン電極物質としてのモリブデン（図示せず）がパ
ターニングされて、後続の工程で画素電極と接続され
る。
【００１０】図４（ｂ）に示すように、ソース及びドレ
イン電極１２ａ，１２ｂを含んで基板２１の上方にパッ
シベーション層３４を形成すると、薄膜トランジスタの
製造工程が完了する。
イン電極１２ａ，１２ｂを含んで基板２１の上方にパッ
シベーション層３４を形成すると、薄膜トランジスタの
製造工程が完了する。
【００１１】ところが、このような薄膜トランジスタの
製造方法において、ソース及びドレイン電極１２ａ，１
２ｂを形成するためのエッチング工程時に用いられるエ
ッチングガスとしてはフッ素（Ｆ）ガスを用いるが、フ
ッ素ガスに対するｎ+シリコン層３３と非晶質シリコン
層３２のエッチング選択比を確保することができない。
製造方法において、ソース及びドレイン電極１２ａ，１
２ｂを形成するためのエッチング工程時に用いられるエ
ッチングガスとしてはフッ素（Ｆ）ガスを用いるが、フ
ッ素ガスに対するｎ+シリコン層３３と非晶質シリコン
層３２のエッチング選択比を確保することができない。
【００１２】従って、このような問題を改善するために
フッ素ガスの代わりに塩素（Ｃｌ）ガスを用いる場合、
ストレージキャパシタ領域のストレージキャパシタ領域
のゲート絶縁膜２２とのエッチング選択比が小さすぎ
て、ゲート絶縁膜２２にオーバーエッチングが生じ、ひ
いてはゲート絶縁膜２２に開口が形成される現象を招
く。
フッ素ガスの代わりに塩素（Ｃｌ）ガスを用いる場合、
ストレージキャパシタ領域のストレージキャパシタ領域
のゲート絶縁膜２２とのエッチング選択比が小さすぎ
て、ゲート絶縁膜２２にオーバーエッチングが生じ、ひ
いてはゲート絶縁膜２２に開口が形成される現象を招
く。
【００１３】次に添付図面を参照して、上記問題点に鑑
みてなされた従来の薄膜トランジスタの製造方法を説明
する。図５（ａ）乃至図８（ｂ）は従来の薄膜トランジ
スタの製造方法を工程順に説明するための断面図であ
る。
みてなされた従来の薄膜トランジスタの製造方法を説明
する。図５（ａ）乃至図８（ｂ）は従来の薄膜トランジ
スタの製造方法を工程順に説明するための断面図であ
る。
【００１４】図５（ａ）に示すように、基板４１上の所
定の領域にクロム４２とモリブデン４３とからなるゲー
ト物質４４を形成する。ここで、ゲート物質４４は２つ
の層４２，４３で形成されても、一つの層で形成されて
もよい。
定の領域にクロム４２とモリブデン４３とからなるゲー
ト物質４４を形成する。ここで、ゲート物質４４は２つ
の層４２，４３で形成されても、一つの層で形成されて
もよい。
【００１５】図５（ｂ）に示すように、通常のパターニ
ング工程でゲート物質４４をパターニングしてゲート電
極４４ａを形成する。ここで、クロム（Ｃｒ）上にモリ
ブデン（Ｍｏ）の形成された２つの層のゲート電極４４
ａをパターニングするに際して、反応性イオンエッチン
グ（ＲＩＥ：Reactive Ion Etching）を用いると、ゲー
ト電極４４ａの側面、即ちエッジ部の側面が傾斜してい
る。
ング工程でゲート物質４４をパターニングしてゲート電
極４４ａを形成する。ここで、クロム（Ｃｒ）上にモリ
ブデン（Ｍｏ）の形成された２つの層のゲート電極４４
ａをパターニングするに際して、反応性イオンエッチン
グ（ＲＩＥ：Reactive Ion Etching）を用いると、ゲー
ト電極４４ａの側面、即ちエッジ部の側面が傾斜してい
る。
【００１６】前記のように、ゲート電極４４ａをパター
ニングした後、図５（ｃ）に示すように、ゲート電極４
４ａを含んだ基板４１の全面にゲート絶縁膜４５を蒸着
する。この時、ゲート電極４４ａのエッジ部の側面が傾
斜しているため、該当領域におけるカバレージを改善す
ることができる。このように、エッジ部の側面が傾斜し
ているゲート電極、そしてそれによるステップカバレー
ジの改善技術は米国特許第７，５９３，４２１号に記述
されている。
ニングした後、図５（ｃ）に示すように、ゲート電極４
４ａを含んだ基板４１の全面にゲート絶縁膜４５を蒸着
する。この時、ゲート電極４４ａのエッジ部の側面が傾
斜しているため、該当領域におけるカバレージを改善す
ることができる。このように、エッジ部の側面が傾斜し
ているゲート電極、そしてそれによるステップカバレー
ジの改善技術は米国特許第７，５９３，４２１号に記述
されている。
【００１７】次に、図６（ａ）に示すように、ゲート絶
縁膜４５上に非晶質シリコン４６をゲート絶縁膜４５の
蒸着に使用した真空チャンバで連続して蒸着する。そし
て、非晶質シリコン４６上にｎ+非晶質シリコン４７を
連続して蒸着する。
縁膜４５上に非晶質シリコン４６をゲート絶縁膜４５の
蒸着に使用した真空チャンバで連続して蒸着する。そし
て、非晶質シリコン４６上にｎ+非晶質シリコン４７を
連続して蒸着する。
【００１８】以後、図６（ｂ）に示すように、基板４１
上で薄膜トランジスタの形成される領域を除いた領域の
ｎ+非晶質シリコン４７、非晶質シリコン４６を選択的
に除去する。
上で薄膜トランジスタの形成される領域を除いた領域の
ｎ+非晶質シリコン４７、非晶質シリコン４６を選択的
に除去する。
【００１９】図６（ｃ）に示すように、パターニングさ
れたｎ+非晶質シリコン４７及び非晶質シリコン４６を
含むゲート絶縁膜４５上にソース及びドレイン電極物質
として、第１導電性物質４８を０.０１〜０.１μｍの厚
さに蒸着する。ここで、第１導電性物質４８として通常
クロム（Ｃｒ）を使用するが、ニクロム（ニッケルとク
ロムの合金）やタンタルのようにｎ+非晶質シリコン４
７との優れたオーム接触を有する物質を使用する。
れたｎ+非晶質シリコン４７及び非晶質シリコン４６を
含むゲート絶縁膜４５上にソース及びドレイン電極物質
として、第１導電性物質４８を０.０１〜０.１μｍの厚
さに蒸着する。ここで、第１導電性物質４８として通常
クロム（Ｃｒ）を使用するが、ニクロム（ニッケルとク
ロムの合金）やタンタルのようにｎ+非晶質シリコン４
７との優れたオーム接触を有する物質を使用する。
【００２０】次に、第１導電性物質４８上に、前記第１
導電性物質４８より相対的に厚い第２導電性物質４９を
０.１〜１μｍの厚さに蒸着する。ここで、第２導電性
物質４９として通常モリブデンを使用するが、アルミニ
ウムまたはタングステンを使用することもできる。
導電性物質４８より相対的に厚い第２導電性物質４９を
０.１〜１μｍの厚さに蒸着する。ここで、第２導電性
物質４９として通常モリブデンを使用するが、アルミニ
ウムまたはタングステンを使用することもできる。
【００２１】第２導電性物質４９としてモリブデンを使
用する利点の一つは、第１導電性物質４８としてのクロ
ム（Ｃｒ）のみでソース及びドレイン電極を形成する場
合よりさらに優れた導電性を有することである。モリブ
デンを使用する他の利点は、ソース及びドレイン電極と
ｎ+非晶質シリコン４７との良好なオーム接触を有する
ことである。
用する利点の一つは、第１導電性物質４８としてのクロ
ム（Ｃｒ）のみでソース及びドレイン電極を形成する場
合よりさらに優れた導電性を有することである。モリブ
デンを使用する他の利点は、ソース及びドレイン電極と
ｎ+非晶質シリコン４７との良好なオーム接触を有する
ことである。
【００２２】次に、図７（ａ）に示すように、第２導電
性物質４９上にフォトレジスト５０を塗布する。以後、
薄膜トランジスタのチャネル領域に相当する部位のフォ
トレジスト５０を除去するが、この時、フォトレジスト
５０のエッジ部の側面が４５°の傾きを有するようにパ
ターニングする。
性物質４９上にフォトレジスト５０を塗布する。以後、
薄膜トランジスタのチャネル領域に相当する部位のフォ
トレジスト５０を除去するが、この時、フォトレジスト
５０のエッジ部の側面が４５°の傾きを有するようにパ
ターニングする。
【００２３】次に、図７（ｂ）に示すように、フォトレ
ジスト５０をマスクとして、前記第１導電性物質４８が
影響を受けないエッチング条件の下で前記第２導電性物
質４９をエッチングする。この時。フォトレジスト５０
のエッジ部の側面が傾斜するようにパターニングされて
いるため、前記第２導電性物質４９のエッジ部の側面も
傾斜するようにパターニングされる。そして、エッチン
グによる条件は３７.５ｓｃｃｍ(standard cubic centi
meter per minute)のＳＦ6ガス、６.５ｓｃｃｍのＣｌ2
ガス、１６ｓｃｃｍのＯ2ガスと、６５ｍＴｏｒｒの圧
力を保ち、Ｒｆプラズマ状態でエッチングすることであ
る。
ジスト５０をマスクとして、前記第１導電性物質４８が
影響を受けないエッチング条件の下で前記第２導電性物
質４９をエッチングする。この時。フォトレジスト５０
のエッジ部の側面が傾斜するようにパターニングされて
いるため、前記第２導電性物質４９のエッジ部の側面も
傾斜するようにパターニングされる。そして、エッチン
グによる条件は３７.５ｓｃｃｍ(standard cubic centi
meter per minute)のＳＦ6ガス、６.５ｓｃｃｍのＣｌ2
ガス、１６ｓｃｃｍのＯ2ガスと、６５ｍＴｏｒｒの圧
力を保ち、Ｒｆプラズマ状態でエッチングすることであ
る。
【００２４】以後、前記第２導電性物質４９のエッチン
グ時の条件を変化させ、図８（ａ）に示すように、露出
した第１導電性物質４８としてのクロムを選択的にエッ
チングすると、第１導電性物質４８と第２導電性物質４
９からなるソース電極５１及びドレイン電極５１ａが形
成される。
グ時の条件を変化させ、図８（ａ）に示すように、露出
した第１導電性物質４８としてのクロムを選択的にエッ
チングすると、第１導電性物質４８と第２導電性物質４
９からなるソース電極５１及びドレイン電極５１ａが形
成される。
【００２５】第１導電性物質４８のエッチング時の条件
は、１００ｍＴｏｒｒの圧力の下でソースガスとしてク
ロリン(chlorin)ガスを利用し、７０ｓｃｃｍのＣｌ2ガ
スと３０ｓｃｃｍのＯ2ガスを利用することである。こ
の時、第１導電性物質４８とフォトレジスト５０とのエ
ッチング率は１：１である。
は、１００ｍＴｏｒｒの圧力の下でソースガスとしてク
ロリン(chlorin)ガスを利用し、７０ｓｃｃｍのＣｌ2ガ
スと３０ｓｃｃｍのＯ2ガスを利用することである。こ
の時、第１導電性物質４８とフォトレジスト５０とのエ
ッチング率は１：１である。
【００２６】そして、第１導電性物質４８のクロムは第
２導電性物質９のエッチングストップ層として用いら
れ、第２導電性物質４９のモリブデンのエッチング速度
はクロムのエッチング速度より速い。
２導電性物質９のエッチングストップ層として用いら
れ、第２導電性物質４９のモリブデンのエッチング速度
はクロムのエッチング速度より速い。
【００２７】このように、ソース及びドレイン電極５
１，５１ａとして用いられるモリブデンとクロムとをエ
ッチングすることにより、モリブデンのエッジ部とクロ
ムのエッジ部が連続的な傾きをもつことになる。
１，５１ａとして用いられるモリブデンとクロムとをエ
ッチングすることにより、モリブデンのエッジ部とクロ
ムのエッジ部が連続的な傾きをもつことになる。
【００２８】次に、図８（ｂ）に示すように、露出した
ｎ+非晶質シリコン４７をエッチングして非晶質シリコ
ン４６の表面の所定部分を露出させ、前記フォトレジス
ト５０を除去した後、ソース電極５１及びドレイン電極
５１ａを含む基板４１の全面にパッシベーション層６０
を形成すると、従来の薄膜トランジスタの製造工程が完
了する。
ｎ+非晶質シリコン４７をエッチングして非晶質シリコ
ン４６の表面の所定部分を露出させ、前記フォトレジス
ト５０を除去した後、ソース電極５１及びドレイン電極
５１ａを含む基板４１の全面にパッシベーション層６０
を形成すると、従来の薄膜トランジスタの製造工程が完
了する。
【００２９】
【発明が解決しようとする課題】しかし、前述したよう
な従来の薄膜トランジスタの製造方法には次のような問
題があった。
な従来の薄膜トランジスタの製造方法には次のような問
題があった。
【００３０】第１に、第１導電性物質としてのモリブデ
ンと第２導電性物質としてのクロムをエッチングするに
際して、互いに異なるエッチングガスを使用するので、
２段階のエッチング工程が必要である。このため、ッチ
ングによる所要時間が長くなる。
ンと第２導電性物質としてのクロムをエッチングするに
際して、互いに異なるエッチングガスを使用するので、
２段階のエッチング工程が必要である。このため、ッチ
ングによる所要時間が長くなる。
【００３１】第２に、エッチングストップ層として用い
られるクロムが、微粒子などに起因して不均一に蒸着さ
れると穴が形成されることがある。その場合、第１導電
性物質であるモリブデンのエッチング時に、モリブデン
をエッチングするためのエッチングガスがクロムに形成
された穴を通してｎ+非晶質シリコンまで到達する。そ
の結果、ｎ+非晶質シリコンもエッチングしてしまう現
象が生じて、信号線の短絡または薄膜トランジスタの動
作不良が生じる。
られるクロムが、微粒子などに起因して不均一に蒸着さ
れると穴が形成されることがある。その場合、第１導電
性物質であるモリブデンのエッチング時に、モリブデン
をエッチングするためのエッチングガスがクロムに形成
された穴を通してｎ+非晶質シリコンまで到達する。そ
の結果、ｎ+非晶質シリコンもエッチングしてしまう現
象が生じて、信号線の短絡または薄膜トランジスタの動
作不良が生じる。
【００３２】本発明はかかる問題を解決するためのもの
で、その目的は１回のエッチング工程でソース及びドレ
イン電極を形成して工程を簡略化するのに適した薄膜ト
ランジスタ及びその製造方法を提供することにある。
で、その目的は１回のエッチング工程でソース及びドレ
イン電極を形成して工程を簡略化するのに適した薄膜ト
ランジスタ及びその製造方法を提供することにある。
【００３３】
【課題を解決するための手段】上記の目的を達成するた
めの請求項１に記載の発明では、薄膜トランジスタは、
基板と、前記基板上に形成されたゲート電極と、前記ゲ
ート電極を含む基板の全面に形成されたゲート絶縁膜
と、前記ゲート絶縁膜上に形成された第１半導体層と、
前記第１半導体層上に形成された第２半導体層と、前記
ゲート電極に対応する第２半導体層の表面が露出するよ
うに、前記第２半導体層上で分離形成されるソース及び
ドレイン電極とを備え、前記第２半導体層の露出部位に
隣接する前記ソース及びドレイン電極のエッジ部が階段
状をなし、そのエッジ部の側面が傾斜していることを特
徴とする。
めの請求項１に記載の発明では、薄膜トランジスタは、
基板と、前記基板上に形成されたゲート電極と、前記ゲ
ート電極を含む基板の全面に形成されたゲート絶縁膜
と、前記ゲート絶縁膜上に形成された第１半導体層と、
前記第１半導体層上に形成された第２半導体層と、前記
ゲート電極に対応する第２半導体層の表面が露出するよ
うに、前記第２半導体層上で分離形成されるソース及び
ドレイン電極とを備え、前記第２半導体層の露出部位に
隣接する前記ソース及びドレイン電極のエッジ部が階段
状をなし、そのエッジ部の側面が傾斜していることを特
徴とする。
【００３４】請求項２に記載の発明では、薄膜トランジ
スタは、基板と、前記基板上に形成された島状のゲート
電極と、前記ゲート電極を含む前記基板上に形成された
ゲート絶縁膜と、前記ゲート絶縁膜上に形成された第１
半導体層と、前記ゲート電極に対応する前記第１半導体
層上で分離形成された第２半導体層と、前記第２半導体
層上に形成された第１導電性物質と、前記第１導電性物
質のエッジ部の表面の一部が露出するように前記第１導
電性物質上に形成された第２導電性物質とを備えること
を特徴とする。
スタは、基板と、前記基板上に形成された島状のゲート
電極と、前記ゲート電極を含む前記基板上に形成された
ゲート絶縁膜と、前記ゲート絶縁膜上に形成された第１
半導体層と、前記ゲート電極に対応する前記第１半導体
層上で分離形成された第２半導体層と、前記第２半導体
層上に形成された第１導電性物質と、前記第１導電性物
質のエッジ部の表面の一部が露出するように前記第１導
電性物質上に形成された第２導電性物質とを備えること
を特徴とする。
【００３５】請求項３に記載の発明では、前記第２導電
性物質のエッチング速度は前記第１導電性物質のそれよ
り速く、前記第１導電性物質のエッチング速度は前記第
２半導体層のそれより速いことを特徴とする。
性物質のエッチング速度は前記第１導電性物質のそれよ
り速く、前記第１導電性物質のエッチング速度は前記第
２半導体層のそれより速いことを特徴とする。
【００３６】請求項４に記載の発明では、薄膜トランジ
スタの製造方法は、基板上に島状のゲート電極を形成す
る工程と、前記ゲート電極を含む基板の全面にゲート絶
縁膜を形成する工程と、前記ゲート絶縁膜上に第１半導
体層を形成する工程と、前記第１半導体層上に第２半導
体層を形成する工程と、前記第２半導体層上に第１導電
性物質および第２導電性物質を順に積層して形成する工
程と、前記ゲート電極に対応する前記第２半導体層の所
定部位が露出するように、かつ第１及び第２導電性物質
に階段状をなすエッジ部を形成するとともに、各エッジ
部の側面が傾斜するように、前記第１導電性物質および
前記第２導電性物質を同一のエッチングガスで連続的に
エッチングする工程とを備えることを特徴とする。
スタの製造方法は、基板上に島状のゲート電極を形成す
る工程と、前記ゲート電極を含む基板の全面にゲート絶
縁膜を形成する工程と、前記ゲート絶縁膜上に第１半導
体層を形成する工程と、前記第１半導体層上に第２半導
体層を形成する工程と、前記第２半導体層上に第１導電
性物質および第２導電性物質を順に積層して形成する工
程と、前記ゲート電極に対応する前記第２半導体層の所
定部位が露出するように、かつ第１及び第２導電性物質
に階段状をなすエッジ部を形成するとともに、各エッジ
部の側面が傾斜するように、前記第１導電性物質および
前記第２導電性物質を同一のエッチングガスで連続的に
エッチングする工程とを備えることを特徴とする。
【００３７】請求項５に記載の発明では、前記エッチン
グガスはＣｌ2＋Ｏ2ガスを用いることを特徴とする。請
求項６に記載の発明では、前記Ｃｌ2の流量は４００〜
６００ｓｃｃｍであり、Ｏ2の流量は３００〜５００ｓ
ｃｃｍを保つことを特徴とする。
グガスはＣｌ2＋Ｏ2ガスを用いることを特徴とする。請
求項６に記載の発明では、前記Ｃｌ2の流量は４００〜
６００ｓｃｃｍであり、Ｏ2の流量は３００〜５００ｓ
ｃｃｍを保つことを特徴とする。
【００３８】請求項７に記載の発明では、前記エッチン
グ時の圧力は１００〜２００ｍＴｏｒｒを保ち、Ｒｆパ
ワーは０.５〜０.８Ｗ／ｃｍ2であることを特徴とす
る。
グ時の圧力は１００〜２００ｍＴｏｒｒを保ち、Ｒｆパ
ワーは０.５〜０.８Ｗ／ｃｍ2であることを特徴とす
る。
【００３９】
【発明の実施の形態】以下、本発明の一実施形態に従う
薄膜トランジスタ及びその製造方法を添付図面を参照し
て説明する。
薄膜トランジスタ及びその製造方法を添付図面を参照し
て説明する。
【００４０】図９は本実施形態の薄膜トランジスタの構
造を示す断面図であり、図１０（ａ）〜図１２（ｂ）は
本実施形態の薄膜トランジスタの製造方法を工程順に説
明するための断面図である。
造を示す断面図であり、図１０（ａ）〜図１２（ｂ）は
本実施形態の薄膜トランジスタの製造方法を工程順に説
明するための断面図である。
【００４１】先ず、本実施形態の薄膜トランジスタは、
図９に示すように、基板６１と、基板６１上に形成され
た島状のゲート電極６４と、ゲート電極６４を含む前記
基板６１の全面に形成されたゲート絶縁膜６５と、前記
ゲート絶縁膜６５上に形成された非晶質シリコン層６６
と、チャネル領域として用いられる前記非晶質シリコン
層６６が露出するように前記非晶質シリコン層６６で分
離形成されるｎ+非晶質シリコン層６７と、前記ｎ+非晶
質シリコン層６７上に形成され、前記チャネル領域に接
するエッジ部が階段状をなし、そのエッジ部の側面が傾
斜しているソース及びドレイン電極７１ａ，７１ｂと、
前記ソース及びドレイン電極７１ａ，７１ｂを含む基板
６１の上方に形成されるパッシベーション層７２とを備
える。
図９に示すように、基板６１と、基板６１上に形成され
た島状のゲート電極６４と、ゲート電極６４を含む前記
基板６１の全面に形成されたゲート絶縁膜６５と、前記
ゲート絶縁膜６５上に形成された非晶質シリコン層６６
と、チャネル領域として用いられる前記非晶質シリコン
層６６が露出するように前記非晶質シリコン層６６で分
離形成されるｎ+非晶質シリコン層６７と、前記ｎ+非晶
質シリコン層６７上に形成され、前記チャネル領域に接
するエッジ部が階段状をなし、そのエッジ部の側面が傾
斜しているソース及びドレイン電極７１ａ，７１ｂと、
前記ソース及びドレイン電極７１ａ，７１ｂを含む基板
６１の上方に形成されるパッシベーション層７２とを備
える。
【００４２】ここで、ソース及びドレイン電極７１ａ，
７１ｂは２つの層の導電性物質６８，６９から構成され
る。即ち、第１導電性物質６８はクロム（Ｃｒ）であ
り、第２導電性物質６９はモリブデン（Ｍｏ）であり、
チャネル領域に隣接したクロムのエッジ部とモリブデン
のエッジ部が互いに一致せず階段形状を成す。
７１ｂは２つの層の導電性物質６８，６９から構成され
る。即ち、第１導電性物質６８はクロム（Ｃｒ）であ
り、第２導電性物質６９はモリブデン（Ｍｏ）であり、
チャネル領域に隣接したクロムのエッジ部とモリブデン
のエッジ部が互いに一致せず階段形状を成す。
【００４３】以下、このように構成された本実施形態の
薄膜トランジスタの製造方法を説明する。図１０（ａ）
に示すように、絶縁基板６１上にゲート電極物質として
クロム層６２を形成し、クロム層６２上にモリブデン層
６３を積層形成する。
薄膜トランジスタの製造方法を説明する。図１０（ａ）
に示すように、絶縁基板６１上にゲート電極物質として
クロム層６２を形成し、クロム層６２上にモリブデン層
６３を積層形成する。
【００４４】通常のエッチング工程でゲート電極物質を
選択的に除去してゲート電極６４を形成する。ここで、
ゲート電極６４はクロムとモリブデンとの積層構造で形
成しても、モリブデン層のみで形成してもよい。
選択的に除去してゲート電極６４を形成する。ここで、
ゲート電極６４はクロムとモリブデンとの積層構造で形
成しても、モリブデン層のみで形成してもよい。
【００４５】図１０（ｂ）に示すように、ゲート電極６
４を含んだ基板６１の全面にゲート絶縁膜６５を真空チ
ャンバ内で蒸着する。次に、ゲート絶縁膜６５蒸着時に
使用した真空チャンバ内で、ゲート絶縁膜６５上に非晶
質シリコン６６を連続して蒸着する。そして、非晶質シ
リコン６６上にｎ+非晶質シリコン６７を連続して蒸着
する。
４を含んだ基板６１の全面にゲート絶縁膜６５を真空チ
ャンバ内で蒸着する。次に、ゲート絶縁膜６５蒸着時に
使用した真空チャンバ内で、ゲート絶縁膜６５上に非晶
質シリコン６６を連続して蒸着する。そして、非晶質シ
リコン６６上にｎ+非晶質シリコン６７を連続して蒸着
する。
【００４６】以後、図６ｃに示すように、基板６１上で
薄膜トランジスタの形成される領域を除いた領域のｎ+
非晶質シリコン層６７、および非晶質シリコン層６６を
選択的に除去してパターニングする。
薄膜トランジスタの形成される領域を除いた領域のｎ+
非晶質シリコン層６７、および非晶質シリコン層６６を
選択的に除去してパターニングする。
【００４７】図１１（ａ）に示すように、パターニング
されたｎ+非晶質シリコン層６７及び非晶質シリコン層
６６を含むゲート絶縁膜６５上にソース及びドレイン電
極物質として第１導電性物質６８を蒸着する。ここで、
第１導電性物質６８はクロム（Ｃｒ）を使用している
が、ニクロム（ニッケルとクロムの合金）やタンタルの
ようにｎ＋非晶質シリコン層６７との良好なオーム接触
を有する他の物質を使用してもよい。次に、第１導電性
物質６８上に、前記第１導電性物質６８より相対的に厚
い第２導電性物質６９を蒸着する。ここで、第２導電性
物質６９としては通常モリブデンを使用するが、アルミ
ニウムまたはタングステンを使用してもよい。
されたｎ+非晶質シリコン層６７及び非晶質シリコン層
６６を含むゲート絶縁膜６５上にソース及びドレイン電
極物質として第１導電性物質６８を蒸着する。ここで、
第１導電性物質６８はクロム（Ｃｒ）を使用している
が、ニクロム（ニッケルとクロムの合金）やタンタルの
ようにｎ＋非晶質シリコン層６７との良好なオーム接触
を有する他の物質を使用してもよい。次に、第１導電性
物質６８上に、前記第１導電性物質６８より相対的に厚
い第２導電性物質６９を蒸着する。ここで、第２導電性
物質６９としては通常モリブデンを使用するが、アルミ
ニウムまたはタングステンを使用してもよい。
【００４８】図１１（ｂ）に示すように、第２導電性物
質６９上にフォトレジスト７０を塗布する。以後、フォ
トリソグラフィ法を用いて薄膜トランジスタのチャネル
領域に対応する部位のフォトレジスト７０を除去する。
質６９上にフォトレジスト７０を塗布する。以後、フォ
トリソグラフィ法を用いて薄膜トランジスタのチャネル
領域に対応する部位のフォトレジスト７０を除去する。
【００４９】図１１（ｃ）に示すように、パターニング
されたフォトレジスト７０をマスクとして第２導電性物
質６９と第１導電性物質６８を同一のエッチングガスを
用いて連続的にエッチングする。
されたフォトレジスト７０をマスクとして第２導電性物
質６９と第１導電性物質６８を同一のエッチングガスを
用いて連続的にエッチングする。
【００５０】ここで、前記エッチングガスとしてはＣｌ
2＋Ｏ2ガスを利用し、各ガスの流量はＣｌ2ガスを４０
０〜６００ｓｃｃｍの範囲とし、最も好ましくは５００
ｓｃｃｍに保つ。Ｏ2ガスは３００〜５００ｓｃｃｍの
範囲とし、最も好ましくは４００ｓｃｃｍに保つ。そし
て、エッチング時の圧力は１００〜２００ｍＴｏｒｒの
範囲とし、最も好ましくは１５０ｍＴｏｒｒを保ち、Ｒ
ｆパワーは０.５〜０.８Ｗ／ｃｍ2の範囲とし、最も好
ましくは０.６６〜０.８Ｗ／ｃｍ2を保つ。
2＋Ｏ2ガスを利用し、各ガスの流量はＣｌ2ガスを４０
０〜６００ｓｃｃｍの範囲とし、最も好ましくは５００
ｓｃｃｍに保つ。Ｏ2ガスは３００〜５００ｓｃｃｍの
範囲とし、最も好ましくは４００ｓｃｃｍに保つ。そし
て、エッチング時の圧力は１００〜２００ｍＴｏｒｒの
範囲とし、最も好ましくは１５０ｍＴｏｒｒを保ち、Ｒ
ｆパワーは０.５〜０.８Ｗ／ｃｍ2の範囲とし、最も好
ましくは０.６６〜０.８Ｗ／ｃｍ2を保つ。
【００５１】また、前記エッチング方法は反応性イオン
エッチングまたはプラズマエッチング法を利用する。こ
のように、ソース及びドレイン電極として用いられる第
１導電性物質６８及び第２導電性物質６９を一つのチャ
ンバ内でエッチング条件を変化させず連続的にエッチン
グしてソース電極７１ａとドレイン電極７１ｂをパター
ニングする。ここで、Ｃｌ2＋Ｏ2ガスを使用することに
より、第１導電性物質６８のクロムと第２導電性物質６
９のモリブデンとのエッチング比の互いに異なる特性に
よってソース及びドレインのエッジ部が階段状に形成さ
れ、かつそのエッジ部の側面が傾斜するように形成され
る。
エッチングまたはプラズマエッチング法を利用する。こ
のように、ソース及びドレイン電極として用いられる第
１導電性物質６８及び第２導電性物質６９を一つのチャ
ンバ内でエッチング条件を変化させず連続的にエッチン
グしてソース電極７１ａとドレイン電極７１ｂをパター
ニングする。ここで、Ｃｌ2＋Ｏ2ガスを使用することに
より、第１導電性物質６８のクロムと第２導電性物質６
９のモリブデンとのエッチング比の互いに異なる特性に
よってソース及びドレインのエッジ部が階段状に形成さ
れ、かつそのエッジ部の側面が傾斜するように形成され
る。
【００５２】ここで、Ｃｌ2＋Ｏ2ガスに反応するモリブ
デンとクロムのエッチング比は１０：１程度である。こ
の時、第１導電性物質６８のクロムと、クロムの下部層
であるｎ+非晶質シリコン層６７とのエッチング比は
４：１程度である。
デンとクロムのエッチング比は１０：１程度である。こ
の時、第１導電性物質６８のクロムと、クロムの下部層
であるｎ+非晶質シリコン層６７とのエッチング比は
４：１程度である。
【００５３】従って、第１導電性物質６８の蒸着時、従
来のように、微粒子によって第１導電性物質６８に穴が
形成されることにより、第１導電性物質６８の下部のｎ
+非晶質シリコン層６７がＣｌ2＋Ｏ2ガスに晒されて
も、本実施形態ではモリブデンとｎ+非晶質シリコン層
６７とのエッチング比が約４０：１に維持されるので、
ｎ+非晶質シリコン層６７がオーバエッチングされる虞
はない。
来のように、微粒子によって第１導電性物質６８に穴が
形成されることにより、第１導電性物質６８の下部のｎ
+非晶質シリコン層６７がＣｌ2＋Ｏ2ガスに晒されて
も、本実施形態ではモリブデンとｎ+非晶質シリコン層
６７とのエッチング比が約４０：１に維持されるので、
ｎ+非晶質シリコン層６７がオーバエッチングされる虞
はない。
【００５４】尚、ドレイン電極７１ｂのエッジ部に隣接
したピクセル領域におけるゲート絶縁膜６５との高いエ
ッチング選択比を確保することができるので、ゲート絶
縁膜６５が過度にエッチングされるのを防止することが
できる。
したピクセル領域におけるゲート絶縁膜６５との高いエ
ッチング選択比を確保することができるので、ゲート絶
縁膜６５が過度にエッチングされるのを防止することが
できる。
【００５５】図１２（ａ）に示すように、露出したｎ+
非晶質シリコン層６７をエッチングして非晶質シリコン
層６６を露出させた後、フォトレジスト７０を除去す
る。ただし、ｎ+非晶質シリコン層６７を除去する工程
は省略されても良い。この場合、ｎ+非晶質シリコン層
６７が露出した状態で、フォトレジスト７０が除去され
る。
非晶質シリコン層６７をエッチングして非晶質シリコン
層６６を露出させた後、フォトレジスト７０を除去す
る。ただし、ｎ+非晶質シリコン層６７を除去する工程
は省略されても良い。この場合、ｎ+非晶質シリコン層
６７が露出した状態で、フォトレジスト７０が除去され
る。
【００５６】次に、図１２（ｂ）に示すように、ソース
及びドレイン電極７１ａ，７１ｂを含む基板６１の上方
にパッシベーション層７２を形成すると、本実施形態の
薄膜トランジスタの製造工程が完了する。
及びドレイン電極７１ａ，７１ｂを含む基板６１の上方
にパッシベーション層７２を形成すると、本実施形態の
薄膜トランジスタの製造工程が完了する。
【００５７】以上説明したように、本実施形態によれ
ば、クロムとモリブデンとからなるソース及びドレイン
電極７１ａ，７１ｂのエッジ部を階段状に形成し、かつ
そのエッジ部の側面を傾斜させることで、該当部位にお
けるステップカバレージを改善することができる。ま
た、ソース及びドレイン電極７１ａ，７１ｂのパターニ
ング時にクロムとｎ+非晶質シリコン層６７との高いエ
ッチング選択比を確保することができ、素子の信頼性を
改善することができる。
ば、クロムとモリブデンとからなるソース及びドレイン
電極７１ａ，７１ｂのエッジ部を階段状に形成し、かつ
そのエッジ部の側面を傾斜させることで、該当部位にお
けるステップカバレージを改善することができる。ま
た、ソース及びドレイン電極７１ａ，７１ｂのパターニ
ング時にクロムとｎ+非晶質シリコン層６７との高いエ
ッチング選択比を確保することができ、素子の信頼性を
改善することができる。
【００５８】
【発明の効果】請求項１によれば、ソース及びドレイン
電極のエッジ部を階段状に形成し、かつそのエッジ部の
側面を傾斜させることで、該当部位におけるステップカ
バレージを改善することができる。従って、素子の信頼
性を改善する効果がある。
電極のエッジ部を階段状に形成し、かつそのエッジ部の
側面を傾斜させることで、該当部位におけるステップカ
バレージを改善することができる。従って、素子の信頼
性を改善する効果がある。
【００５９】請求項２によれば、第１及び第２導電性物
質のエッジ部が階段状をなすため、該当部位におけるス
テップカバレージを改善し、素子の信頼性を改善する効
果がある。
質のエッジ部が階段状をなすため、該当部位におけるス
テップカバレージを改善し、素子の信頼性を改善する効
果がある。
【００６０】請求項３によれば、第１導電性物質のエッ
チング速度と第２導電性物質のエッチング速度との差異
によって、前記第１及び第２導電性物質のエッジ部が階
段状にパターニングされるので、該当部位におけるステ
ップカバレージを改善することができる。
チング速度と第２導電性物質のエッチング速度との差異
によって、前記第１及び第２導電性物質のエッジ部が階
段状にパターニングされるので、該当部位におけるステ
ップカバレージを改善することができる。
【００６１】請求項４によれば、第１及び第２導電性物
質を同一のエッチングガスを用いて一度にエッチングす
ることにより、工程を簡略化することができ、エッチン
グに要する時間及び費用を節減することができる。
質を同一のエッチングガスを用いて一度にエッチングす
ることにより、工程を簡略化することができ、エッチン
グに要する時間及び費用を節減することができる。
【００６２】請求項５によれば、Ｃｌ2＋Ｏ2ガスを使用
することにより、第２導電性物質は第１導電性物質との
高いエッチング比を確保することができ、且つゲート絶
縁膜との高いエッチング比も確保することができるた
め、工程を容易に制御することができる。
することにより、第２導電性物質は第１導電性物質との
高いエッチング比を確保することができ、且つゲート絶
縁膜との高いエッチング比も確保することができるた
め、工程を容易に制御することができる。
【００６３】請求項６及び請求項７によれば、Ｃｌ2の
流量及びＯ2の流量、そして圧力及びＲｆパワーを適切
に調節することにより、各層間の高いエッチング比を確
保し且つエッジ部が階段状をなすソース及びドレイン電
極を適切に形象化することができる。
流量及びＯ2の流量、そして圧力及びＲｆパワーを適切
に調節することにより、各層間の高いエッチング比を確
保し且つエッジ部が階段状をなすソース及びドレイン電
極を適切に形象化することができる。
【図１】 一般的な液晶表示素子のレイアウトを示す平
面図である。
面図である。
【図２】 図１のＩ−Ｉ線に沿った断面図である。
【図３】 一般的な薄膜トランジスタの製造方法を工程
順に示す断面図である。
順に示す断面図である。
【図４】 図３の工程に引き続き行われる工程を示す断
面図である。
面図である。
【図５】 従来の薄膜トランジスタの製造方法を工程順
に示す断面図である。
に示す断面図である。
【図６】 図５の工程に引き続き行われる工程を示す断
面図である。
面図である。
【図７】 図６の工程に引き続き行われる工程を示す断
面図である。
面図である。
【図８】 図７の工程に引き続き行われる工程を示す断
面図である。
面図である。
【図９】 本発明の一実施形態に従う薄膜トランジスタ
の構造を示す断面図である。
の構造を示す断面図である。
【図１０】 図９の薄膜トランジスタの製造方法を工程
順に示す断面図である。
順に示す断面図である。
【図１１】 図１０の工程に引き続き行われる工程を示
す断面図である。
す断面図である。
【図１２】 図１１の工程に引き続き行われる工程を示
す断面図である。
す断面図である。
６１ 基板 ６４ ゲート電極 ６５ ゲート絶縁膜 ６６ 非晶質シリコン層 ６７ ｎ+非晶質シリコン層 ６８ 第１導電性物質 ６９ 第２導電性物質 ７０ フォトレジスト ７１ａ，７１ｂ ソース及びドレイン電極 ７２ パッシベーション層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 キム ヨン ズン 大韓民国 キョンサンブク−ド クミ−シ ソンゾン−ドン 454−１ ウバン １ チャ アパートメント ６−205
Claims (7)
- 【請求項１】 基板と、 前記基板上に形成されたゲート電極と、 前記ゲート電極を含む基板の全面に形成されたゲート絶
縁膜と、 前記ゲート絶縁膜上に形成された第１半導体層と、 前記第１半導体層上に形成された第２半導体層と、 前記ゲート電極に対応する第２半導体層の表面が露出す
るように、前記第２半導体層上で分離形成されるソース
及びドレイン電極とを備え、前記第２半導体層の露出部
位に隣接する前記ソース及びドレイン電極のエッジ部が
階段状をなし、そのエッジ部の側面が傾斜していること
を特徴とする薄膜トランジスタ。 - 【請求項２】 基板と、 前記基板上に形成された島状のゲート電極と、 前記ゲート電極を含む前記基板上に形成されたゲート絶
縁膜と、 前記ゲート絶縁膜上に形成された第１半導体層と、 前記ゲート電極に対応する前記第１半導体層上で分離形
成された第２半導体層と、 前記第２半導体層上に形成された第１導電性物質と、 前記第１導電性物質のエッジ部の表面の一部が露出する
ように前記第１導電性物質上に形成された第２導電性物
質とを備え、第１及び第２導電性物質のエッジ部は階段
状をなすことを特徴とする薄膜トランジスタ。 - 【請求項３】 前記第２導電性物質のエッチング速度は
前記第１導電性物質のそれより速く、前記第１導電性物
質のエッチング速度は前記第２半導体層のそれより速い
ことを特徴とする請求項２記載の薄膜トランジスタ。 - 【請求項４】 基板上に島状のゲート電極を形成する工
程と、 前記ゲート電極を含む基板の全面にゲート絶縁膜を形成
する工程と、 前記ゲート絶縁膜上に第１半導体層を形成する工程と、 前記第１半導体層上に第２半導体層を形成する工程と、 前記第２半導体層上に第１導電性物質および第２導電性
物質を順に積層して形成する工程と、 前記ゲート電極に対応する前記第２半導体層の所定部位
が露出するように、かつ第１及び第２導電性物質に階段
状をなすエッジ部を形成するとともに、各エッジ部の側
面が傾斜するように、前記第１導電性物質および前記第
２導電性物質を同一のエッチングガスで連続的にエッチ
ングする工程とを備えることを特徴とする薄膜トランジ
スタの製造方法。 - 【請求項５】 前記エッチングガスはＣｌ2＋Ｏ2ガスを
用いることを特徴とする請求項４記載の薄膜トランジス
タの製造方法。 - 【請求項６】 前記Ｃｌ2の流量は４００〜６００ｓｃ
ｃｍであり、Ｏ2の流量は３００〜５００ｓｃｃｍを保
つことを特徴とする請求項５記載の薄膜トランジスタの
製造方法。 - 【請求項７】 前記エッチング時の圧力は１００〜２０
０ｍＴｏｒｒを保ち、Ｒｆパワーは０.５〜０.８Ｗ／ｃ
ｍ2であることを特徴とする請求項４記載の薄膜トラン
ジスタの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20848/1998 | 1998-06-05 | ||
| KR1019980020848A KR100301803B1 (ko) | 1998-06-05 | 1998-06-05 | 박막트랜지스터 및 그의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11354812A true JPH11354812A (ja) | 1999-12-24 |
| JP3133987B2 JP3133987B2 (ja) | 2001-02-13 |
Family
ID=19538443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10358628A Expired - Fee Related JP3133987B2 (ja) | 1998-06-05 | 1998-12-17 | 薄膜トランジスタ及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6255668B1 (ja) |
| JP (1) | JP3133987B2 (ja) |
| KR (1) | KR100301803B1 (ja) |
| DE (1) | DE19916073B4 (ja) |
| TW (1) | TW571443B (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4630420B2 (ja) * | 2000-05-23 | 2011-02-09 | ティーピーオー ホンコン ホールディング リミテッド | パターン形成方法 |
| JP2016174155A (ja) * | 2009-02-25 | 2016-09-29 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2018011072A (ja) * | 2011-01-28 | 2018-01-18 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2022048178A (ja) * | 2008-07-31 | 2022-03-25 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| JP2022106865A (ja) * | 2008-07-31 | 2022-07-20 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Families Citing this family (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6413949B1 (en) | 1995-06-07 | 2002-07-02 | D-Pharm, Ltd. | Prodrugs with enhanced penetration into cells |
| US6313106B1 (en) | 1995-06-07 | 2001-11-06 | D-Pharm Ltd. | Phospholipid derivatives of valproic acid and mixtures thereof |
| US6218219B1 (en) * | 1997-09-29 | 2001-04-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
| KR100301803B1 (ko) * | 1998-06-05 | 2001-09-22 | 김영환 | 박막트랜지스터 및 그의 제조방법 |
| KR100333274B1 (ko) * | 1998-11-24 | 2002-04-24 | 구본준, 론 위라하디락사 | 액정표시장치 및 그 제조방법 |
| TW480554B (en) * | 1999-07-22 | 2002-03-21 | Semiconductor Energy Lab | Semiconductor device and manufacturing method thereof |
| JP4118484B2 (ja) | 2000-03-06 | 2008-07-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2001257350A (ja) | 2000-03-08 | 2001-09-21 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP4700160B2 (ja) * | 2000-03-13 | 2011-06-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP4118485B2 (ja) | 2000-03-13 | 2008-07-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4683688B2 (ja) | 2000-03-16 | 2011-05-18 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
| JP4393662B2 (ja) | 2000-03-17 | 2010-01-06 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
| JP4785229B2 (ja) * | 2000-05-09 | 2011-10-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US7071037B2 (en) | 2001-03-06 | 2006-07-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US7373026B2 (en) * | 2004-09-27 | 2008-05-13 | Idc, Llc | MEMS device fabricated on a pre-patterned substrate |
| US7327510B2 (en) * | 2004-09-27 | 2008-02-05 | Idc, Llc | Process for modifying offset voltage characteristics of an interferometric modulator |
| US7417783B2 (en) | 2004-09-27 | 2008-08-26 | Idc, Llc | Mirror and mirror layer for optical modulator and method |
| US7369296B2 (en) | 2004-09-27 | 2008-05-06 | Idc, Llc | Device and method for modifying actuation voltage thresholds of a deformable membrane in an interferometric modulator |
| US8003449B2 (en) * | 2004-11-26 | 2011-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device having a reverse staggered thin film transistor |
| TW200628877A (en) * | 2005-02-04 | 2006-08-16 | Prime View Int Co Ltd | Method of manufacturing optical interference type color display |
| EP2495212A3 (en) | 2005-07-22 | 2012-10-31 | QUALCOMM MEMS Technologies, Inc. | Mems devices having support structures and methods of fabricating the same |
| US7382515B2 (en) | 2006-01-18 | 2008-06-03 | Qualcomm Mems Technologies, Inc. | Silicon-rich silicon nitrides as etch stops in MEMS manufacture |
| US7652814B2 (en) | 2006-01-27 | 2010-01-26 | Qualcomm Mems Technologies, Inc. | MEMS device with integrated optical element |
| US7643203B2 (en) | 2006-04-10 | 2010-01-05 | Qualcomm Mems Technologies, Inc. | Interferometric optical display system with broadband characteristics |
| US7711239B2 (en) | 2006-04-19 | 2010-05-04 | Qualcomm Mems Technologies, Inc. | Microelectromechanical device and method utilizing nanoparticles |
| US7369292B2 (en) | 2006-05-03 | 2008-05-06 | Qualcomm Mems Technologies, Inc. | Electrode and interconnect materials for MEMS devices |
| US7706042B2 (en) | 2006-12-20 | 2010-04-27 | Qualcomm Mems Technologies, Inc. | MEMS device and interconnects for same |
| US7733552B2 (en) | 2007-03-21 | 2010-06-08 | Qualcomm Mems Technologies, Inc | MEMS cavity-coating layers and methods |
| US7719752B2 (en) | 2007-05-11 | 2010-05-18 | Qualcomm Mems Technologies, Inc. | MEMS structures, methods of fabricating MEMS components on separate substrates and assembly of same |
| US8068268B2 (en) | 2007-07-03 | 2011-11-29 | Qualcomm Mems Technologies, Inc. | MEMS devices having improved uniformity and methods for making them |
| KR101425131B1 (ko) * | 2008-01-15 | 2014-07-31 | 삼성디스플레이 주식회사 | 표시 기판 및 이를 포함하는 표시 장치 |
| US7863079B2 (en) | 2008-02-05 | 2011-01-04 | Qualcomm Mems Technologies, Inc. | Methods of reducing CD loss in a microelectromechanical device |
| TWI424506B (zh) | 2008-08-08 | 2014-01-21 | Semiconductor Energy Lab | 半導體裝置的製造方法 |
| US9082857B2 (en) | 2008-09-01 | 2015-07-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising an oxide semiconductor layer |
| CN101599497B (zh) * | 2009-05-19 | 2011-07-06 | 昆山龙腾光电有限公司 | 薄膜晶体管阵列基板及其形成方法 |
| KR101952555B1 (ko) * | 2010-01-22 | 2019-02-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| US8659816B2 (en) | 2011-04-25 | 2014-02-25 | Qualcomm Mems Technologies, Inc. | Mechanical layer and methods of making the same |
| KR20130139438A (ko) * | 2012-06-05 | 2013-12-23 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 |
| KR102039102B1 (ko) * | 2012-12-24 | 2019-11-01 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0191467A (ja) * | 1987-10-02 | 1989-04-11 | Asahi Glass Co Ltd | 薄膜トランジスタ基板 |
| JPH0224631A (ja) * | 1988-07-13 | 1990-01-26 | Seikosha Co Ltd | 薄膜トランジスタアレイ |
| JPH04198923A (ja) * | 1990-11-28 | 1992-07-20 | Mitsubishi Electric Corp | 表示装置の製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0236629B1 (en) * | 1986-03-06 | 1994-05-18 | Kabushiki Kaisha Toshiba | Driving circuit of a liquid crystal display device |
| US5320979A (en) * | 1987-07-20 | 1994-06-14 | Nippon Telegraph And Telephone Corporation | Method of connecting wirings through connection hole |
| US5198694A (en) * | 1990-10-05 | 1993-03-30 | General Electric Company | Thin film transistor structure with improved source/drain contacts |
| US5318667A (en) * | 1991-04-04 | 1994-06-07 | Hitachi, Ltd. | Method and apparatus for dry etching |
| US5273920A (en) * | 1992-09-02 | 1993-12-28 | General Electric Company | Method of fabricating a thin film transistor using hydrogen plasma treatment of the gate dielectric/semiconductor layer interface |
| US5650358A (en) | 1995-08-28 | 1997-07-22 | Ois Optical Imaging Systems, Inc. | Method of making a TFT having a reduced channel length |
| KR100301803B1 (ko) * | 1998-06-05 | 2001-09-22 | 김영환 | 박막트랜지스터 및 그의 제조방법 |
-
1998
- 1998-06-05 KR KR1019980020848A patent/KR100301803B1/ko not_active IP Right Cessation
- 1998-07-29 TW TW087112416A patent/TW571443B/zh not_active IP Right Cessation
- 1998-12-17 JP JP10358628A patent/JP3133987B2/ja not_active Expired - Fee Related
-
1999
- 1999-04-09 DE DE19916073A patent/DE19916073B4/de not_active Expired - Lifetime
- 1999-05-25 US US09/317,952 patent/US6255668B1/en not_active Expired - Lifetime
-
2001
- 2001-03-19 US US09/810,232 patent/US6455357B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0191467A (ja) * | 1987-10-02 | 1989-04-11 | Asahi Glass Co Ltd | 薄膜トランジスタ基板 |
| JPH0224631A (ja) * | 1988-07-13 | 1990-01-26 | Seikosha Co Ltd | 薄膜トランジスタアレイ |
| JPH04198923A (ja) * | 1990-11-28 | 1992-07-20 | Mitsubishi Electric Corp | 表示装置の製造方法 |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4630420B2 (ja) * | 2000-05-23 | 2011-02-09 | ティーピーオー ホンコン ホールディング リミテッド | パターン形成方法 |
| JP2022048178A (ja) * | 2008-07-31 | 2022-03-25 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| JP2022106865A (ja) * | 2008-07-31 | 2022-07-20 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US12068329B2 (en) | 2008-07-31 | 2024-08-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US12074210B2 (en) | 2008-07-31 | 2024-08-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP2016174155A (ja) * | 2009-02-25 | 2016-09-29 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2018037665A (ja) * | 2009-02-25 | 2018-03-08 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2021103784A (ja) * | 2009-02-25 | 2021-07-15 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2022091807A (ja) * | 2009-02-25 | 2022-06-21 | 株式会社半導体エネルギー研究所 | 表示装置、電子機器 |
| JP2018011072A (ja) * | 2011-01-28 | 2018-01-18 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2020065074A (ja) * | 2011-01-28 | 2020-04-23 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW571443B (en) | 2004-01-11 |
| US20010010953A1 (en) | 2001-08-02 |
| KR100301803B1 (ko) | 2001-09-22 |
| DE19916073A1 (de) | 1999-12-16 |
| US6255668B1 (en) | 2001-07-03 |
| KR20000000907A (ko) | 2000-01-15 |
| DE19916073B4 (de) | 2006-07-27 |
| US6455357B2 (en) | 2002-09-24 |
| JP3133987B2 (ja) | 2001-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3133987B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| US7420209B2 (en) | Semiconductor device | |
| US6395586B1 (en) | Method for fabricating high aperture ratio TFT's and devices formed | |
| USRE45841E1 (en) | Thin-film transistor and method of making same | |
| US6757031B2 (en) | Metal contact structure and method for thin film transistor array in liquid crystal display | |
| JP2001144298A (ja) | 薄膜トランジスタ基板およびその製造方法 | |
| KR100264757B1 (ko) | 액티브 매트릭스 lcd 및 그 제조 방법 | |
| JPH04253342A (ja) | 薄膜トランジスタアレイ基板 | |
| US7619695B2 (en) | Liquid crystal display and manufacturing method therefor | |
| JP2809153B2 (ja) | 液晶表示装置及びその製造方法 | |
| KR19980075975A (ko) | 박막 트랜지스터 기판의 제조 방법 | |
| US7049163B1 (en) | Manufacture method of pixel structure | |
| KR100897720B1 (ko) | 액정표시장치의 제조방법 | |
| JPH09283763A (ja) | アクティブマトリクス基板の製法 | |
| JPH01170048A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0645357A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2000180890A (ja) | Ｔｆｔアレイ基板及びこれを用いた液晶表示装置並びにｔｆｔアレイ基板の製造方法 | |
| JPS62239579A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0745836A (ja) | 薄膜トランジスタおよびその製法 | |
| JPH04267343A (ja) | 薄膜トランジスタアレイ基板の製造方法 | |
| JPH04315475A (ja) | 薄膜トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071124 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081124 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091124 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091124 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111124 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121124 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121124 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131124 Year of fee payment: 13 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |