JPH0224631A - 薄膜トランジスタアレイ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、アクティブマトリクス型液晶表示器に用いら
れる薄膜トランジスタアレイ、特にその画素電極の接続
部に関するものである。

［従来の技術］ 第８図および第９図は、アクティブマトリクス型液晶表
示器に用いられる薄膜トランジスタアレイの要部を示し
たものである。

同図において、１は絶縁性基板、２はゲート電極、３は
ゲート絶縁層、４は半導体層′、５は保護絶縁層、６は
上記半導体層とソース電極およびドレイン電極とのオー
ミックコンタクトを形成するための不純物半導体層、７
はソース電極、８はドレイン電極、９はＩＴＯ（インジ
ウム　ティンオキサイド）により形成された画素電極、
１ｏはソース配線である。

通常の薄膜トランジスタ形成工程では、同図から明らか
なように、ドレイン電極７を形成後、ＩＴｏを堆積し、
これを塩化第二鉄系の溶液を用いて所定の形状にエツチ
ングして・画素電極９のパターンを形成している。

［解決しようとする課題］ 画素電極９に用いられるＩＴＯ薄膜は柱状構造を有して
形成されるため、段差被覆性が悪い。そのため、ＩＴＯ
を塩化第二鉄系のエツチング溶液を用いてエツチングす
るときに、第８図の丸印で示した箇所、すなわちドレイ
ン電極７の端部段差部におけるＩＴＯパターンの端部か
ら、上記エツチング溶液がドレイン電極７の端部段差に
沿って侵入し、上記端部段差部でＩＴＯがエツチングさ
れ、画素電極９が断線するという問題があった。

本発明は上記従来の課題に対してなされたものであり、
画素電極９がエツチングにより断線しない薄膜トランジ
スタアレイを提供することを目的としている。

［課題を解決するための手段］ 本発明は、薄膜トランジスタの、 ドレイン電極および／または、ゲート配線部に形成され
た保持容量の上部電極に、 くし歯状部および／または延伸形成した腕部を設け、上
記くし歯状部および／または延伸形成した腕部を覆うよ
うにＩＴＯ（インジウム　ティンオキサイド）を用いた
画素電極を形成したことを特徴とする薄膜トランジスタ
アレイ により、上記課題の解決を図っている。

［実施例］ 以下、図面に基いて本発明における実施例の説明を行う
。

第１図および第２図は、本発明における第１の実施例を
示したものである。

同図において、１は絶縁性基板、２はゲート電極、３は
ゲート絶縁層、４は非晶質シリコンを用いた半導体層、
５は保護絶縁層、６は非晶質シリコン中に不純物として
リンを含有した不純物半導体層、７および８はＴｉ（チ
タン）を用いたドレイン電極およびソース電極、９はＩ
ＴＯを用いた画素電極、１０はソース配線である。

本例は、ドレイン電極７にくし歯状部７ａを設け、この
くし歯状部７ａを覆うように、ＩＴＯを用いた画素電極
９を形成したものである。

画素電極９をパターニングするときに、第１図の丸印か
らドレイン電極７の端部段差に沿って侵入するＩＴＯの
エツチング液（塩化第二鉄系の溶液）に対し、くし歯状
部７ａの角が堰（せき）の役目を果し、上記エツチング
液のさらに奥への侵入を防止することができ、画、素電
極９の断線を大幅に減少することができる。しかしなが
ら、くし歯状部７ａの角で上記エツチング液の侵入を確
実に防止できるとは限らないため、＜シ歯状部７ａの角
はできるだけ多く設けた方がよい。

第３図は本発明における第２の実施例を、第４図は本発
明における第３の実施例を示したものである。

本例は、ドレイン電極７から延伸した腕部７ｂを設け、
この腕部７ｂを覆うようにＩＴＯを用いた画素電極９を
形成したものであり、ドレイン電極７の形状以外は、上
記第１の実施例と同様である。

画素電極９をパターニングするときに、第３図および第
４図の丸印からドレイン電極の端部段差に沿って侵入す
るＩＴＯのエツチング液は、上記ドレイン電極の端部段
差全体に瞬時に侵入することはなく、奥に向かって徐々
に侵入してゆく。従ってＩＴＯのエツチング終了時に上
記ドレイン電極の端部段差全体にエツチング液が侵入し
ていなければ画素電極９が断線することはない。

本例では、ドレイン電極７に腕部７ｂを設けたことによ
りドレイン電極７の端部の総延長を長くすることができ
るため、上記エツチング液が上記ドレイン電極の端部段
差全体に侵入する前に、ＴＴＯのエツチングを終了させ
ることができ、画素電極９の断線を大幅に減少させるこ
とができる。

なお、本発明では上記３実施例以外にも、例えばドレイ
ン電極に、くし歯状部と腕部を両方設けるものであって
もよい。

ところで、薄膜トランジスタアレイを用いたアクティブ
マトリクス型液晶表示器では、上記薄膜トランジスタの
オフ時におけるリーク電流により液晶層に印加される電
圧の低下を抑えるため、液晶層と並列に保持容量を設け
る必要がある。上記保持容量には、製造工程を簡略化で
きることから、下部電極に薄膜トランジスタのゲート電
極を連結するゲート配線を用い、このゲート配線と上部
電極間に絶縁層をはさみ、上記上部電極にＩＴＯを用い
た画素電極を接続したものが用いられる。

以下に示す２実施例は、上記保持容量、特に上部電極の
形状に関するものである。

第５図および第６図は、本発明における第４の実施例を
示したものである。

同図において、１１は絶縁性基板、１２はゲート配線、
１３はゲート絶縁層、１４は非晶質シリコンを用いた半
導体層、１５は保護絶縁層、１６は非晶質シリコン中に
不純物となるリンを含有した不純物シリコン層、１７は
Ｔｉ（チタン）を用いた上部電極、１９はＩＴＯを用い
た画素電極である。

本例は、上部電極１７にくし歯状部１７ａを設け、この
＜シ歯状部１７ａを覆うようにＩＴＯを用いた画素電極
１９を形成したものである。

画素電極をパターニングするときに、第５図の丸印から
上部電極１７の端部段差に沿って侵入するＩＴＯのエツ
チング液を、上記第１の実施例で示した理由と同様の理
由により、くし歯状部１７ａで阻止することができ、画
素電極１９の断線を大幅に減少することができる。

第７図は本発明における第５の実施例を示したものであ
る。

本例は、上部電極１７から延伸した腕部１７ｂを設け、
この腕部１７ｂを覆うようにＩＴＯを用いた画素電極１
９を形成したものであり、上部電極１７の形状以外は上
記第４の実施例と同様である。

上部電極１７に腕部１７ｂを設けたことにより、上部電
極１７の端部の総延長を長くすることができるため、上
記第２および第３の実施例で示した理由と同様の理由に
より、画素電極１９の断線を大幅に減少することができ
る。

なお本発明では、上記第４および第５の実施例以外にも
、例えばくシ歯状部と腕部を両方設けるものであっても
よい。

また、＜シ歯状部および腕部は上記のような形状に限る
ものではなく、エツチング液の侵入を阻止する形状であ
ればよい。

［効果］ 本発明によれば、ドレイン電極および／または保持容量
の上部電極に、くし歯状部および／または延伸形成した
腕部を設けることにより、ＩＴＯを用いた画素電極の新
線を大幅に減少することができる。

【図面の簡単な説明】

第１図は本発明における第１の実施例を示した平面図、
第２図は第１図の■−■線における断面図、第３図は本
発明における第２の実施例を示した平面図、第４図は本
発明における第３の実施例を示した平面図、第５図は本
発明における第４の実施例を示した平面図、第６図は第
５図のＶｌ−Ｖｌ線における断面図、第７図は本発明に
おける第５の実施例を示した平面図、第８図は従来例を
示した平面図、第９図は第８図のＩＸ−ＩＸ線における
断面図である。 ７・・・・・・ドレイン電極 ９・・・・・・画素電極 １９・・・・・・　ｌ／ １７・・・・・・上部電極 ７ａ・・・くし歯状部 １７ａ・・・　／１ ７ｂ・・・腕部 １７ｂ・・・　〃

Claims (2)

【特許請求の範囲】
1. （１）薄膜トランジスタのドレイン電極に、くし歯部状
   部および／または延伸形成した腕部を設け、上記くし歯
   状部および／または延伸形成した腕部を覆うようにＩＴ
   Ｏ（インジウムティンオキサイド）を用いた画素電極を
   形成したことを特徴とする薄膜トランジスタアレイ。
2. （２）薄膜トランジスタのゲート配線部に形成された保
   持容量の上部電極に、くし歯状部および／または延伸形
   成した腕部を設け、上記くし歯状部および／または延伸
   形成した腕部を覆うようにＩＴＯを用いた画素電極を形
   成したことを特徴とする薄膜トランジスタアレイ。