KR20000000907A - 박막트랜지스터 및 그의 제조방법 - Google Patents
박막트랜지스터 및 그의 제조방법 Download PDFInfo
- Publication number
- KR20000000907A KR20000000907A KR1019980020848A KR19980020848A KR20000000907A KR 20000000907 A KR20000000907 A KR 20000000907A KR 1019980020848 A KR1019980020848 A KR 1019980020848A KR 19980020848 A KR19980020848 A KR 19980020848A KR 20000000907 A KR20000000907 A KR 20000000907A
- Authority
- KR
- South Korea
- Prior art keywords
- conductive material
- semiconductor layer
- gate electrode
- layer
- thin film
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 238000000034 method Methods 0.000 title abstract description 22
- 238000005530 etching Methods 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 239000004020 conductor Substances 0.000 claims description 59
- 239000010408 film Substances 0.000 claims description 30
- 239000004065 semiconductor Substances 0.000 claims description 27
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 46
- 239000011651 chromium Substances 0.000 description 32
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 27
- 229910052804 chromium Inorganic materials 0.000 description 25
- 239000007789 gas Substances 0.000 description 23
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 22
- 229910052750 molybdenum Inorganic materials 0.000 description 22
- 239000011733 molybdenum Substances 0.000 description 22
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- 239000000460 chlorine Substances 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 7
- 239000007772 electrode material Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 238000002161 passivation Methods 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 238000000059 patterning Methods 0.000 description 3
- 229910000599 Cr alloy Inorganic materials 0.000 description 2
- 229910000990 Ni alloy Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/978—Semiconductor device manufacturing: process forming tapered edges on substrate or adjacent layers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
두 층으로 이루어진 소오스 및 드레인전극을 형성함에 있어서, 동일한 식각가스로 두 층을 동시에 식각하여 공정을 단순화시키고 소오스 및 드레인전극 하부층과의 식각선택비를 크게하여 과도식각이 되지 않도록 함으로써 소자의 신뢰성을 향상시키기 위한 박막트랜지스터를 제공하기 위한 것으로써, 기판, 상기 기판상에 형성된 게이트전극, 상기 게이트전극을 포함한 기판 전면에 형성된 게이트절연막, 상기 게이트절연막상에 형성된 제 1 반도체층, 상기 제 1 반도체층상에 형성된 제 2 반도체층, 상기 게이트전극 상측의 제 2 반도체층의 표면이 노출되도록 상기 제 2 반도체층상에서 소오스 및 드레인전극이 분리 형성되고, 상기 제 2 반도체층의 노출된 부위에 인접하는 상기 소오스 및 드레인전극의 에지부위는 계단형상의 비선형적인 기울기를 갖는 것을 특징으로 한다.
Description
본 발명은 반도체장치에 관한 것으로 특히, 박막트랜지스터 및 그의 제조방법에 관한 것이다.
일반적으로 박막트랜지스터는 액정표시소자에서 각 픽셀(Pixel)영역의 화상데이타 신호를 스위칭하는 스위칭소자로 널리 사용된다.
또한, 1M급 이상의 에스램(SRAM)셀의 CMOS로드 트랜지스터나 로드 레지스터 대신에 사용되기도 한다.
일반적인 액정디스플레이소자(LCD : Liquid Crystal Display)는 크게 상판과 하판, 그리고 상판과 하판 사이에 봉입된 액정을 포함한다.
상판은 블랙매트릭스층, 공통전극, 그리고 색상을 표현하기 위한 R(적), G(녹), B(청)의 칼라필터층이 배치된다.
하판은 데이터라인과 게이트라인이 서로 교차하면서 배치되어 매트릭스 형태의 화소영역들을 갖는다.
그리고 각 화소영역에는 화소전극이 형성되고, 액정커패시터에 축적된 전하를 컨트롤하기 위해 아날로그 스위치와 같이 동작하는 비정질 박막트랜지스터가 형성된다.
도 1은 일반적인 액정디스플레이소자의 레이아웃도이다.
즉, 도 1에 도시한 바와같이 하판에는 일방향으로 형성된 복수개의 주사라인(11)들과, 각 주사라인(11)으로부터 연장되는 게이트전극(11a)과, 주사라인(11)들과 교차하는 방향으로 형성된 데이터라인(12)들과, 데이타라인(12)으로부터 연장되는 소오스전극(12a) 및 드레인전극(12b)으로 이루어지는 박막트랜지스터가 일정한 간격을 갖고 메트릭스 형태로 형성된다.
도면에는 도시되지 않았지만, 상판에는 상기 하판에 형성된 화소전극(도시되지 않음)을 제외한 부분에서 빛의 투과를 차단하기 위해 블랙매트릭스층(도시되지 않음)이 망사형으로 형성된다.
각 블랙매트릭스층 사이에는 색상을 표현하기 위한 R, G, B칼라필터층(도시되지 않음)이 형성된다.
그리고 상기 칼라필터층과 블랙매트릭스층에 걸쳐 공통전극(도시되지 않음)이 형성된다.
일반적인 박막트랜지스터는 도 2에 도시한 바와 같이, 절연기판(21)상의 소정영역에 형성된 게이트전극(11a)과, 게이트전극(11a)상에 게이트절연막(22)이 형성되고, 게이트전극(11a)을 충분히 포함하도록 게이트절연막(22)상에 비정질실리콘층(23)이 형성된다.
게이트전극(11a)상부의 비정질실리콘층(23)이 소정부분 노출되도록 오믹층(24)으로써, n+실리콘층이 형성되고, 오믹층(24)상에 소오스전극(12a) 및 드레인전극(12b)이 형성된다.
여기서, 소오스 및 드레인전극의 물질은 몰리브덴(Mo)이다.
이와 같은 일반적인 박막트랜지스터를 형성하는 공정은 다음과 같다.
도 3a 내지 3d는 일반적인 박막트랜지스터 제조방법을 설명하기 위한 공정단면도로써, 도 1의 Ⅰ-Ⅰ'선에 따른 것이다.
도 3a에 도시한 바와 같이, 절연기판(21)상의 소정영역에 게이트전극(11a)을 형성한다.
게이트전극(11a)을 포함한 기판(21)전면에 실리콘나이트라이드(SiN)와 같은 절연물질을 형성하여 게이트절연막(22)을 형성한다.
이때, 게이트절연막(22)으로 사용되는 절연물질은 스토리지 커패시터영역에서는 커패시터 유전막으로 사용된다.
도 3b에 도시한 바와 같이, 게이트절연막(22)상에 비정질실리콘층(32)과 n+실리콘층(33)을 형성한다.
이후, 도 3c에 도시한 바와 같이, 게이트전극(11a)을 충분히 포함하도록 n+실리콘층(32)과 비정질 실리콘층(32)을 선택적으로 제거한다.
이어, 상기 n+실리콘층(33)을 포함한 기판(21)전면에 소오스 및 드레인전극 물질인 몰리브덴(Mo)을 증착한 후, 채널영역에 상응하는 비정질 실리콘층(32)이 노출되도록 소오스 및 드레인전극 물질과 n+실리콘층(33)을 차례로 식각하여 소오스 및 드레인전극(12a,12b)를 형성한다.
이때, 픽셀영역의 스토리지 커패시터영역의 게이트절연막(22)상에도 소오스 및 드레인전극 물질인 몰리브덴(도시되지 않음)이 패터닝되어 후공정에서 화소전극과 콘택된다.
이후, 도 3d에 도시한 바와 같이, 소오스 및 드레인전극(12a,12b)을 포함한 기판(21)전면에 패시베이션(passivation)층(34)을 형성하면 박막트랜지스터 제조공정이 완료된다.
그런데 이와 같은 박막트랜지스터 제조방법에 있어서, 소오스 및 드레인전극을 형성하기 위한 식각공정시 사용되는 식각가스는 플로린(F)가스를 이용하는데, 플로린 가스에 대한 n+실리콘층(33)과 비정질 실리콘층(32)의 식각선택비를 확보할 수가 없다.
따라서, 이와 같은 문제를 개선시키고자 플로린가스 대신에 Cl가스를 이용하는데, Cl가스를 이용할 경우 스토리지 커패시터영역의 스토리지 커패시터영역의 게이트절연막(22)과의 식각선택비가 없어 게이트절연막(22)의 과도식각을 야기시켜 심하게는 게이트절연막(22)이 오픈되는 현상을 초래하게 된다.
종래 박막트랜지스터는 상기와 같은 문제점을 감안하여 안출한 것으로써, 첨부된 도면을 참조하여 종래 박막트랜지스터 제조방법을 설명하면 다음과 같다.
도 4a 내지 4j는 종래 박막트랜지스터 제조방법을 설명하기 위한 공정단면도이다.
도 4a에 도시한 바와 같이, 기판(41)상의 소정영역에 크롬(42)과 몰리브덴(43)으로 이루어진 게이트물질(44)을 형성한다.
여기서, 게이트물질(44)은 두 개의 층(42,43)으로 형성하거나 경우에 따라 하나의 층으로 형성한다.
도 4b에 도시한 바와 같이, 통상의 패터닝공정으로 게이트물질(44)을 패터닝하여 게이트전극(44a)을 형성한다.
여기서, 크롬(Cr)위에 몰리브덴(Mo)이 형성된 두 층의 게이트전극(44a)을 패터닝함에 있어서, 반응성 이온에칭(RIE : Reactive Ion Etching)을 이용하면, 게이트전극(44)의 측면이 기울기를 갖는다.
이와 같이, 게이트전극(44a)을 패터닝한 후, 도 4c에 도시한 바와 같이, 게이트전극(44a) 및 기판(41)을 포함한 전면에 게이트절연막(45)을 증착한다.
이때, 게이트전극(44a)의 에지(edge)부위가 기울기를 갖게됨에 따라 해당영역에서의 커버리지를 개선시킬 수가 있다.
이와 같이, 에지부위가 기울기를 갖는 게이트전극, 그리고 그에 따른 커버리지(coverage)의 개선기술은 미국특허 USP 5,132,745호에 기술되어 있다.
이어서, 도 4d에 도시한 바와 같이, 게이트절연막(45)상에 비정질 실리콘(46)을 게이트절연막(45)증착에 사용한 진공챔버에서 연속하여 증착한다.
그리고 비정질실리콘(46)상에 n+비정질 실리콘(47)을 연속하여 증착한다.
이후, 도 4e에 도시한 바와 같이, 기판(41)상에서 박막트랜지스터가 형성될 영역을 제외한 영역의 n+비정질 실리콘(47), 비정질 실리콘(46)을 선택적으로 제거한다.
도 4f에 도시한 바와 같이, 패터닝된 n+비정질 실리콘(47) 및 비정질 실리콘(46)을 포함한 게이트절연막(45)상에 소오스 및 드레인전극 물질로써, 제 1 도전성물질(48)을 0.01~0.1㎛의 두께로 증착한다.
여기서, 제 1 도전성물질(48)은 통상 크롬(Cr)을 사용하지만, 니크롬(니켈과 크롬의 합금), 탄탈륨과 같이 n+비정질 실리콘(47)과 좋은 오믹콘택을 갖는 물질을 사용한다.
이어, 제 1 도전성물질(48)상에 상기 제 1 도전성물질(48)보다 상대적으로 두꺼운 제 2 도전성물질(49)을 0.1~1㎛두께로 증착한다.
여기서, 제 2 도전성물질(49)은 통상 몰리브덴을 사용하지만, 알루미늄 또는 텅스텐을 사용할 수도 있다.
제 2 도전성물질(49)로써 몰리브덴을 사용하는 잇점중의 하나는 제 1 도전성물질(48)인 크롬(Cr)만으로 소오스 및 드레인전극을 형성하는 것보다 더 나은 도전성을 갖는다는 것이다.
몰리브덴을 사용하는 또다른 잇점은 소오스 및 드레인전극과 n+비정질 실리콘(47)과의 좋은 오믹콘택을 갖는다는 것이다.
이어서, 도 4g에 도시한 바와 같이, 제 2 도전성물질(49)상에 포토레지스트(50)를 도포한다.
이후, 박막트랜지스터의 채널영역에 상응하는 부위의 포토레지스트를 제거하는데 이때, 포토레지스트(50)의 에지부위가 45°의 기울기를 갖도록 경사지게 패터닝한다.
이어, 도 4h에 도시한 바와 같이, 포토레지스트(50)를 마스크로 이용하여 상기 제 1 도전성물질(48)이 영향을 받지 않는 식각조건하에서 상기 제 2 도전성물질(49)을 식각한다.
이때, 포토레지스트(50)의 에지부위가 경사지게 패터닝되어 있기 때문에 상기 제 2 도전성물질(49)의 에지부위도 경사지게 패터닝된다.
그리고 식각에 따른 조건은 37.5sccm의 SF6가스, 6.5sccm의 Cl2가스, 16sccm의 O2가스와, 65mTorr의 압력을 유지하고, Rf플라즈마 상태에서 식각한다.
이후, 상기 제 2 도전성물질(49)을 식각할 때의 조건을 변화시켜 도 4i에 도시한 바와 같이, 노출된 제 1 도전성물질(48)인 크롬을 선택적으로 식각하면, 제 1 도전성물질(48)과 제 2 도전성물질(49)로 이루어지는 소오스전극(51) 및 드레인전극(51a)가 형성된다.
제 1 도전성물질(48)을 식각할 때 조건은 100mTorr의 압력하에서 소오스가스로써 클로린(Chroline)가스를 이용하고, 70sccm의 Cl2가스와 30sccm의 O2가스를 이용한다.
이때, 제 1 도전성물질(48)과 포토레지스트와의 식각율은 1:1이다.
그리고 제 1 도전성물질(48)인 크롬은 제 2 도전성물질(49)의 식각스톱층으로 사용되며 제 2 도전성물질(49)인 몰리브덴의 식각속도는 크롬의 식각속도보다 빠르다.
이와 같이, 소오스 및 드레인전극(51,51a)으로 사용되는 몰리브덴과 크롬을 식각하게 되면, 몰리브덴의 에지부위와 크롬의 에지부위가 연속적인 기울기를 갖게 된다.
이어서, 도 4j에 도시한 바와 같이, 노출된 n+비정질 실리콘(47)을 식각하여 비정질 실리콘(46)의 표면을 소정부분 노출시키고, 상기 포토레지스트(50)를 제거한 후, 소오스전극(51) 및 드레인전극(51a)을 포함한 기판(41)전면에 패시베이션(passivation)층(60)을 형성하면 종래기술에 따른 박막트랜지스터 제조공정이 완료된다.
그러나 상기와 같은 종래 박막트랜지스터 제조방법은 다음과 같은 문제점이 있었다.
첫째, 제 1 도전성물질인 몰리브덴과 제 2 도전성물질인 크롬을 식각함에 있어서 서로 다른 식각가스를 사용하므로 2단계의 식각공정이 필요하여 식각에 따른 소요시간이 길어진다.
둘째, 식각스톱층으로 사용되는 제 2 도전성 물질인 크롬층을 증착할 때, 공정중에 발생하는 파티클(Particle)등으로 인하여 크롬층이 불균일하게 증착될 경우, 크롬층에 홀(hole)이 생기데 되는데, 크롬층위에 증착되어 있는 몰리브덴을 식각하기 위한 식각가스가 크롬층의 홀을 통해 n+비정질 실리콘까지도 식각해버리는 현상이 발생하여 신호선의 단락 또는 박막트랜지스터의 구동불량이 발생한다.
본 발명은 상기한 문제점을 해결하기 위해 안출한 것으로써, 한 번의 식각공정으로 소오스 및 드레인전극을 형성하여 공정을 단순화시키는데 적당한 박막트랜지스터 및 그의 제조방법을 제공하는데 그 목적이 있다.
도 1은 일반적인 액정표시소자의 레이아웃도
도 2는 도 1의 I-I'선에 따른 공정단면도
도 3a 내지 3d는 일반적인 박막트랜지스터 제조공정을 도시한 공정단면도
도 4a 내지 4j는 종래기술에 따른 박막트랜지스터 제조공정을 도시한 공정단면도
도 5는 본 발명에 따른 박막트랜지스터의 구조단면도
도 6a 내지 6h는 본 발명의 박막트랜지스터 제조공정을 도시한 공정단면도
도면의 주요부분에 대한 부호의 설명
61 : 기판 64 : 게이트전극
65 : 게이트절연막 66 : 비정질 실리콘층
67 : n+비정질 실리콘층 68 : 제 1 도전성물질
69 : 제 2 도전성물질 70 : 포토레지스트
71a,71b : 소오스 및 드레인전극 72 : 패시베이션층
상기의 목적을 달성하기 위한 본 발명의 박막트랜지스터는 기판, 상기 기판상에 형성된 게이트전극, 상기 게이트전극을 포함한 기판 전면에 형성된 게이트절연막, 상기 게이트절연막상에 형성된 제 1 반도체층, 상기 제 1 반도체층상에 형성된 제 2 반도체층, 상기 게이트전극 상측의 제 2 반도체층의 표면이 노출되도록 상기 제 2 반도체층상에서 소오스 및 드레인전극이 분리 형성되고, 상기 제 2 반도체층의 노출된 부위에 인접하는 상기 소오스 및 드레인전극의 에지부위는 계단형상의 비선형적인 기울기를 갖는 것을 특징으로 하고 본 발명의 박막트랜지스터 제조방법은 기판상에 사다리꼴 모양의 게이트전극을 형성하는 공정, 상기 게이트전극을 포함한 기판 전면에 게이트절연막을 형성하는 공정, 상기 게이트절연막상에 제 1 반도체층을 형성하는 공정, 상기 제 1 반도체층상에 제 2 반도체층을 형성하는 공정, 상기 제 2 반도체층상에 제 1 도전성물질과 제 2 도전성물질을 적층형성하는 공정, 상기 게이트전극 상측의 상기 제 2 반도체층의 소정부위가 노출되도록 상기 제 1 도전성물질과 상기 제 2 도전성물질을 동일한 식각가스로 연속식각하여 상기 식각되어진 제 1, 제 2 도전성물질의 에지부위가 비선형적인 기울기를 갖도록하는 공정을 포함하여 이루어지는 것을 특징으로 한다.
이하, 본 발명의 박막트랜지스터 및 그의 제조방법을 첨부된 도면을 참조하여 설명하기로 한다.
도 5는 본 발명에 따른 박막트랜지스터의 구조단면도이고, 도 6a 내지 6h는 본 발명의 박막트랜지스터 제조방법을 설명하기 위한 공정단면도이다.
먼저, 본 발명의 박막트랜지스터는 도 5에 도시한 바와 같이, 기판(61)과, 기판(61)상에 형성된 사다리꼴 모양의 게이트전극(64)과, 게이트전극(64)을 포함한 상기 기판(61)전면에 형성된 게이트절연막(65)과, 상기 게이트절연막(65)상에 형성된 비정질 실리콘층(66)과, 채널영역으로 사용될 상기 비정질 실리콘층(66)이 노출되도록 상기 비정질 실리콘층(66)상에서 분리형성되는 n+비정질 실리콘층(67)과, 상기 n+비정질 실리콘층(67)상에 형성되며 상기 채널영역에 접하는 에지부위가 계단형상의 비선형적인 기울기를 갖는 소오스 및 드레인전극(71a,71b)과, 상기 소오스 및 드레인전극(71a,71b)을 포함한 기판(61)전면에 형성되는 패시베이션층(72)을 포함하여 구성된다.
여기서, 소오스 및 드레인전극(71a,71b)은 두 층의 도전성물질로 구성된다.
즉, 제 1 도전성물질은 크롬(Cr)이고, 제 2 도전성물질은 몰리브덴이며, 채널영역과 인접한 크롬의 에지부위와 몰리브덴의 에지부위가 서로 일치하지 않고 계단형상을 이룬다.
이와 같이 구성된 본 발명의 박막트랜지스터 제조방법을 설명하면 다음과 같다.
도 6a에 도시한 바와 같이, 절연기판(61)상에 게이트전극 물질로써 크롬층(62)을 형성하고, 크롬층(62)상에 몰리브덴층(63)을 적층형성한다.
통상의 식각공정으로 게이트전극 물질을 선택적으로 제거하여 게이트전극(64)을 형성한다.
여기서, 게이트전극(64)은 크롬과 몰리브덴의 적층구조로 형성하거나 몰리브덴층으로만 구성할 수가 있다.
도 6b에 도시한 바와 같이, 게이트전극(64)을 포함한 기판(61)전면에 게이트절연막(65)을 증착한다.
이어서, 게이트절연막(65)상에 비정질 실리콘(66)을 게이트절연막(65)증착에 사용한 진공챔버에서 연속하여 증착한다.
그리고 비정질실리콘(66)상에 n+비정질 실리콘(67)을 연속하여 증착한다.
이후, 도 6c에 도시한 바와 같이, 기판(61)상에서 박막트랜지스터가 형성될 영역을 제외한 영역의 n+비정질 실리콘층(67), 비정질 실리콘층(66)을 선택적으로 제거한다.
도 6d에 도시한 바와 같이, 패터닝된 n+비정질 실리콘층(67) 및 비정질 실리콘층(66)을 포함한 게이트절연막(65)상에 소오스 및 드레인전극 물질로써, 제 1 도전성물질(68)을 증착한다.
여기서, 제 1 도전성물질(68)은 크롬(Cr)을 사용하지만, 니크롬(니켈과 크롬의 합금), 탄탈륨과 같이 n+비정질 실리콘층(67)과 양호한 오믹콘택(ohmic contact)을 갖는 물질을 사용한다.
이어, 제 1 도전성물질(68)상에 상기 제 1 도전성물질(68)보다 상대적으로 두꺼운 제 2 도전성물질(69)을 증착한다.
여기서, 제 2 도전성물질(69)은 통상 몰리브덴을 사용하지만, 알루미늄 또는 텅스텐을 사용할 수도 있다.
도 6e에 도시한 바와 같이, 제 2 도전성물질(69)상에 포토레지스트(70)를 도포한다.
이후, 포토리소그래피(Photolithography)공정을 이용하여 박막트랜지스터의 채널영역에 상응하는 부위의 포토레지스트(70)를 제거한다.
도 6f에 도시한 바와 같이, 패터닝된 포토레지스트(70)를 마스크로 제 2 도전성물질(69)과 제 1 도전성물질(68)을 동일한 식각가스를 사용하여 연속적으로 식각한다.
여기서, 상기 식각가스로써는 Cl2+O2가스를 이용하며 각 가스의 유량은 Cl2가 스를 400~600sccm의 범위로하고, 가장 적절하게는 500sccm으로 유지한다. O2가스는 300~500sccm의 범위로하고, 가장 적절하게는 400sccm으로 유지한다. 그리고 식각시 압력은 100~200mTorr의 범위로 하고 가장 적절하게는 150mTorr를 유지하며 Rf파워(power)는 0.5~0.8watts/cm2를의 범위로하고 가장 적절하게는 0.660watts/cm2를 유지한다.
또한, 상기 식각방법은 반응성 이온에칭(RIE:Reactive Ion Etching) 또는 플라즈마 식각법을 이용한다.
이와 같이, 소오스 및 드레인전극으로 사용될 제 1 도전성물질(68)과 제 2 도전성물질(69)을 한 챔버내에서 식각조건을 변화시키지 않고 연속적으로 식각하여 소오스전극(71a)과 드레인전극(71b)를 패터닝한다.
이때, Cl2+O2가스를 사용함에 있어서, 제 1 도전성물질(68)인 크롬과 제 2 도전성물질(69)인 몰리브덴의 식각비가 서로 다른 특성으로 인하여 소오스 및 드레인의 에지부위가 비선형적인 기울기를 갖는 계단형상을 이루게 된다.
여기서, Cl2+O2가스에 반응하는 몰리브덴과 크롬의 식각비는 10 : 1 정도이다.
이때, 제 1 도전성물질(68)인 크롬과, 크롬의 하부층인 n+비정질 실리콘층(67)과의 식각비는 4 : 1정도이다.
따라서, 제 1 도전성물질(68)을 증착함에 있어서, 종래와 같이, 파티클에 의해 홀(hole)이 발생하여 제 1 도전성물질(68) 하부의 n+비정질 실리콘층(6)이 Cl2+O2가스에 노출되더라도 본 발명에서는 몰리브덴과 n+비정질 실리콘층(67)과의 식각비가 대략 40 : 1을 유지하게 되므로 n+비정질 실리콘층(67)이 오버에치가 될 염려는 없다.
또한, 드레인전극(71b)의 에지부위와 인접한 픽셀영역에서의 게이트절연막(65)과의 식각선택비를 확보할 수가 있으므로 게이트절연막(65)이 과도하게 식각되는 것을 방지할 수가 있다.
도 6g에 도시한 바와 같이, 노출된 n+비정질 실리콘층(67)을 식각하여 비정질 실리콘층(66)을 노출시킨 후, 포토레지스트(70)를 제거한다.
이어서, 도 6h에 도시한 바와 같이, 소오스 및 드레인전극(71a,71b)을 포함한 기판(61)전면에 패시베이션층(72)을 형성하면 본 발명의 박막트랜지스터 제조공정이 완료된다.
이상에서 상술한 바와 같이, 본 발명의 박막트랜지스터 및 그의 제조방법은 다음과 같은 효과가 있다.
첫째, 두 개의 층이 적층되어 이루어지는 소오스 및 드레인전극을 패터닝함에 있어서, 한 번의 식각공정을 사용하므로 식각에 따른 비용을 절감시키고 공정을 간략화시킬 수 있다.
둘째, 스토리지 커패시터쪽을 향하는 드레인전극의 에지부위에서의 커버리지를 개선시켜 소자의 신뢰성을 향상시킬 수가 있다.
Claims (3)
- 기판;상기 기판상에 형성된 게이트전극;상기 게이트전극을 포함한 상기 기판 전면에 형성된 게이트절연막;상기 게이트절연막상에 형성된 제 1 반도체층;상기 제 1 반도체층상에 형성된 제 2 반도체층;상기 게이트전극 상측의 상기 제 2 반도체층의 표면이 노출되도록 상기 제 2 반도체층상에서 소오스 및 드레인전극이 분리 형성되고, 상기 제 2 반도체층의 노출된 부위에 인접하는 상기 소오스 및 드레인전극의 에지부위는 계단형상의 비선형적인 기울기를 갖는 것을 특징으로 하는 박막트랜지스터.
- 기판;상기 기판상에 형성된 사다리꼴 모양의 게이트전극;상기 게이트전극을 포함한 상기 기판상에 형성된 게이트절연막;상기 게이트절연막상에 형성된 제 1 반도체층;상기 게이트전극 상측의 상기 제 1 반도체층상에서 분리형성된 제 2 반도체층;상기 제 2 반도체층상에 형성된 제 1 도전성물질;에지부위에 상응하는 상기 제 1 도전성물질의 상부가 노출되어 에지부위가 서로 일치하지 않도록 상기 제 1 도전성물질상에 형성되는 제 2 도전성물질을 포함하여 구성되는 것을 특징으로 하는 박막트랜지스터.
- 기판상에 사다리꼴 모양의 게이트전극을 형성하는 공정;상기 게이트전극을 포함한 기판 전면에 게이트절연막을 형성하는 공정;상기 게이트절연막상에 제 1 반도체층을 형성하는 공정;상기 제 1 반도체층상에 제 2 반도체층을 형성하는 공정;상기 제 2 반도체층상에 제 1 도전성물질과 제 2 도전성물질을 적층형성하는 공정;상기 게이트전극 상측의 상기 제 2 반도체층의 소정부위가 노출되도록 상기 제 1 도전성물질과 상기 제 2 도전성물질을 동일한 식각가스로 연속식각하여 상기 식각되어진 제 1, 제 2 도전성물질의 에지부위가 비선형적인 기울기를 갖도록하는 공정을 포함하여 이루어지는 것을 특징으로 하는 박막트랜지스터 제조방법.
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980020848A KR100301803B1 (ko) | 1998-06-05 | 1998-06-05 | 박막트랜지스터 및 그의 제조방법 |
| TW087112416A TW571443B (en) | 1998-06-05 | 1998-07-29 | Thin film transistor and method of fabricating the same |
| JP10358628A JP3133987B2 (ja) | 1998-06-05 | 1998-12-17 | 薄膜トランジスタ及びその製造方法 |
| DE19916073A DE19916073B4 (de) | 1998-06-05 | 1999-04-09 | Dünnfilmtransistor und Verfahren zu seiner Herstellung |
| US09/317,952 US6255668B1 (en) | 1998-06-05 | 1999-05-25 | Thin film transistor with inclined eletrode side surfaces |
| US09/810,232 US6455357B2 (en) | 1998-06-05 | 2001-03-19 | Thin film transistor and method of fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980020848A KR100301803B1 (ko) | 1998-06-05 | 1998-06-05 | 박막트랜지스터 및 그의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000000907A true KR20000000907A (ko) | 2000-01-15 |
| KR100301803B1 KR100301803B1 (ko) | 2001-09-22 |
Family
ID=19538443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980020848A KR100301803B1 (ko) | 1998-06-05 | 1998-06-05 | 박막트랜지스터 및 그의 제조방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6255668B1 (ko) |
| JP (1) | JP3133987B2 (ko) |
| KR (1) | KR100301803B1 (ko) |
| DE (1) | DE19916073B4 (ko) |
| TW (1) | TW571443B (ko) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100805260B1 (ko) * | 2005-02-04 | 2008-02-20 | 퀄컴 엠이엠스 테크놀로지스, 인크. | 광간섭 컬러 표시장치 제조방법 |
| KR20140027547A (ko) * | 2010-01-22 | 2014-03-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| KR20140083136A (ko) * | 2012-12-24 | 2014-07-04 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| KR20180134817A (ko) * | 2008-07-31 | 2018-12-19 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| US10205030B2 (en) | 2008-08-08 | 2019-02-12 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| KR20190058722A (ko) * | 2011-01-28 | 2019-05-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작 방법 및 반도체 장치 |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6413949B1 (en) | 1995-06-07 | 2002-07-02 | D-Pharm, Ltd. | Prodrugs with enhanced penetration into cells |
| US6313106B1 (en) | 1995-06-07 | 2001-11-06 | D-Pharm Ltd. | Phospholipid derivatives of valproic acid and mixtures thereof |
| US6218219B1 (en) * | 1997-09-29 | 2001-04-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
| KR100301803B1 (ko) * | 1998-06-05 | 2001-09-22 | 김영환 | 박막트랜지스터 및 그의 제조방법 |
| KR100333274B1 (ko) * | 1998-11-24 | 2002-04-24 | 구본준, 론 위라하디락사 | 액정표시장치 및 그 제조방법 |
| TW480554B (en) * | 1999-07-22 | 2002-03-21 | Semiconductor Energy Lab | Semiconductor device and manufacturing method thereof |
| JP4118484B2 (ja) | 2000-03-06 | 2008-07-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2001257350A (ja) * | 2000-03-08 | 2001-09-21 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP4700160B2 (ja) * | 2000-03-13 | 2011-06-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP4118485B2 (ja) | 2000-03-13 | 2008-07-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4683688B2 (ja) | 2000-03-16 | 2011-05-18 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
| JP4393662B2 (ja) | 2000-03-17 | 2010-01-06 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
| US6900084B1 (en) | 2000-05-09 | 2005-05-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a display device |
| JP4630420B2 (ja) * | 2000-05-23 | 2011-02-09 | ティーピーオー ホンコン ホールディング リミテッド | パターン形成方法 |
| US7071037B2 (en) | 2001-03-06 | 2006-07-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US7327510B2 (en) * | 2004-09-27 | 2008-02-05 | Idc, Llc | Process for modifying offset voltage characteristics of an interferometric modulator |
| US7417783B2 (en) | 2004-09-27 | 2008-08-26 | Idc, Llc | Mirror and mirror layer for optical modulator and method |
| US7373026B2 (en) * | 2004-09-27 | 2008-05-13 | Idc, Llc | MEMS device fabricated on a pre-patterned substrate |
| US7369296B2 (en) | 2004-09-27 | 2008-05-06 | Idc, Llc | Device and method for modifying actuation voltage thresholds of a deformable membrane in an interferometric modulator |
| US8003449B2 (en) * | 2004-11-26 | 2011-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device having a reverse staggered thin film transistor |
| EP2495212A3 (en) | 2005-07-22 | 2012-10-31 | QUALCOMM MEMS Technologies, Inc. | Mems devices having support structures and methods of fabricating the same |
| US7382515B2 (en) | 2006-01-18 | 2008-06-03 | Qualcomm Mems Technologies, Inc. | Silicon-rich silicon nitrides as etch stops in MEMS manufacture |
| US7652814B2 (en) | 2006-01-27 | 2010-01-26 | Qualcomm Mems Technologies, Inc. | MEMS device with integrated optical element |
| US7643203B2 (en) | 2006-04-10 | 2010-01-05 | Qualcomm Mems Technologies, Inc. | Interferometric optical display system with broadband characteristics |
| US7711239B2 (en) | 2006-04-19 | 2010-05-04 | Qualcomm Mems Technologies, Inc. | Microelectromechanical device and method utilizing nanoparticles |
| US7369292B2 (en) | 2006-05-03 | 2008-05-06 | Qualcomm Mems Technologies, Inc. | Electrode and interconnect materials for MEMS devices |
| US7706042B2 (en) | 2006-12-20 | 2010-04-27 | Qualcomm Mems Technologies, Inc. | MEMS device and interconnects for same |
| US7733552B2 (en) | 2007-03-21 | 2010-06-08 | Qualcomm Mems Technologies, Inc | MEMS cavity-coating layers and methods |
| US7719752B2 (en) | 2007-05-11 | 2010-05-18 | Qualcomm Mems Technologies, Inc. | MEMS structures, methods of fabricating MEMS components on separate substrates and assembly of same |
| US8068268B2 (en) | 2007-07-03 | 2011-11-29 | Qualcomm Mems Technologies, Inc. | MEMS devices having improved uniformity and methods for making them |
| KR101425131B1 (ko) * | 2008-01-15 | 2014-07-31 | 삼성디스플레이 주식회사 | 표시 기판 및 이를 포함하는 표시 장치 |
| US7863079B2 (en) | 2008-02-05 | 2011-01-04 | Qualcomm Mems Technologies, Inc. | Methods of reducing CD loss in a microelectromechanical device |
| TWI491048B (zh) * | 2008-07-31 | 2015-07-01 | Semiconductor Energy Lab | 半導體裝置 |
| US9082857B2 (en) | 2008-09-01 | 2015-07-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising an oxide semiconductor layer |
| US8841661B2 (en) * | 2009-02-25 | 2014-09-23 | Semiconductor Energy Laboratory Co., Ltd. | Staggered oxide semiconductor TFT semiconductor device and manufacturing method thereof |
| CN101599497B (zh) * | 2009-05-19 | 2011-07-06 | 昆山龙腾光电有限公司 | 薄膜晶体管阵列基板及其形成方法 |
| US8659816B2 (en) | 2011-04-25 | 2014-02-25 | Qualcomm Mems Technologies, Inc. | Mechanical layer and methods of making the same |
| KR20130139438A (ko) * | 2012-06-05 | 2013-12-23 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3689843T2 (de) * | 1986-03-06 | 1994-09-01 | Toshiba Kawasaki Kk | Steuerschaltung einer Flüssigkristallanzeige. |
| US5320979A (en) * | 1987-07-20 | 1994-06-14 | Nippon Telegraph And Telephone Corporation | Method of connecting wirings through connection hole |
| JP2590938B2 (ja) * | 1987-10-02 | 1997-03-19 | 旭硝子株式会社 | 薄膜トランジスタ基板 |
| JPH0224631A (ja) * | 1988-07-13 | 1990-01-26 | Seikosha Co Ltd | 薄膜トランジスタアレイ |
| US5198694A (en) * | 1990-10-05 | 1993-03-30 | General Electric Company | Thin film transistor structure with improved source/drain contacts |
| JPH04198923A (ja) * | 1990-11-28 | 1992-07-20 | Mitsubishi Electric Corp | 表示装置の製造方法 |
| US5318667A (en) * | 1991-04-04 | 1994-06-07 | Hitachi, Ltd. | Method and apparatus for dry etching |
| US5273920A (en) * | 1992-09-02 | 1993-12-28 | General Electric Company | Method of fabricating a thin film transistor using hydrogen plasma treatment of the gate dielectric/semiconductor layer interface |
| US5650358A (en) | 1995-08-28 | 1997-07-22 | Ois Optical Imaging Systems, Inc. | Method of making a TFT having a reduced channel length |
| KR100301803B1 (ko) * | 1998-06-05 | 2001-09-22 | 김영환 | 박막트랜지스터 및 그의 제조방법 |
-
1998
- 1998-06-05 KR KR1019980020848A patent/KR100301803B1/ko not_active IP Right Cessation
- 1998-07-29 TW TW087112416A patent/TW571443B/zh not_active IP Right Cessation
- 1998-12-17 JP JP10358628A patent/JP3133987B2/ja not_active Expired - Fee Related
-
1999
- 1999-04-09 DE DE19916073A patent/DE19916073B4/de not_active Expired - Lifetime
- 1999-05-25 US US09/317,952 patent/US6255668B1/en not_active Expired - Lifetime
-
2001
- 2001-03-19 US US09/810,232 patent/US6455357B2/en not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100805260B1 (ko) * | 2005-02-04 | 2008-02-20 | 퀄컴 엠이엠스 테크놀로지스, 인크. | 광간섭 컬러 표시장치 제조방법 |
| KR20180134817A (ko) * | 2008-07-31 | 2018-12-19 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| US10937897B2 (en) | 2008-07-31 | 2021-03-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| KR20210098927A (ko) * | 2008-07-31 | 2021-08-11 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| US12074210B2 (en) | 2008-07-31 | 2024-08-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US10205030B2 (en) | 2008-08-08 | 2019-02-12 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| KR20140027547A (ko) * | 2010-01-22 | 2014-03-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| KR20190020177A (ko) * | 2010-01-22 | 2019-02-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| KR20190058722A (ko) * | 2011-01-28 | 2019-05-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작 방법 및 반도체 장치 |
| KR20140083136A (ko) * | 2012-12-24 | 2014-07-04 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE19916073B4 (de) | 2006-07-27 |
| US20010010953A1 (en) | 2001-08-02 |
| US6255668B1 (en) | 2001-07-03 |
| JP3133987B2 (ja) | 2001-02-13 |
| KR100301803B1 (ko) | 2001-09-22 |
| US6455357B2 (en) | 2002-09-24 |
| DE19916073A1 (de) | 1999-12-16 |
| JPH11354812A (ja) | 1999-12-24 |
| TW571443B (en) | 2004-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100301803B1 (ko) | 박막트랜지스터 및 그의 제조방법 | |
| US7767478B2 (en) | Thin film transistor array panel and method for manufacturing the same | |
| US8493541B2 (en) | Array substrate, manufacturing method thereof and liquid crystal display | |
| US6395586B1 (en) | Method for fabricating high aperture ratio TFT's and devices formed | |
| KR100913819B1 (ko) | 박막 트랜지스터 어레이 기판 및 그의 제조방법 | |
| KR101294235B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR100264757B1 (ko) | 액티브 매트릭스 lcd 및 그 제조 방법 | |
| US6885425B2 (en) | Active plate for a display device having a conductive layer with increased conductivity | |
| KR20110061773A (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR20110056962A (ko) | 박막 트랜지스터 기판의 제조방법 | |
| US8293564B2 (en) | Method of manufacturing thin film transistor substrate | |
| TWI244211B (en) | Thin film transistor and method of manufacturing the same and display apparatus using the transistor | |
| KR101172666B1 (ko) | 액정표시소자 및 그 제조방법 | |
| JPH02206132A (ja) | 薄膜トランジスタ | |
| US6940565B2 (en) | Liquid crystal display device and fabricating method thereof | |
| KR19980075975A (ko) | 박막 트랜지스터 기판의 제조 방법 | |
| KR101030968B1 (ko) | 어레이 기판 및 이의 제조방법 | |
| US7049163B1 (en) | Manufacture method of pixel structure | |
| KR100897720B1 (ko) | 액정표시장치의 제조방법 | |
| US7547588B2 (en) | Thin film transistor array panel | |
| US7297565B2 (en) | Liquid crystal display device and fabricating method thereof | |
| US20060079036A1 (en) | Method of manufacturing gate, thin film transistor and pixel | |
| JPH02214124A (ja) | 薄膜トランジスタの製造方法 | |
| JPS62239579A (ja) | 薄膜トランジスタの製造方法 | |
| KR20000061175A (ko) | 액정표시장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130524 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20140519 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20150518 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20160518 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20170529 Year of fee payment: 17 |
|
| EXPY | Expiration of term |