JPH11344511A - ロジックアナライザ用プローブ - Google Patents
ロジックアナライザ用プローブInfo
- Publication number
- JPH11344511A JPH11344511A JP15002298A JP15002298A JPH11344511A JP H11344511 A JPH11344511 A JP H11344511A JP 15002298 A JP15002298 A JP 15002298A JP 15002298 A JP15002298 A JP 15002298A JP H11344511 A JPH11344511 A JP H11344511A
- Authority
- JP
- Japan
- Prior art keywords
- logic
- probe
- logic analyzer
- circuit
- analyzer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】 ロジックアナライザが短時間で計測結果及び
計測結果に論理演算を施した結果を表示することを可能
にするロジックアナライザ用プローブを提供する。 【解決手段】 ロジックアナライザとロジックアナライ
ザにより測定される非測定回路との間に介在するロジッ
クアナライザ用プローブ回路において、非測定回路の測
定点より入力した信号に電気的仕様の変換をして変換後
の信号を出力するプローブ回路と、プローブ回路の出力
信号を入力して所定の論理演算をして論理演算の出力を
ロジックアナライザに出力する論理演算部を備えること
を特徴とする。
計測結果に論理演算を施した結果を表示することを可能
にするロジックアナライザ用プローブを提供する。 【解決手段】 ロジックアナライザとロジックアナライ
ザにより測定される非測定回路との間に介在するロジッ
クアナライザ用プローブ回路において、非測定回路の測
定点より入力した信号に電気的仕様の変換をして変換後
の信号を出力するプローブ回路と、プローブ回路の出力
信号を入力して所定の論理演算をして論理演算の出力を
ロジックアナライザに出力する論理演算部を備えること
を特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、ロジックアナライ
ザと、ロジックアナライザによる非測定回路との間に介
在するロジックアナライザ用プローブに関する。
ザと、ロジックアナライザによる非測定回路との間に介
在するロジックアナライザ用プローブに関する。
【０００２】
【従来の技術】従来、ロジックアナライザにより、非測
定回路を測定する場合、プローブを非測定回路の測定点
に接続して、そのプローブをロジックアナライザの入力
端子に接続していた。
定回路を測定する場合、プローブを非測定回路の測定点
に接続して、そのプローブをロジックアナライザの入力
端子に接続していた。
【０００３】なお、関連する従来技術として、特開昭６
３−２７９１７２号公報に記載の「論理演算機能付きプ
ローブ」と、特開平４−３２４３７９号公報に記載の
「集積回路試験装置」がある。
３−２７９１７２号公報に記載の「論理演算機能付きプ
ローブ」と、特開平４−３２４３７９号公報に記載の
「集積回路試験装置」がある。
【０００４】
【発明が解決しようとする課題】ところが、従来のロジ
ックアナライザは、入力データをメモリに読み込んだ後
に、表示するので、入力データを論理演算し、その結果
を表示する場合には、遅延が生じ、計測が終わった後で
しか論理演算した結果を表示することが出来なかった。
そのために、入力データから所定の論理演算された結果
を得るタイミングで入力データを読み込むには、ロジッ
クアナライザが入力データを読み込む時間を長く設定す
る必要があり、メモリー容量等の制限により、時間当た
りのデータ取得量を増やすことが難しいかった。
ックアナライザは、入力データをメモリに読み込んだ後
に、表示するので、入力データを論理演算し、その結果
を表示する場合には、遅延が生じ、計測が終わった後で
しか論理演算した結果を表示することが出来なかった。
そのために、入力データから所定の論理演算された結果
を得るタイミングで入力データを読み込むには、ロジッ
クアナライザが入力データを読み込む時間を長く設定す
る必要があり、メモリー容量等の制限により、時間当た
りのデータ取得量を増やすことが難しいかった。
【０００５】本発明は、ロジックアナライザが短時間で
計測結果及び計測結果に論理演算を施した結果を表示す
ることを可能にするロジックアナライザ用プローブを提
供することをその目的とする。
計測結果及び計測結果に論理演算を施した結果を表示す
ることを可能にするロジックアナライザ用プローブを提
供することをその目的とする。
【０００６】
【課題を解決するための手段】本発明によるロジックア
ナライザ用プローブは、ロジックアナライザとロジック
アナライザにより測定される非測定回路との間に介在す
るロジックアナライザ用プローブ回路において、前記非
測定回路の測定点より入力した信号に電気的仕様の変換
をして変換後の信号を出力するプローブ回路と、前記プ
ローブ回路の出力信号を入力して所定の論理演算をして
該論理演算の出力を前記ロジックアナライザに出力する
論理演算部を備えることを特徴とする。
ナライザ用プローブは、ロジックアナライザとロジック
アナライザにより測定される非測定回路との間に介在す
るロジックアナライザ用プローブ回路において、前記非
測定回路の測定点より入力した信号に電気的仕様の変換
をして変換後の信号を出力するプローブ回路と、前記プ
ローブ回路の出力信号を入力して所定の論理演算をして
該論理演算の出力を前記ロジックアナライザに出力する
論理演算部を備えることを特徴とする。
【０００７】また、本発明によるロジックアナライザ
は、上記のロジックアナライザ用プローブにおいて、前
記論理演算部は、プログラマブルゲートアレイであるこ
とを特徴とする。
は、上記のロジックアナライザ用プローブにおいて、前
記論理演算部は、プログラマブルゲートアレイであるこ
とを特徴とする。
【０００８】本発明によるロジックアナライザ用プロー
ブシステムは、上記のロジックアナライザと、前記プロ
グラマブルゲートアレー用のライタと、前記ライタのコ
ントローラと備えることを特徴とする。
ブシステムは、上記のロジックアナライザと、前記プロ
グラマブルゲートアレー用のライタと、前記ライタのコ
ントローラと備えることを特徴とする。
【０００９】
【発明の実施の形態】図１を参照して、本発明の実施形
態について説明する。
態について説明する。
【００１０】本実施形態によるプローブは、入力データ
から所定の論理演算された結果を得るタイミングで入力
データを読み込む場合でも、メモリに書き込まれた入力
データをロジックアナライザ内部で処理することなくプ
ローブ内に設けられたプログラマブルゲートアレイによ
り所定の論理演算を行い出力できる構成を提供するもの
である。
から所定の論理演算された結果を得るタイミングで入力
データを読み込む場合でも、メモリに書き込まれた入力
データをロジックアナライザ内部で処理することなくプ
ローブ内に設けられたプログラマブルゲートアレイによ
り所定の論理演算を行い出力できる構成を提供するもの
である。
【００１１】本実施形態は、被測定回路４から入力した
信号波形を論理信号に変換する機能を有し、非測定回路
４の測定点から入力した信号に電圧変換、電流変換、イ
ンピーダンス変換などの電気仕様を変換して変換後の信
号をロジックアナライザ５とプログラマブルゲートアレ
イ２に供給する機能を有したプローブ回路１とプローブ
回路１から入力した信号に論理処理を施してロジックア
ナライザ５に出力するプログラマブルゲートアレイ２を
含むプローブ３と、プローブ３から入力した波形を記憶
し表示する機能を有するロジックアナライザ５と、プロ
グラマブルゲートアレイ２に所定の論理回路を構成させ
るゲートアレイ用ライタ６と、ゲートアレイ用ライタ６
が所定の論理回路をプログラマブルゲートアレイ２に書
き込む為のプログラムをゲートアレイ用ライタ６に送出
する機能を有するライタ用コントローラ７とを有する。
信号波形を論理信号に変換する機能を有し、非測定回路
４の測定点から入力した信号に電圧変換、電流変換、イ
ンピーダンス変換などの電気仕様を変換して変換後の信
号をロジックアナライザ５とプログラマブルゲートアレ
イ２に供給する機能を有したプローブ回路１とプローブ
回路１から入力した信号に論理処理を施してロジックア
ナライザ５に出力するプログラマブルゲートアレイ２を
含むプローブ３と、プローブ３から入力した波形を記憶
し表示する機能を有するロジックアナライザ５と、プロ
グラマブルゲートアレイ２に所定の論理回路を構成させ
るゲートアレイ用ライタ６と、ゲートアレイ用ライタ６
が所定の論理回路をプログラマブルゲートアレイ２に書
き込む為のプログラムをゲートアレイ用ライタ６に送出
する機能を有するライタ用コントローラ７とを有する。
【００１２】次に、動作について説明する。
【００１３】ライタ用コントローラ７は、ゲートアレイ
用ライタ６に所定の回路を書き込む為のプログラムを送
出し、ゲートアレイ用ライタ６はプログラマブルゲート
アレイ２に論理回路を作成する。ロジックアナライザ本
体５は、プローブ回路１から入力した論理信号とプログ
ラマブルゲートアレイ２とから入力した信号を表示す
る。プログラマブルゲートアレイ２から入力した信号の
表示については、ロジックアナライザ５が入力した信号
を内部でプログラマブルゲートアレイ２に相当する論理
回路処理をしない為、表示に要する時間については、プ
ローブ回路１から直接入力した論理信号の表示と同じ様
な時間で表示出来る。
用ライタ６に所定の回路を書き込む為のプログラムを送
出し、ゲートアレイ用ライタ６はプログラマブルゲート
アレイ２に論理回路を作成する。ロジックアナライザ本
体５は、プローブ回路１から入力した論理信号とプログ
ラマブルゲートアレイ２とから入力した信号を表示す
る。プログラマブルゲートアレイ２から入力した信号の
表示については、ロジックアナライザ５が入力した信号
を内部でプログラマブルゲートアレイ２に相当する論理
回路処理をしない為、表示に要する時間については、プ
ローブ回路１から直接入力した論理信号の表示と同じ様
な時間で表示出来る。
【００１４】なお、本発明は上記の実施例に限定される
ものではなく、例えばプログラマブルゲートアレイ２な
どは類似した機能のＬＳＩを使用した装置にも適用する
ことができる。また、用途が限られているならば、論理
回路を固定の物としてもよい。
ものではなく、例えばプログラマブルゲートアレイ２な
どは類似した機能のＬＳＩを使用した装置にも適用する
ことができる。また、用途が限られているならば、論理
回路を固定の物としてもよい。
【００１５】
【発明の効果】以上説明したように、本発明によれば、
プローブに設けたプログラマブルゲートアレイに書き込
まれた論理回路により信号処理を行い、従って、ロジッ
クアナライザが入力した信号を内部で論理回路処理をす
る必要がないため、ロジックアナライザが表示を行うま
でに要する時間が短くなるという効果が奏される。
プローブに設けたプログラマブルゲートアレイに書き込
まれた論理回路により信号処理を行い、従って、ロジッ
クアナライザが入力した信号を内部で論理回路処理をす
る必要がないため、ロジックアナライザが表示を行うま
でに要する時間が短くなるという効果が奏される。
【図１】本発明によるロジックアナライザ用プローブの
構成とそれに接続される回路と機器を示すブロック図で
ある。
構成とそれに接続される回路と機器を示すブロック図で
ある。
１ プローブ回路 ２ プログラマブルゲートアレイ ３ プローブ ４ 被測定回路 ５ ロジックアナライザ ６ ゲートアレイ用ライタ ７ ライタ用コントローラ
Claims (3)
- 【請求項１】 ロジックアナライザとロジックアナライ
ザにより測定される非測定回路との間に介在するロジッ
クアナライザ用プローブ回路において、 前記非測定回路の測定点より入力した信号に電気的仕様
の変換をして変換後の信号を出力するプローブ回路と、 前記プローブ回路の出力信号を入力して所定の論理演算
をして該論理演算の出力を前記ロジックアナライザに出
力する論理演算部を備えることを特徴とするロジックア
ナライザ用プローブ。 - 【請求項２】 請求項１に記載のロジックアナライザ用
プローブにおいて、前記論理演算部は、プログラマブル
ゲートアレイであることを特徴とするロジックアナライ
ザ用プローブ。 - 【請求項３】 請求項２に記載のロジックアナライザ
と、前記プログラマブルゲートアレー用のライタと、前
記ライタのコントローラと備えることを特徴とするロジ
ックアナライザ用プローブシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10150022A JP3099808B2 (ja) | 1998-05-29 | 1998-05-29 | ロジックアナライザ用プローブ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10150022A JP3099808B2 (ja) | 1998-05-29 | 1998-05-29 | ロジックアナライザ用プローブ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11344511A true JPH11344511A (ja) | 1999-12-14 |
| JP3099808B2 JP3099808B2 (ja) | 2000-10-16 |
Family
ID=15487790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10150022A Expired - Fee Related JP3099808B2 (ja) | 1998-05-29 | 1998-05-29 | ロジックアナライザ用プローブ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3099808B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7315964B2 (en) | 2002-01-08 | 2008-01-01 | International Business Machines Corporation | Digital signal measuring apparatus and traffic observing method |
-
1998
- 1998-05-29 JP JP10150022A patent/JP3099808B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7315964B2 (en) | 2002-01-08 | 2008-01-01 | International Business Machines Corporation | Digital signal measuring apparatus and traffic observing method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3099808B2 (ja) | 2000-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3099808B2 (ja) | ロジックアナライザ用プローブ | |
| JP2001273794A (ja) | フェイル前情報取得回路およびその取得方法 | |
| TW498476B (en) | Synchronization test method and circuit for the segment of memory | |
| JP2000046912A (ja) | 自己検査装置を備えた集積回路 | |
| JPH10240560A (ja) | 波形信号処理装置 | |
| US5315242A (en) | Method for measuring AC specifications of microprocessor | |
| KR100207511B1 (ko) | 다수개의 테스트 모드 설정 방법 및 그에 따른 장치 | |
| JPH0627195A (ja) | Ｌｓｉ試験装置 | |
| JP2010043993A (ja) | 半導体テスト装置 | |
| KR200273239Y1 (ko) | 멀티미터의 측정값 음성 변환장치 | |
| JPH02189477A (ja) | 電子回路の測定仕様作成方法 | |
| KR910007690B1 (ko) | 컴퓨터를 이용한 저항계 | |
| JPH02208785A (ja) | バス・モニタ・内蔵形の１チップ・マイクロプロセッサ | |
| JPH026772A (ja) | 集積回路 | |
| JPH03120697A (ja) | 集積回路装置 | |
| KR19980058307A (ko) | 계전기의 접점상태를 시험하기 위한 시험기 | |
| JP2001153915A (ja) | Ｉｃテスタ、及びｉｃ試験方法 | |
| JP2000147071A (ja) | アナログ回路の特性検査装置 | |
| JPS62274220A (ja) | 計測機器 | |
| JP2002311103A (ja) | 試験用コネクタを備えた電子回路ユニット | |
| KR200238130Y1 (ko) | 마이크로 콘트롤러 | |
| KR0119132B1 (ko) | 12비트 측정분해능의 측정장치 | |
| JPH04298900A (ja) | 半導体メモリ装置 | |
| JP2002197899A (ja) | 半導体装置及びその試験方法 | |
| JP2010185677A (ja) | 電源電流の測定装置および測定方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20070818 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20080818 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080818 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20090818 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090818 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20100818 |
|
| LAPS | Cancellation because of no payment of annual fees |