JPH11340572A - 半導体デバイス及び画像形成装置 - Google Patents

Abstract

(57)【要約】 【課題】 発光素子アレイを高密度に形成することがで
きる半導体デバイス及び該半導体デバイスを用いた画像
形成装置を得る。 【解決手段】 マトリクス状に配置された複数のトラン
ジスタ素子を備えたトランジスタアレイ３１を、マトリ
クス状に配置された複数の発光素子を備えた発光素子ア
レイ２９が形成された半導体基板上にモノリシックに形
成する。また、発光素子アレイ２９の同一行の発光素子
の陰極を接続した陰極配線３の端部にパッド３３を形成
し、発光素子アレイ２９の同一列の発光素子の陽極を接
続した陽極配線４を列毎に各々異なるトランジスタ素子
のコレクタに接続する。また、トランジスタアレイ３１
の同一行のトランジスタ素子のベースを接続したベース
配線１の端部にパッド６を、トランジスタアレイ３１の
同一列のトランジスタ素子のエミッタを接続したエミッ
タ配線２の端部にパッド５を、各々形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体デバイス及
び画像形成装置に係り、より詳しくは、レーザプリン
タ、レーザディスプレイ、光通信装置、光信号処理装置
等の光源として使用される発光素子アレイを備えた半導
体デバイス及び該半導体デバイスを光源として使用した
画像形成装置に関する。

【０００２】

【従来の技術】レーザプリンタ等の画像形成装置におい
て、形成する画像の各画素に応じた光を発生する光源と
して複数の発光素子を備えた発光素子アレイを使用する
場合には、各発光素子を各々独立に駆動する必要があ
り、従来は、各発光素子に通電するための配線を発光素
子毎に各々独立に接続（以下、個別配線という）してい
た。従って、ｎ行ｍ列の発光素子、すなわちｎ×ｍ個の
発光素子により構成された発光素子アレイの場合、ｎ×
ｍ本という多数の接続配線が必要であり、高コストであ
ると共に発光素子の高密度化が困難である、という問題
点があった。

【０００３】この問題点を解決するために、特開昭６１
−３１２７１号公報記載の技術では、ＬＥＤアレイ光源
を用いて高密度のプリント画像を形成するために、図１
１に示すように、ＬＥＤアレイ２９を構成するＬＥＤ素
子を２次元に配列し、その行方向の配線（以下、陰極配
線という）３及び列方向の配線（以下、陽極配線とい
う）４をマトリクス状に形成して、陰極配線３及び陽極
配線４の各々の一方の端部に設けたワイヤボンディング
パッド３３及び３２を用いて各ＬＥＤ素子を個別に駆動
していた。

【０００４】一方、特表平７−５０３１０４号公報記載
の技術では、面発光レーザ構造とトランジスタ構造を順
次積層し、該トランジスタ構造における各トランジスタ
素子にマトリクス配線を形成して任意のトランジスタ素
子を駆動することにより、駆動したトランジスタ素子の
上側又は下側に位置する面発光レーザ素子を発光させて
いた。

【０００５】上記特開昭６１−３１２７１号公報及び特
表平７−５０３１０４号公報記載の技術では、接続配線
数を２次元に配列された発光素子アレイの行数ｎと列数
ｍの合計本数（ｎ＋ｍ本）しか必要としないので、上述
した個別配線の場合（ｎ×ｍ本）に比較して、接続配線
数を大幅に削減することができる。接続配線１本に対し
て、例えばワイヤボンディングが１本形成されるので、
接続配線数の削減はワイヤボンディング数、及び発光素
子アレイを駆動する駆動回路のチャンネル数の削減につ
ながる。従って、この発光素子アレイを用いた装置全体
の低コスト化、及び発光素子アレイの高密度化を実現す
ることができる。

【０００６】

【発明が解決しようとする課題】しかしながら、上記特
開昭６１−３１２７１号公報及び特表平７−５０３１０
４号公報記載の技術では、発光素子アレイを構成する発
光素子がさらに高密度に配列されて、その行間隔や列間
隔が狭くなった場合、配線（陰極配線及び陽極配線）の
配列ピッチが狭くなり、ワイヤボンディング等が実施で
きなくなって電気的結線ができなくなる、という問題点
があった。換言すれば、ワイヤボンディング等を可能と
する最小配線ピッチが、発光素子アレイを構成する発光
素子の行間隔及び列間隔を制限する、ということであ
る。このことを具体的に説明すると次のようになる。

【０００７】現状のワイヤボンディングの最小ピッチは
約８０μｍである。仮に、ワイヤボンディング用のパッ
ドを２列の千鳥配列とすれば、各列のワイヤボンディン
グパッドの最小ピッチが約８０μｍであっても、配線の
最小ピッチは２分の１の約４０μｍに縮小することがで
きる。しかしながら、この場合でも配線の最小ピッチは
約４０μｍである。

【０００８】一方、配線数が比較的少ない場合には、ワ
イヤボンディングパッド付近の配線を扇状に拡げること
によってワイヤボンディングパッドのピッチを拡大する
ことができるが、配線数が数百本以上になると、このよ
うにワイヤボンディングパッドのピッチを拡大すること
は、結果的に基板サイズが大きくなりすぎてしまうため
実現できない。従って、比較的高密度の発光素子アレイ
を構成する発光素子の最小配列ピッチは、一般に約４０
μｍとされている。

【０００９】このように、上述した従来技術では、多数
の発光素子を有する発光素子アレイにおいて、その配線
のピッチをワイヤボンディング等の電気的接続が可能な
ピッチとしなければならないために数１０μｍ程度より
狭くできず、従って各発光素子の行間隔や列間隔を狭く
できないので、高密度な発光素子アレイが作製できな
い、という問題点があった。

【００１０】本発明は、上記問題点を解消するために成
されたものであり、発光素子アレイを高密度に形成する
ことができる半導体デバイス及び該半導体デバイスを用
いた画像形成装置を提供することを目的としている。

【００１１】

【課題を解決するための手段】上記目的を達成するため
に請求項１記載の半導体デバイスは、複数の発光素子を
備え、かつ半導体基板に形成された発光素子アレイと、
入力端、出力端、及び制御端を備え、前記複数の発光素
子のいずれかに前記入力端及び前記出力端の一方が接続
されると共にマトリクス状に配列されたスイッチング素
子を備え、かつ前記発光素子アレイとモノリシックに前
記半導体基板に形成されたスイッチング素子アレイと、
同一の列に配置された複数のスイッチング素子の各々の
制御端、又は入力端及び出力端の他方を前記同一の列毎
に異なる第１の外部接続端に接続した第１の接続手段
と、同一の行に配置された複数のスイッチング素子の各
々の制御端、又は入力端及び出力端の他方の前記第１の
外部接続端に接続されていない側を前記同一の行毎に異
なる第２の外部接続端に接続した第２の接続手段と、を
備えている。

【００１２】請求項１記載の半導体デバイスによれば、
入力端、出力端、及び制御端を備え、かつマトリクス状
に配列されたスイッチング素子の入力端及び出力端の一
方が、発光素子アレイに備えられた複数の発光素子のい
ずれかに接続される。ここで、上記マトリクス状に配列
されたスイッチング素子を備えたスイッチング素子アレ
イは、上記発光素子アレイとモノリシックに半導体基板
に形成されている。

【００１３】なお、上記スイッチング素子としては、バ
イポーラトランジスタ、電界効果トランジスタ等を適用
することができる。また、上記制御端はスイッチング素
子における入力端及び出力端の間のオンオフを制御する
ためのものであり、例えば、スイッチング素子がバイポ
ーラトランジスタである場合の制御端はベースに相当
し、スイッチング素子が電界効果トランジスタである場
合の制御端はゲートに相当する。

【００１４】また、同一の列に配置された複数のスイッ
チング素子の各々の制御端、又は入力端及び出力端の他
方が第１の接続手段により上記同一の列毎に異なる第１
の外部接続端に接続され、同一の行に配置された複数の
スイッチング素子の各々の制御端、又は入力端及び出力
端の他方の上記第１の外部接続端に接続されていない側
が第２の接続手段により上記同一の行毎に異なる第２の
外部接続端に接続される。なお、第１の外部接続端及び
第２の外部接続端は、外部との接続に用いられる電極で
あり、ワイヤボンディングパッド等に相当する。

【００１５】以上のように半導体デバイスを構成してい
るので、発光素子に接続されているスイッチング素子の
外部からのオンオフ制御によって、当該発光素子の通電
を制御することが可能となる。

【００１６】このように請求項１記載の半導体デバイス
によれば、発光素子アレイに備えられた各発光素子の駆
動を制御するマトリクス状に配置されたスイッチング素
子を備えたスイッチング素子アレイに対して外部との接
続に用いる外部接続端を設けているので、発光素子アレ
イの配列ピッチを狭くすることができ、発光素子アレイ
を高密度に形成することができる。

【００１７】また、請求項２記載の半導体デバイスは、
請求項１記載の半導体デバイスにおいて、前記発光素子
アレイに備えられた複数の発光素子がマトリクス状に配
列されると共にマトリクス配線により接続されており、
かつ前記マトリクス配線の行配線又は列配線が前記スイ
ッチング素子の入力端及び出力端の一方に接続されてい
るものである。

【００１８】このように請求項２記載の半導体デバイス
によれば、発光素子アレイに備えられた複数の発光素子
がマトリクス状に配列されると共にマトリクス配線によ
り接続されており、かつ該マトリクス配線の行配線又は
列配線がスイッチング素子の入力端及び出力端の一方に
接続されているので、発光素子をマトリクス状に配列し
ない場合に比較して発光素子アレイをより高密度に形成
することができる。

【００１９】また、請求項３記載の半導体デバイスは、
請求項１又は請求項２記載の半導体デバイスにおける前
記発光素子が面発光レーザ素子であるものである。

【００２０】従って、請求項３記載の半導体デバイスに
よれば、請求項１及び請求項２記載の発明と同様の効果
を奏することができると共に、発光素子を面発光レーザ
素子としているので、発光素子を端面発光型の素子とす
る場合に比較して、発光素子アレイを容易にアレイ状に
形成することができる。

【００２１】なお、請求項４及び請求項５記載の半導体
デバイスのように、請求項１乃至請求項３の何れか１項
記載の半導体デバイスにおける前記スイッチング素子ア
レイの前記半導体基板上の積層構造は、前記発光素子ア
レイの積層構造の積層面に垂直又は平行な方向に形成す
ることができる。

【００２２】本発明に係る半導体デバイスは、具体的に
は例えば図１に示すように構成される。

【００２３】すなわち、複数の発光素子を備えた発光素
子アレイ２９の配線（陰極配線３及び陽極配線４）に流
す電流を制御するスイッチング素子としての複数のトラ
ンジスタ素子を備えたトランジスタアレイ３１を発光素
子アレイ２９の基板上にモノリシックに形成する。この
トランジスタアレイ３１は、発光素子アレイ２９の陽極
配線４に結線され、かつトランジスタ素子が２次元に配
列される。トランジスタアレイ３１は、各々のトランジ
スタ素子のエミッタ及びベース、あるいはコレクタ及び
ベースに形成されたマトリクス配線によって駆動され
る。そのマトリクス配線はワイヤボンディングパッド５
及び６に形成されたワイヤボンディング等の電気的接続
手段を介して外部の駆動回路と接続される。

【００２４】このような手段によれば、ワイヤボンディ
ング等の配列ピッチは、トランジスタアレイに備えられ
たトランジスタ素子の配線ピッチのみに依存し、発光素
子アレイに備えられた発光素子の配線ピッチには依存し
ない。そのため、ワイヤボンディングパッドのピッチを
発光素子アレイの配線ピッチよりも数倍、数１０倍に拡
大することが可能となる。従って、発光素子の配列ピッ
チを従来に比較して数分の１、数１０分の１に削減する
ことができ、発光素子アレイを高密度に形成することが
可能となる。

【００２５】また、請求項６記載の画像形成装置は、請
求項１乃至請求項５記載の半導体デバイスを光源として
用いたものである。

【００２６】このように請求項６記載の画像形成装置に
よれば、請求項１乃至請求項５記載の高密度な発光素子
アレイを備えた半導体デバイスを光源として用いている
ので、高密度な画像を容易に形成することができる。

【００２７】

【発明の実施の形態】以下、図面を参照して、本発明の
実施の形態について詳細に説明する。

【００２８】〔第１実施形態〕本第１実施形態では、発
光素子として面発光レーザ素子を、モノリシックに作製
するスイッチング素子としてはｐｎｐトランジスタを、
各々適用する場合について説明する。

【００２９】面発光レーザ構造層の結晶成長は有機金属
気相成長法（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉ
ｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ、以下「Ｍ
ＯＣＶＤ法」という。）によりＭＯＣＶＤ装置を用いて
行った。その積層構造を図２に示す。以下、同図を参照
して、本第１実施形態に係る半導体デバイスの製造工程
について説明する。

【００３０】導電性のＳｉドープｎ型ＧａＡｓ基板１１
上に、ｎ型ＧａＡｓバッファー層１２（厚さ０．２μ
ｍ、キャリア濃度２×１０¹⁸／ｃｍ³ ）、ｎ型Ａｌ_0.3
Ｇａ_{0. 7} Ａｓ／Ａｌ_0.9 Ｇａ_0.1 Ａｓ多層膜ミラー１３
（厚さ５７．６ｎｍ／６４．５ｎｍ×４０．５周期、但
し、Ａｌ_0.3 Ｇａ_0.7 Ａｓ上側／Ａｌ_0.9 Ｇａ_0.1 Ａｓ
下側の配置、キャリア濃度２×１０¹⁸／ｃｍ³ ）、Ａｌ
_0.6 Ｇａ_0.4 Ａｓスペーサー層１４（厚さ８９．８ｎ
ｍ、ノンドープ) 、Ａｌ_0.11Ｇａ_0.89Ａｓ／Ａｌ_{0. 3} Ｇ
ａ_0.7 Ａｓ（量子井戸層／障壁層、厚さ８ｎｍ／５ｎｍ
×４周期、ノンドープ）の活性領域１５、Ａｌ_0.6 Ｇａ
_0.4 Ａｓスペーサー層１６（厚さ８９．８ｎｍ、ノンド
ープ）、ｐ型Ａｌ_0.3 Ｇａ_0.7 Ａｓ／Ａｌ_0.9 Ｇａ_0.1
Ａｓ多層膜ミラー１７（厚さ６４．５ｎｍ／５７．６ｎ
ｍ×３０周期、キャリア濃度２×１０ ¹⁸／ｃｍ³ ）、及
びｐ型コンタクト層１８（厚さ９ｎｍ、キャリア濃度１
×１０ ¹⁹／ｃｍ³ ）を順次成長する。ここで、多層膜ミ
ラー１３及び１７の積層界面は、組成を徐々に変化させ
たグレーデッド層とし、電気抵抗を低減した。

【００３１】多層膜ミラー１３及び１７の各層の厚さｔ
_i は、レーザ波長λ（本実施形態では７８０ｎｍ）の光
に対して、ｔ_i ＝λ／（４・ｎ_i ）を満足するようにし
ており（ｎ_i は各層の屈折率）、多層膜ミラー全体で高
反射率が達成されている。また、スペーサー層１４及び
１６と活性領域１５の各層は、各層の膜厚ｔ_i と屈折率
ｎ_i をかけた値、すなわちｔ_i ×ｎ_i の合計がレーザ波
長λと等しくなるように設定され、レーザ共振器として
の役割を果たしている。

【００３２】次に、この基板をＭＯＣＶＤ装置から取り
出し、ＳｉＯ₂ 膜をプラズマＣＶＤにより０．２μｍ厚
さ堆積させる。これをフォトリソグラフィーによりエッ
チングして、パターニングし、ｐ型コンタクト層１８の
うちでトランジスタの結晶層を成長する場所だけを露出
する。その露出部分は平面視正方形状（本実施形態では
一辺２０μｍ）であり、図３に示すトランジスタアレイ
３１の配列のように、面発光レーザアレイ３０の横側に
３行３３３列に配列した。なお、レーザアレイ３０の配
列は後述するように、プロトン注入と電極形成により作
製する。

【００３３】次に、この基板を再びＭＯＣＶＤ装置の中
に挿入し、まず、電流をストップさせるためのｎ型Ｇａ
Ａｓ層２０（厚さ１００ｎｍ、キャリア濃度１×１０¹⁷
／ｃｍ³ ）を成長し、その上にトランジスタを構成す
る、ｐ型ＧａＡｓコレクタ層２１（厚さ３００ｎｍ、キ
ャリア濃度１×１０¹⁷／ｃｍ³ ）、ｎ型ＧａＡｓベース
層２２（厚さ１００ｎｍ、キャリア濃度４×１０¹⁸／ｃ
ｍ³ ）、及びｐ型Ａｌ_{0. 3} Ｇａ_0.7 Ａｓエミッタ層２３
（厚さ２００ｎｍ、キャリア濃度５×１０¹⁷／ｃｍ³ ）
を成長し、最後に電極とのオーミック接触をとるための
ｐ型ＧａＡｓコンタクト層２４（厚さ２００ｎｍ、キャ
リア濃度５×１０¹⁸／ｃｍ³ ）を成長する。

【００３４】ＳｉＯ₂ 膜の上には結晶は成長しないの
で、ＳｉＯ₂ 膜の除去した部分、すなわち表面に露出し
たｐ型コンタクト層１８の上にだけトランジスタ構造層
が形成される。この積層構造では、ｐ型ＧａＡｓコレク
タ層２１の下層に、ｎ型ＧａＡｓ層２０、ｐ型コンタク
ト層１８、及びｐ型多層膜ミラー１７があるので、この
部分はｐｎｐ構造となり、垂直方向（図２上下方向）に
は電流は流れない。従って、トランジスタ素子の下のｐ
型コンタクト層１８や多層膜ミラー１７には電流は流れ
ず、トランジスタ素子のみが正常に動作する。

【００３５】次に、トランジスタ構造層のベース層２２
とコレクタ層２１をエッチングにより図２に示すように
表面に露出させる。

【００３６】次に、面発光レーザ素子を作製するため
に、電流狭窄構造を形成する。本実施形態では、プロト
ン（Ｈ⁺ ）を加速電圧を変化させて照射することによっ
て結晶表面から深さ３〜４μｍまでのプロトン注入領域
１９を形成し、電流の流れない絶縁領域を形成する方法
を採用した。電流の流れる活性領域のサイズは直径約６
μｍΦであり、これが面発光レーザ素子の活性領域の水
平方向（図２左右方向）に形成される。面発光レーザア
レイ３０は、図３に示すように、面発光レーザ素子を３
０μｍピッチで１列に９９９個配列した。

【００３７】次に、面発光レーザ素子とトランジスタ素
子に電極を形成し、それらを結線する配線を敷設する。
面発光レーザ素子のｐ型コンタクト層１８と、トランジ
スタ素子のｐ型コンタクト層２４及びｐ型コレクタ層２
１とにはＡｕＺｎ合金のｐ型電極を形成し、トランジス
タ素子のｎ型ベース層２２にはＡｕＧｅ合金のｎ型電極
を形成した。これらの材料を蒸着法により３００ｎｍ厚
さ堆積し、フォトリソグラフィーにより所望の形状にパ
ターニングしている。

【００３８】次に、面発光レーザ素子のｐ型コンタクト
層１８の電極とトランジスタ素子のｐ型コレクタ層２１
の電極とを電気的に接続するための配線（以下、陽極配
線という）４を形成した。また、面発光レーザアレイ３
０のｎ型の共通電極として、ＡｕＧｅ合金１０をｎ型Ｇ
ａＡｓ基板１１の裏面全面に形成した。なお、この電極
は接地される。

【００３９】次に、トランジスタ素子を駆動するための
配線として、トランジスタ素子のｎ型ベース層２２の電
極に行方向の配線（以下、ベース配線という）１を形成
し、トランジスタ素子のｐ型コンタクト層２４の電極に
列方向の配線（以下、エミッタ配線という）２を形成す
る。また、エミッタ配線２及びベース配線１の各々の、
トランジスタ素子に接続されていない側の端部には、ワ
イヤボンディングパッド５及び６を各々形成する。

【００４０】以上によって形成されたベース配線１、エ
ミッタ配線２、及び陽極配線４と各部位との相対的な位
置関係（平面視）を図４に示す。同図に示すように、面
発光レーザ素子のｐ型コンタクト層１８の電極とトラン
ジスタ素子のｐ型コレクタ層２１の電極とが陽極配線４
により接続され、同一の行に配置されたトランジスタ素
子のｎ型ベース層２２の電極とワイヤボンディングパッ
ド６とがベース配線１により接続され、同一の列に配置
されたトランジスタ素子のｐ型コンタクト層２４の電極
とワイヤボンディングパッド５とがエミッタ配線２によ
って接続されている。

【００４１】上述したように、面発光レーザアレイ３０
の面発光レーザ素子は１次元に９９９個配列されてお
り、その配列ピッチは約３０μｍである。また、トラン
ジスタアレイ３１のトランジスタ素子は３行×３３３列
のマトリクス状に配列されているので、エミッタ配線２
の端部に形成されたワイヤボンディングパッド５の配列
ピッチは約９０μｍ（＝約３０μｍ×３）となる。な
お、本実施形態では、ベース配線１の端部に形成された
ワイヤボンディングパッド６の配列ピッチを約１００μ
ｍとした。

【００４２】なお、面発光レーザアレイ３０が本発明の
発光素子アレイに、トランジスタアレイ３１が本発明の
スイッチング素子アレイに、エミッタ配線２が本発明の
第１の接続手段に、ベース配線１が本発明の第２の接続
手段に、ワイヤボンディングパッド５が本発明の第１の
外部接続端に、ワイヤボンディングパッド６が本発明の
第２の外部接続端に、各々相当する。

【００４３】これらのワイヤボンディングパッド５及び
６に対してワイヤボンディングを行い、図示しない外部
の駆動回路と接続して、該駆動回路によりワイヤボンデ
ィングパッド５及び６に駆動電圧を印加して各トランジ
スタ素子を動作させることにより、面発光レーザアレイ
３０を駆動することができることを確認した。

【００４４】〔第２実施形態〕本第２実施形態では、面
発光レーザアレイの陽極配線及び陰極配線をマトリクス
状に形成し、この陽極配線及び陰極配線を各々トランジ
スタアレイで駆動する場合について説明する。すなわ
ち、上記第１実施形態では、１次元配列の面発光レーザ
アレイを対象としていたが、本第２実施形態では２次元
配列の面発光レーザアレイを対象としたものである。ま
ず、図５を参照して、本第２実施形態に係る半導体デバ
イスの製造工程について説明する。

【００４５】同図に示すように、ＭＯＣＶＤ装置により
半絶縁性のＧａＡｓ基板５１上に、ｎ型ＧａＡｓバッフ
ァー層１２（厚さ０．２μｍ、キャリア濃度２×１０¹⁸
／ｃｍ³ ）、ｎ型Ａｌ_0.3 Ｇａ_0.7 Ａｓ／Ａｌ_0.9 Ｇａ
_0.1 Ａｓ多層膜ミラー１３（厚さ５７．６ｎｍ／６４．
５ｎｍ×４０．５周期、但し、Ａｌ_0.3 Ｇａ_0.7 Ａｓ上
側／Ａｌ_0.9 Ｇａ_0.1 Ａｓ下側の配置、キャリア濃度２
×１０¹⁸／ｃｍ³ ）、Ａｌ_0.6 Ｇａ_0.4 Ａｓスペーサー
層１４（厚さ８９．８ｎｍ、ノンドープ）、Ａｌ_0.11Ｇ
ａ_0.89Ａｓ／Ａｌ_0.3 Ｇａ_0.7 Ａｓ（量子井戸層／障壁
層、厚さ８ｎｍ／５ｎｍ×４周期、ノンドープ）の活性
領域１５、Ａｌ_0.6 Ｇａ_0.4 Ａｓスペーサー層１６（厚
さ８９．８ｎｍ、ノンドープ）、及び選択酸化用のｐ型
Ａｌ_0.98Ｇａ_0.02Ａｓ層６０（厚さ６５．４ｎｍ、キャ
リア濃度２×１０¹⁸／ｃｍ³ ）を成長し、その上にｐ型
Ａｌ_0.9 Ｇａ_0.1 Ａｓ／Ａｌ_0.3 Ｇａ_0.7 Ａｓ多層膜ミ
ラー１７（厚さ６４．５ｎｍ／５７．６ｎｍ×２９．５
周期、キャリア濃度２×１０¹⁸／ｃｍ³ ）、ｐ型コンタ
クト層１８（厚さ９ｎｍ、キャリア濃度１×１０¹⁹／ｃ
ｍ³ ）を順次成長する。ここで、多層膜ミラー１３及び
１７の積層界面は、組成を徐々に変化させたグレーデッ
ド層とし、電気抵抗を低減した。

【００４６】次に、この基板をＭＯＣＶＤ装置から取り
出し、ＳｉＯ₂ 膜をプラズマＣＶＤにより０．２μｍ厚
さ堆積させる。これをフォトリソグラフィーによりエッ
チングして、パターニングし、トランジスタの結晶層を
成長する場所のｐ型コンタクト層１８だけを露出する。
その露出部分は平面視正方形状（本実施形態では一辺２
０μｍ）であり、図６に示すトランジスタアレイ３１及
び７０の配列のように、後述する面発光レーザアレイ７
５の上側と下側とに３行３３３列に形成した。

【００４７】次に、この基板を再びＭＯＣＶＤ装置の中
に挿入し、 トランジスタを構成する、ｐ型ＧａＡｓコレ
クタ層２１（厚さ３００ｎｍ、キャリア濃度１×１０¹⁷
／ｃｍ³ ）、ｎ型ＧａＡｓベース層２２（厚さ１００ｎ
ｍ、キャリア濃度４×１０¹⁸／ｃｍ³ ）、及びｐ型Ａｌ
_0.3 Ｇａ_0.7 Ａｓエミッタ層２３（厚さ２００ｎｍ、キ
ャリア濃度５×１０¹⁷／ｃｍ³ ）を成長し、最後に電極
とのオーミック接触をとるためのｐ型ＧａＡｓコンタク
ト層２４（厚さ２００ｎｍ、キャリア濃度５×１０¹⁸／
ｃｍ³ ）を成長する。

【００４８】ＳｉＯ₂ 膜の上には結晶は成長しないの
で、表面に露出したｐ型コンタクト層１８の上にだけｐ
ｎｐトランジスタ構造層が形成される。

【００４９】次に、ＳｉＯ₂ 膜全面を除去し、面発光レ
ーザ素子のポスト構造（直径２０μｍΦ）の形成とトラ
ンジスタ素子の電気的分離のために、図５に示すような
エッチングを行った。この面発光レーザ素子の電流狭窄
構造を作製するために、Ａｌ _0.98Ｇａ_0.02Ａｓ層６０を
選択的に酸化した。この際の酸化方法として、水蒸気雰
囲気の熱処理炉にサンプルを挿入し、４００℃に加熱す
る方法を適用した。この熱処理によって表面に露出した
Ａｌ_0.98Ｇａ_0.02Ａｓ層６０が周囲より同心円状に酸化
してゆく。電流を流す領域（直径５μｍΦ）の穴を残し
て、酸化層Ａｌ ₂ Ｏ₃ を形成し、電流狭窄構造を形成し
た。

【００５０】次に、トランジスタ構造層のベース層２２
及びコレクタ層２１をエッチングにより図５に示すよう
に表面に露出させる。

【００５１】次に、面発光レーザ素子及びトランジスタ
素子に電極を形成し、それらを結線する配線を敷設す
る。面発光レーザ素子及びトランジスタ素子のｐ型の電
極としてＡｕＺｎ合金を、ｎ型の電極としてＡｕＧｅ合
金を用いた。これらの材料を蒸着法により３００ｎｍ厚
さ堆積し、フォトリソグラフィーにより所望の形状にパ
ターニングし、その上に配線を敷設した。また、面発光
レーザ素子のポスト構造の側壁や配線の交差部には、Ｓ
ｉＮｘ層６１等の絶縁層を形成し、電気的に分離させ
た。

【００５２】配線としては、面発光レーザ素子のｐ型コ
ンタクト層１８と図６上側のトランジスタアレイ３１の
ｐ型コレクタ層２１とを電気的に接続するための配線
（以下、陽極配線という）４と、面発光レーザ素子のｎ
型バッファー層１２と図６下側のトランジスタアレイ７
０のｐ型エミッタ層２３を電気的に接続するための配線
（以下、陰極配線という）３を形成した。

【００５３】また、図６上側のトランジスタアレイ３１
を駆動するための配線として、トランジスタ素子のｎ型
ベース層２２に行方向の配線（以下、ベース配線とい
う）１を形成し、該トランジスタ素子のｐ型エミッタ層
２３のコンタクト層２４に列方向の配線（以下、エミッ
タ配線という）２を形成した。このエミッタ配線２及び
ベース配線１の双方の、トタンジスタ素子に接続されて
いない側の端部にはワイヤボンディングパッド５及び６
を各々形成した（図６参照、図５では図示省略）。

【００５４】また、図６下側のトランジスタアレイ７０
を駆動するための配線として、トランジスタ素子のｎ型
ベース層２２に行方向の配線（以下、ベース配線とい
う）７２を形成し、該トランジスタのｐ型コレクタ層２
１に列方向の配線（以下、コレクタ配線という）７１を
形成した。このコレクタ配線７１及びベース配線７２の
双方の、トタンジスタ素子に接続されていない側の端部
にはワイヤボンディングパッド７３及び７４を各々形成
した（図６参照、図５では図示省略）。

【００５５】面発光レーザアレイ７５を構成する面発光
レーザ素子は、図６に示すように、列方向が斜め方向と
された４行１００列にマトリクス状に配列されており、
本実施形態における各面発光レーザ素子の配列ピッチ
は、行方向（水平方向）を４２μｍ、列方向（垂直方
向）を１００μｍとしている。

【００５６】また、トランジスタアレイ３１を構成する
トランジスタ素子は３行１０３列に配列されており、ト
ランジスタアレイ７０を構成するトランジスタ素子は３
行１００列に配列されている。エミッタ配線２に設けら
れたワイヤボンディングパッド５の配列ピッチを１２６
μｍとし、ベース配線１に設けられたワイヤボンディン
グパッド６の配列ピッチを１００μｍとした。同様に、
コレクタ配線７１に設けられたワイヤボンディングパッ
ド７３の配列ピッチを１２６μｍとし、ベース配線７２
に設けられたワイヤボンディングパッド７４の配列ピッ
チを１００μｍとした。

【００５７】なお、面発光レーザアレイ７５が本発明の
発光素子アレイに、トランジスタアレイ３１及び７０が
本発明のスイッチング素子アレイに、エミッタ配線２及
びコレクタ配線７１が本発明の第１の接続手段に、ベー
ス配線１及び７２が本発明の第２の接続手段に、ワイヤ
ボンディングパッド５及び７３が本発明の第１の外部接
続端に、ワイヤボンディングパッド６及び７４が本発明
の第２の外部接続端に、各々相当する。

【００５８】ワイヤボンディングパッド５と６、及びワ
イヤボンディングパッド７３と７４に対してワイヤボン
ディングを行い、図示しない外部の駆動回路と接続し
て、該駆動回路により各ワイヤボンディングパッドに駆
動電圧を印加して各トランジスタ素子を動作させること
により、面発光レーザアレイ７５を駆動することができ
ることを確認した。

【００５９】〔第３実施形態〕本第３実施形態では、上
記第２実施形態と同様の工程により作製した半導体デバ
イスを画像形成装置としてのレーザプリンタに適用した
場合の実施形態について説明する。

【００６０】本第３実施形態における面発光レーザアレ
イ８０では、面発光レーザ素子を行方向のピッチａ、及
び列方向のピッチｂをａ＝２１μｍ、及びｂ＝２１μｍ
として、１２行１２００列に配列した（図７参照。詳細
は図８参照）。また、面発光レーザアレイ８０の各列は
斜めに傾斜させ、行方向（レーザプリンタの主走査方向
に対応する方向）への投影点列が等間隔で並ぶように配
列した。

【００６１】図７に示すように、トランジスタアレイ８
１は面発光レーザアレイ８０に対する陽極配線８７を駆
動し、トランジスタアレイ８２は面発光レーザアレイ８
０に対する陰極配線８８を駆動する。

【００６２】本第３実施形態におけるトランジスタアレ
イ８１は４行３０３列に、トランジスタアレイ８２は４
行３００列に、各々トランジスタ素子を配列している。
また、トランジスタアレイ８１をマトリクス駆動するエ
ミッタ配線の端部に形成したワイヤボンディングパッド
８３は８４μｍピッチで配列し、ベース配線の端部に形
成したワイヤボンディングパッド８４は１００μｍピッ
チで配列した。また、トランジスタアレイ８２をマトリ
クス駆動するコレクタ配線の端部に形成したワイヤボン
ディングパッド８５は８４μｍピッチで配列し、ベース
配線の端部に形成したワイヤボンディングパッド８６は
１００μｍピッチで配列した。

【００６３】なお、面発光レーザアレイ８０が本発明の
発光素子アレイに、トランジスタアレイ８１及び８２が
本発明のスイッチング素子アレイに、ワイヤボンディン
グパッド８３及び８５が本発明の第１の外部接続端に、
ワイヤボンディングパッド８４及び８６が本発明の第２
の外部接続端に、各々相当する。

【００６４】次に、図９を参照して、以上の構成の半導
体デバイス９０をレーザプリンタの光源として適用する
場合のレーザプリンタの構成について説明する。

【００６５】同図に示すように、半導体デバイス９０に
は駆動回路９１が接続されており、半導体デバイス９０
から出射された光９６の下流方向にはレンズ系９２及び
折り返しミラー９３が順に配置されており、さらに折り
返しミラー９３の光９６の反射方向にはレンズ系９４及
び感光ドラム９５が順に配置されている。

【００６６】次に、以上のように構成されたレーザプリ
ンタの全体的な作用を説明する。なお、ここでは、プリ
ント対象画像が１２００行１２００列の画素データによ
り構成されている場合について説明する。

【００６７】まず、プリント対象画像の上端側１２行１
２００列の画素データに対応した光が出射されるように
半導体デバイス９０を駆動回路９１によって駆動する。
これによって半導体デバイス９０から出射された光９６
はレンズ系９２、折り返しミラー９３、レンズ系９４を
順に介して感光ドラム９５の表面に照射される。従っ
て、感光ドラム９５の表面にはプリント対象画像の上端
側１２行１２００列分の画像（潜像）が形成される。な
お、駆動回路９１による半導体デバイス９０の駆動手順
については詳細に後述する。

【００６８】次に、感光ドラム９５を表面距離が画像の
１２行分に相当する距離だけ図９矢印Ｓ方向（副走査方
向）に回転した後、プリント対象画像の上端から１３行
目からの１２行１２００列分の画素データに対応した光
が出射されるように半導体デバイス９０を駆動回路９１
によって駆動する。これによって、感光ドラム９５の表
面にはプリント対象画像の上端から１３行目からの１２
行１２００列分の画像（潜像）が形成される。

【００６９】以上の、感光ドラム９５への１２行１２０
０列分の画像（潜像）の形成、及び感光ドラム９５の副
走査方向への回転駆動を繰り返し（本実施形態では１０
回）実行することによって、１枚分のプリント対象画像
（潜像）を感光ドラム９５表面に形成することができ
る。

【００７０】次に、図１０を参照して、駆動回路９１に
よる半導体デバイス９０の駆動手順について説明する。
なお、図７及び図８に示すように、面発光レーザアレイ
８０の陽極配線８７を図８左端から順に８７−１、８７
−２、８７−３、・・・、８７−１２１１とし、面発光
レーザアレイ８０の陰極配線８８を図８左端から順に８
８−１、８８−２、８８−３、・・・、８８−１２００
とする。また、１列目の陰極配線８８−１に接続された
面発光レーザ素子を図８下から順に８０−１−１、８０
−１−２、８０−１−３、・・・、８０−１−１２と
し、２列目の陰極配線８８−２に接続された面発光レー
ザ素子を図８下から順に８０−２−１、８０−２−２、
８０−２−３、・・・、８０−２−１２とし、以降同様
に各面発光レーザ素子に番号を付し、１２００列目の陰
極配線８８−１２００に接続された面発光レーザ素子を
図８下から順に８０−１２００−１、８０−１２００−
２、８０−１２００−３、・・・、８０−１２００−１
２とする。 （１）まず、陰極配線８８の１本目８８−１、１３本目
８８−１３、２５本目８８−２５、・・・、１１８９本
目８８−１１８９と１２本毎に１本を駆動する。このよ
うに陰極配線８８を１２本毎に１本駆動するのは、各面
発光レーザ素子を独立駆動するためである。この間隔を
１２本未満にすると、各面発光レーザ素子を独立に駆動
することができなくなる。

【００７１】この際の各陰極配線８８の駆動方法は、図
１０のタイムチャートに示すように、８．０Ｖに設定し
てあったトランジスタアレイ８２のベース配線８６−１
（図７参照）の電位を４．０Ｖに低下させ（パルス幅ｔ
２未満）、８．０Ｖに設定してあったトランジスタアレ
イ８２のコレクタ配線８５−１、８５−４、８５−７、
・・・、８５−２９８の電位を０Ｖに低下させて（パル
ス幅ｔ３未満）、その交点にあるトランジスタ素子８２
−１−１、８２−４−１、８２−７−１、・・・、８２
−２９８−１を駆動する。駆動していないベース配線８
６−２、８６−３、及び８６−４の電位と駆動していな
いコレクタ配線の電位は全て８．０Ｖとする。図１０に
示すようにｔ３＝ｔ２×４となるのは、上記のコレクタ
配線８５をオンした状態で、４本のベース配線８６−
１、８６−２、８６−３、８６−４を順次オン状態にす
るためである。これにより、１２本毎に１本の陰極配線
８８−１、８８−１３、・・・、８８−１１８９は導通
状態になる。

【００７２】一方、この陰極配線８８の駆動と同時に、
発光させたい面発光レーザ素子の陽極配線８７を駆動す
る。この際の各陽極配線８７の駆動方法は、図１０のタ
イムチャートに示すように、まず１行目のベース配線８
４−１に接続されている所望のトランジスタ素子を駆動
するために、９．０Ｖに設定してあったベース配線８４
−１の電位を８．５Ｖに低下させ（パルス幅はｔ１未
満) 、９．０Ｖに設定してあったエミッター配線８３−
１、８３−２、８３−３、・・・、８３−３０３の内、
所望のトランジスタ素子に接続された配線の電位だけを
１０Ｖに上昇させる（パルス幅はｔ１未満）。これによ
り陽極配線８７−１、８７−５、８７−９、・・・、８
７−１２０９の内の所望の配線だけに電流を流すことが
でき、１列目の面発光レーザ素子８０−１−１、８０−
１−５、８０−１−９、１３列目の面発光レーザ素子８
０−１３−１、８０−１３−５、８０−１３−９、２５
列目の面発光レーザ素子８０−２５−１、８０−２５−
５、８０−２５−９、・・・、１１８９列目の面発光レ
ーザ素子８０−１１８９−１、８０−１１８９−５、８
０−１１８９−９の中の所望のレーザを発光させること
ができる。この時、ｔ２＝ｔ１×４の関係を満足してい
る。

【００７３】次に、１行目のベース配線８４−１を駆動
した時間ｔ１の後に、２行目のベース配線８４−２に接
続されている所望のトランジスタ素子を駆動するため
に、ベース配線８４−２の電位を９．０Ｖから８．５Ｖ
に低下させ（パルス幅はｔ１未満）、エミッター配線８
３−１、８３−２、８３−３、・・・、８３−３０３の
中の所望の配線の電位を１０Ｖに設定する。これによ
り、陽極配線８７−２、８７−６、８７−１０、・・
・、８７−１２１０の内の所望の配線だけに電流を流す
ことができ、１列目の面発光レーザ素子８０−１−２、
８０−１−６、８０−１−１０、１３列目の面発光レー
ザ素子８０−１３−２、８０−１３−６、８０−１３−
１０、２５列目の面発光レーザ素子８０−２５−２、８
０−２５−６、８０−２５−１０、・・・、１１８９列
目の面発光レーザ素子８０−１１８９−２、８０−１１
８９−６、８０−１１８９−１０の中の所望の面発光レ
ーザ素子を発光させることができる。

【００７４】さらに同様にして、３行目のベース配線８
４−３の電位を９．０Ｖから８．５Ｖに低下させ（パル
ス幅ｔ１未満）、エミッター配線８３−１、８３−２、
８３−３、・・・、８３−３０３の内、所望の配線の電
位を１０Ｖに上昇させて、所望の陽極配線８７−３、８
７−７、８７−１１、・・・、８７−１２１１に電流を
流すことができ、面発光レーザ素子を発光させることが
できる。さらに同様に、４行目のベース配線８４−４に
接続されているトランジスタ素子を駆動するために、エ
ミッター配線８３−１、８３−２、８３−３、・・・、
８３−３０３の内、所望の配線の電位を１０Ｖに上昇さ
せて、所望の陽極配線８７−４、８７−８、８７−１
２、・・・、８７−１２０８にパルス電圧を印加し、面
発光レーザ素子を発光させる。

【００７５】このようにして、面発光レーザ素子の陽極
配線８７をすべて駆動することができる。 （２）次に、駆動する面発光レーザ素子の列を１列ずつ
進めるために、陰極配線８８を駆動するトランジスタア
レイ８２のベース配線８６−２を駆動し（パルス幅ｔ２
未満）、陽極配線８７を上記（１）と同様の手順で駆動
する。これにより１２個毎に１個のトランジスタ素子８
２−１−２、８２−４−２、・・・、８２−２９８−２
が駆動され、１２本毎に１本の陰極配線８８−２、８８
−１４、・・・、８８−１１９０に電圧が印加され、陽
極配線８７がすべて駆動される。さらに、同様にベース
配線８６−３、８６−４を駆動し、陽極配線８７を上記
（１）と同様に駆動する。これにより、駆動された陰極
配線８８の列は４本進行する。

【００７６】以下同様にして、駆動する陰極配線８８の
列を順次進めるために、駆動するベース配線８６−１、
８６−２、８６−３、８６−４とコレクタ配線８５−
１、８５−２、・・・、８５−３００を選択し、その交
点に位置するトランジスタ素子を駆動する。このような
手順によって面発光レーザアレイ８０の陰極配線８８の
列をすべて駆動することにより、面発光レーザアレイ８
０を構成する全ての面発光レーザ素子を順に発光させる
ことができる。 （３）以上の駆動シーケンスを繰り返し行うことによ
り、面発光レーザアレイ８０を連続的に、順次発光させ
ることができ、レーザプリンタの光源として使用するこ
とができる。

【００７７】以上詳細に説明したように、上記各実施形
態に係る半導体デバイスでは、面発光レーザアレイを駆
動するトランジスタアレイを面発光レーザアレイの基板
上にモノリシックに形成し、かつ外部の駆動回路との接
続用のワイヤボンディングパッドをトランジスタアレイ
に対して設ける形態としているので、次のような効果を
奏することができる。

【００７８】ワイヤボンディングパッド等の電気的接続
手段の配列ピッチを拡大することができるので、 ・ワイヤボンディングの配列ピッチに制限されずに、面
発光レーザアレイの配線ピッチを狭くすることができ
る。 ・ワイヤボンディングの配列ピッチに制限されずに、面
発光レーザアレイの配列ピッチを狭くすることができ
る。 ・ワイヤボンディングのボールサイズを大きくすること
ができ、ボンディングの接着強度を高めることができ
る。 ・ワイヤボンディングのボールサイズを大きくすること
ができ、ボンディングの成功率を高めることができる。 ・ワイヤ相互の間隔を広げることができるので、ワイヤ
接触等の問題が発生しにくくなる。

【００７９】また、トランジスタアレイを面発光レーザ
アレイの直ぐ傍に配置するので、 ・面発光レーザアレイを高い周波数で駆動することがで
きる。 ・面発光レーザアレイに矩形性の高い電流波形を注入す
ることができる。 ・面発光レーザアレイの駆動に必要な電流値を小さくす
ることができるので、その駆動回路の設計を容易化する
ことができる。

【００８０】なお、上記第３実施形態では、本発明の半
導体デバイスを感光ドラムを有する画像形成装置の光源
として利用した場合について説明したが、本発明はこれ
に限定されるものではなく、レーザディスプレイなどの
動画像の形成装置の光源として利用することができるこ
とはいうまでもない。

【００８１】また、上記第２実施形態及び第３実施形態
では、トランジスタアレイをレーザ構造層の上側に形成
した場合について説明したが、本発明はこれに限定され
るものではなく、レーザ構造層の下側にトランジスタア
レイを形成する形態としてもよく、また、面発光レーザ
アレイの領域をＳｉＯ₂ 膜等を利用した選択成長により
制限し、ＳｉＯ₂ 膜等を除去して、レーザ構造層の側方
にトランジスタアレイを形成する形態としてもよい。

【００８２】また、上記第２実施形態及び第３実施形態
では、トランジスタ構造をＡｌＧａＡｓ／ＧａＡｓのヘ
テロバイポーラトランジスタ構造とした場合について説
明したが、本発明はこれに限定されるものではなく、Ｇ
ａＡｓのホモ接合バイポーラトランジスタ構造としても
よいことは言うまでもない。

【００８３】また、上記各実施形態では、発光素子とし
て面発光レーザ素子を適用した場合について説明した
が、本発明はこれに限定されるものではなく、例えば、
端面発光型レーザ素子を適用する形態としてもよい。

【００８４】

【発明の効果】請求項１乃至請求項５記載の半導体デバ
イスによれば、発光素子アレイに備えられた各発光素子
の駆動を制御するマトリクス状に配置されたスイッチン
グ素子を備えたスイッチング素子アレイに対して外部と
の接続に用いる外部接続端を設けているので、発光素子
アレイの配列ピッチを狭くすることができ、発光素子ア
レイを高密度に形成することができる、という効果が得
られる。

【００８５】また、請求項６記載の画像形成装置によれ
ば、請求項１乃至請求項５記載の高密度な発光素子アレ
イを備えた半導体デバイスを光源として用いているの
で、高密度な画像を容易に形成することができる、とい
う効果が得られる。

【図面の簡単な説明】

【図１】本発明の発光素子アレイとトランジスタアレイ
の配列及び配線の状態の一例を示す概略構成図である。

【図２】第１実施形態に係る半導体デバイスの構造を示
す断面図である。

【図３】第１実施形態に係る半導体デバイスにおける発
光素子アレイとトランジスタアレイの配列及び配線の状
態を示す概略構成図である。

【図４】第１実施形態に係る半導体デバイスの配線の状
態を示す概略平面図である。

【図５】第２実施形態に係る半導体デバイスの構造を示
す断面図である。

【図６】第２実施形態に係る半導体デバイスにおける発
光素子アレイとトランジスタアレイの配列及び配線の状
態を示す概略構成図である。

【図７】第３実施形態に係る半導体デバイスにおける発
光素子アレイとトランジスタアレイの配列及び配線の状
態を示す概略構成図である。

【図８】図７の発光素子アレイの配列及び配線の状態を
示す詳細構成図である。

【図９】第３実施形態に係る画像形成装置の概略構成図
である。

【図１０】第３実施形態に係る画像形成装置の動作の説
明に用いるタイムチャートである。

【図１１】従来の発光素子アレイの配列及び配線の状態
の一例を示す概略構成図である。

【符号の説明】

１ ベース配線（第２の接続手段） ２ エミッタ配線（第１の接続手段） ３ 陰極配線 ４ 陽極配線 ５ ワイヤボンディングパッド（第１の外部接続端） ６ ワイヤボンディングパッド（第２の外部接続端） ３０ 面発光レーザアレイ（発光素子アレイ） ３１ トランジスタアレイ（スイッチング素子アレ
イ） ７０ トランジスタアレイ（スイッチング素子アレ
イ） ７１ コレクタ配線（第１の接続手段） ７２ ベース配線（第２の接続手段） ７３ ワイヤボンディングパッド（第１の外部接続
端） ７４ ワイヤボンディングパッド（第２の外部接続
端） ７５ 面発光レーザアレイ（発光素子アレイ） ８０ 面発光レーザアレイ（発光素子アレイ） ８１ トランジスタアレイ（スイッチング素子アレ
イ） ８２ トランジスタアレイ（スイッチング素子アレ
イ） ８３ ワイヤボンディングパッド（第１の外部接続
端） ８４ ワイヤボンディングパッド（第２の外部接続
端） ８５ ワイヤボンディングパッド（第１の外部接続
端） ８６ ワイヤボンディングパッド（第２の外部接続
端） ９０ 半導体デバイス ９１ 駆動回路 ９２ レンズ系 ９３ 折り返しミラー ９４ レンズ系 ９５ 感光ドラム

Claims (6)

【特許請求の範囲】
1. 【請求項１】 複数の発光素子を備え、かつ半導体基板
   に形成された発光素子アレイと、 入力端、出力端、及び制御端を備え、前記複数の発光素
   子のいずれかに前記入力端及び前記出力端の一方が接続
   されると共にマトリクス状に配列されたスイッチング素
   子を備え、かつ前記発光素子アレイとモノリシックに前
   記半導体基板に形成されたスイッチング素子アレイと、 同一の列に配置された複数のスイッチング素子の各々の
   制御端、又は入力端及び出力端の他方を前記同一の列毎
   に異なる第１の外部接続端に接続した第１の接続手段
   と、 同一の行に配置された複数のスイッチング素子の各々の
   制御端、又は入力端及び出力端の他方の前記第１の外部
   接続端に接続されていない側を前記同一の行毎に異なる
   第２の外部接続端に接続した第２の接続手段と、 を備えた半導体デバイス。
2. 【請求項２】 前記発光素子アレイに備えられた複数の
   発光素子がマトリクス状に配列されると共にマトリクス
   配線により接続されており、かつ前記マトリクス配線の
   行配線又は列配線が前記スイッチング素子の入力端及び
   出力端の一方に接続された請求項１記載の半導体デバイ
   ス。
3. 【請求項３】 前記発光素子が面発光レーザ素子である
   請求項１又は請求項２記載の半導体デバイス。
4. 【請求項４】 前記スイッチング素子アレイの前記半導
   体基板上の積層構造が、前記発光素子アレイの積層構造
   の積層面に垂直な方向に形成された請求項１乃至請求項
   ３の何れか１項記載の半導体デバイス。
5. 【請求項５】 前記スイッチング素子アレイの前記半導
   体基板上の積層構造が、前記発光素子アレイの積層構造
   の積層面に平行な方向に形成された請求項１乃至請求項
   ３の何れか１項記載の半導体デバイス。
6. 【請求項６】 請求項１乃至請求項５記載の半導体デバ
   イスを光源として用いた画像形成装置。