JP6596508B2 - モノリシック半導体レーザ素子 - Google Patents

モノリシック半導体レーザ素子 Download PDF

Info

Publication number
JP6596508B2
JP6596508B2 JP2017553155A JP2017553155A JP6596508B2 JP 6596508 B2 JP6596508 B2 JP 6596508B2 JP 2017553155 A JP2017553155 A JP 2017553155A JP 2017553155 A JP2017553155 A JP 2017553155A JP 6596508 B2 JP6596508 B2 JP 6596508B2
Authority
JP
Japan
Prior art keywords
layer
substrate
individual
epi
semiconductor laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017553155A
Other languages
English (en)
Other versions
JP2018511948A (ja
Inventor
ケレマン、マルク
ヒルツェンザウアー、ザーシャ
ギリー、ユルゲン
フリートマン、パトリック
ビーゼンバッハ、イェンス
Original Assignee
ディラス ディオーデンレーザー ゲゼルシャフト ミット ベシュレンクテル ハフツング
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ディラス ディオーデンレーザー ゲゼルシャフト ミット ベシュレンクテル ハフツング filed Critical ディラス ディオーデンレーザー ゲゼルシャフト ミット ベシュレンクテル ハフツング
Publication of JP2018511948A publication Critical patent/JP2018511948A/ja
Application granted granted Critical
Publication of JP6596508B2 publication Critical patent/JP6596508B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/40Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/4018Lasers electrically in series
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/0206Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0215Bonding to the substrate
    • H01S5/0216Bonding to the substrate using an intermediate compound, e.g. a glue or solder
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/026Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/028Coatings ; Treatment of the laser facets, e.g. etching, passivation layers or reflecting layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/04Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042Electrical excitation ; Circuits therefor
    • H01S5/0421Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers
    • H01S5/0422Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers with n- and p-contacts on the same side of the active layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/04Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042Electrical excitation ; Circuits therefor
    • H01S5/0425Electrodes, e.g. characterised by the structure
    • H01S5/04256Electrodes, e.g. characterised by the structure characterised by the configuration
    • H01S5/04257Electrodes, e.g. characterised by the structure characterised by the configuration having positive and negative electrodes on the same side of the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054Methods of obtaining the confinement
    • H01S5/2081Methods of obtaining the confinement using special etching techniques
    • H01S5/2086Methods of obtaining the confinement using special etching techniques lateral etch control, e.g. mask induced
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241Disposition
    • H01L2224/24135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73267Layer and HDI connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00Functional characteristics
    • H01S2301/17Semiconductor lasers comprising special layers
    • H01S2301/176Specific passivation layers on surfaces other than the emission facet
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/022Mountings; Housings
    • H01S5/0233Mounting configuration of laser chips
    • H01S5/02345Wire-bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/40Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/4025Array arrangements, e.g. constituted by discrete laser diodes or laser bar
    • H01S5/4031Edge-emitting structures

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Semiconductor Lasers (AREA)
  • Lasers (AREA)

Description

本発明は、モノリシック半導体レーザ素子、このモノリシック半導体レーザ素子の製造方法並びにこのモノリシック半導体レーザ素子を備えたレーザ装置に関する。
高出力密度を有する半導体レーザ素子もしくはレーザダイオードアレイはたとえば固体、ファイバおよびディスクレーザの光ポンピング、直接的材料加工または医療上の治療もしくは診断など種々の分野において多面的な用途を有する。
これらの用途において必要な光出力は、典型的には個々のレーザダイオードもしくは個別エミッタから供給することはできない。それゆえ通常は、半導体レーザ素子における多数の個別エミッタを電気的に並列または直列に接続している。
典型的には個別エミッタの直列接続に関与する公知の半導体レーザ素子を互いに空間的に離れた多数の個別ミッタから形成し、これらを後で直列接続している。その限りにおいてこのような構成はモノリシック構造を示さない。その結果各個別エミッタに対し個々に光学調整を行わなければならず、比較的経費のかかるものとなる。さらに個別エミッタは通常は別々のヒートシンクの上に形成しなければならない。半導体レーザ素子におけるこのように互いに接続される個別エミッタの数は一般に20個以下の範囲である。このような構成で有利なことは、半導体レーザ素子の運転電流が配列における個別エミッタの数と無関係に個々の個別エミッタの運転電流に相応することである。直列接続を有する半導体レーザ素子に印加される電圧は個別エミッタに印加される電圧の和に相応する。
並列接続された個別エミッタを有する半導体レーザ素子の場合にはモノリシック構成、いわゆるレーザダイオードレイまたはバーが公知であり、この場合電気的接触は個別エミッタの相対向する側で行われる。この種のモノリシック構造は半導体レーザ素子全体に対しコリメーション方向ごとに唯1つのレンズを必要とするだけなので、比較的簡単なレンズの組み立てを可能にする。個別エミッタの並列回路を有する半導体レーザ素子の主要な欠点は運転に必要な電流が各個別エミッタを流れる電流の和に相当するほど大きいことである。
この従来技術から出発して本発明の課題は、上述の欠点を大幅に回避した改良された半導体レーザ素子を提供することにある。さらに本発明の課題はこのような改良された半導体レーザ素子の製造方法を提供することにある。
装置に関する課題は、請求項1の特徴を有する冒頭に述べた種類の半導体レーザ素子によりもしくはこのような半導体レーザ素子を有する請求項20に記載のレーザ装置により解決される。
方法に関する課題は、請求項6の特徴を有する冒頭に述べた種類のモノリシック半導体レーザ素子の製造方法により解決される。
本発明の有利な実施形態は従属請求項の対象である。
モノリシック半導体レーザ素子は1つの共通の不活性基板上に並列配置されそれぞれ電気的接触のためのコンタクト窓を有する多数の個別エミッタを含み、コンタクト窓は各個別エミッタに不活性基板に対向する前面側に配置される。
レーザ光を作るため各個別エミッタは再結合領域を有するが、この領域は各個別エミッタの多層のエピ構造のpドープ範囲とnドープ範囲の間にある。このエピ構造は1つのエピ基板の上に施されたエピタキシャル層の多層構造である。エピ基板はエピ構造によって完全には覆われないので、エピ基板も前面側のコンタクト窓により電気的に接触可能となる。
エピ基板としてはIII−V半導体材料、特にGaAs、InPまたはGaSbが使用されると有利であり、この材料はnドープされると特に有利である。
エピ構造は少なくとも1つのpドープクラッド層と少なくとも1つのnドープクラッド層を含む。本発明の1つの具体的な実施例ではエピ構造としてエピ基板の上に施されたエピタキシャル層はnドープクラッド層、n側導波路層、量子井戸構造、p側導波路層、pドープクラッド層の層列を含む。レーザ光を作る再結合プロセスはこの有利な実施例では、たとえばInGaAs、InGaAsP、GaInSbおよび/またはGaInAsSbを含む層により形成される量子井戸構造において行われる。ドープクラッド層および/または導波路層は可能な実施例ではAlGaAs、InGaAsP、AlGaAsSbから成る。pドープ接触層は可能な実施例ではGaAs、GaSb、InPおよび/またはInGaAsからなる。
pドープクラッド層の電気的接触にはpコンタクト窓が前面側でエピ構造の上に配置される。相応してnドープクラッド層の電気的接触はnコンタクト窓を介して行われ、このコンタクト窓は前面側でエピ基板がエピ構造により覆われていない範囲でエピ基板の上に配置される。
半導体レーザ素子のモノリシックの、すなわちほぼ一体の構造は不活性基板上の個別エミッタの配列を決める立体的構造体(raeumlich zusammenhaengende Struktur)により生じる。この立体的構造体は相応する層構造を有する1つのウエハ積層体(ウエハスタック)により形成され、このウエハ積層体は続いて傷付けおよび分割により個別化、すなわち個々の半導体レーザ素子に分割される。
本発明による半導体レーザ素子素子はしたがってコスト的に良好で大量の個数を製造できる。その上に1つの共通の不活性基板上の個別エミッタの配列は、半導体レーザ素子全体がコリメーション方向ごとに単に1つのレンズを必要とするだけなので、レンズの簡単な組み立てを可能にする。同時に不活性基板に対向する前面側に電気的接触のために設けられたコンタクト窓を配置することは個別エミッタの直列接続を特に有利に可能にする。半導体レーザ素子全体を流れる運転電流は、したがって各個別エミッタを流れる運転電流に相当するので、レーザ光を作るために設けられる個別エミッタの数に関する半導体レーザ素子の制限はなくなる。その結果、特に出力の良好な半導体レーザ素子を供給することができる。半導体レーザ素子全体の冷却には単に1つのヒートシンクを設けるだけでよいので、組み立て経費を最小限にすることができる。
有利な実施形態では、モノリシック半導体レーザ素子の個別エミッタは不活性基板に間接的にその間に配置されたボンド面を介して接合される。このような実施例は特にその製造に関しては、ボンディング前にその層厚に関して選択的に製造すべき半導体レーザ素子の特殊な要件に適合させることができる2つの多層の層構造体をボンド面により互いに接合できるので、有利である。ボンド面はたとえば金、アルミニウム、ゲルマニウム、錫、感光性エポキシ樹脂、ベンゾシクロブテン(BCB)、ポリイミドおよび/またはスピンオングラス(SOG)から成る。
本発明の可能な実施例によれば特に導電材料がボンディングのために使用できるので、有利には絶縁層を個別エミッタとボンド層の間に配置すれば、個別エミッタの裏面側の電気的絶縁を形成できる。個別エミッタの接続は前面側に配置されたコンタクト窓を介して行われる。
個別エミッタのコンタクト窓を金属被膜により接続し、個別エミッタを互いに電気的に直列に接続すると特に有利である。このような金属皮膜の形成はウエハ面上で唯一の製造工程において、すなわち不活性基板上の個別エミッタの配列を規定する立体的構造体の個別化の前に行われる。裏面側の、すなわち不活性基板側の付加的な配線ボンディングプロセスはこのため不要になる。
少なくとも1つの個別エミッタのpコンタクト窓の1つをこの少なくとも1つの個別エミッタに隣接する個別エミッタのnコンタクト窓に金属被膜により導電接続すると有利である。金属被膜は個別エミッタの直列接続を保証するが、その際電流を流すための導電接続は専ら半導体レーザ素子の前面側で行われる。
上述のモノリシック半導体レーザ素子の製造方法では、不活性基板上の個別エミッタの配列の形成を決める立体的構造体はウエハ面上での構造化工程で行われる。構造化工程では従って個別エミッタに対応する個別構造は不活性基板を含む1つの多層の基体から形成される。構造化工程での個別構造の形成はこの場合、個別構造が不活性基板もしくは不活性層から剥がれないように行われる。不活性基板に対向する個別構造の前面側はコンタクト窓の形成のために用いられる。
不活性層は構造化されたウエハ積層体の個別化後に、すなわち不活性基板上の個別エミッタの配列を決める立体的構造体の個別化後に、半導体レーザ素子の不活性基板を形成する。相応して各個別エミッタに対応する個別構造は個別化後にレーザ光を作るための個別エミッタを形成する。
上述の有利な実施例の1つでは個別エミッタは再結合領域を内在するエピ構造を含むが、これはエピ基板の上に形成される。相応して構造化のために設けられる多層の基板は少なくとも1つのエピ構造層、エピ基板層およびの基板上に施される不活性層を含むが、この不活性基板は基体に製造プロセス中に必要な機械的安定性を有している。
構造化工程では基体のエピ構造層およびエピ基板層は個別構造の形成のために部分的に切削される。これは典型的には分離エッチングとも呼ばれるエッチングにより行われ、このエッチングでは不活性基板上に配置された多数の個別構造が形成されるが、これらが不活性基板から剥がされることはない。個別構造はそれぞれエピ基板上に配置されたエピ構造を含んでいる。
好適には構造化工程において付加的にいわゆるストライプエッチングが実施され、電流注入のためのコンタクトストライプがエピ構造層に施される。コンタクトストライプはたとえば隆起範囲としてエピ構造上の中央に形成できる。
さらにエピ構造層は構造化工程において、エピ基板層がエピ構造層により完全には覆われないように部分的にエピ基板層の高さまで切削もしくはエッチングにより除去されると特に有利である。この構造化工程はたとえば絶縁エッチングにおいて、エピ構造層が一定の範囲において選択的にその下にあるエピ基板層から除去され、これに続くエピ基板の前面側の電気的接触をこの範囲に配置されたコンタクト窓を介して可能にするように行うことができる。
構造化工程、特に分離、ストライプおよび/または絶縁エッチングがリトグラフィを含むと有利である。このような構造化法は半導体製造分野では以前から公知であるので更なる説明は不要である。エッチングは好適には乾式化学的に、特にプラズマエッチング(ICPRIEまたはRIE法)により実施されるが、しかし湿式化学的に行うこともできる。
構造化工程で形成される立体的構造体は別の可能な実施例では、構造化工程に続く好適には直接続くパッシベーション工程で全面的に電気絶縁性のパッシベーション層で不動態化もしくは被膜形成される。パッシベーション層はたとえばSiNまたはSiO2から成る。
続いてパッシベーション層は好適には更なる乾式または湿式エッチングにより部分的に除去される。これはコンタクト窓の開放のために行われ、個別エミッタの前面側の接続を可能にする。相応して予め不動態化されたエピ構造がpコンタクト窓の形成のためもしくはあらかじめ不動態化されたエピ基板がnコンタクト窓の形成のため同様に部分的に開放される。
コンタクト窓は続いて行われる特に直後に行われる金属膜形成工程で金属被膜を設けられ、個別エミッタに対応する個別構造が直列接続されると特に有利である。個別構造の接続はしたがってウエハ面上に相応して導電性の金属被膜を形成することによって、即ち後に個別化によって形成される多数の半導体レーザ素子に対して唯一の製造工程で行われる。したがってそれに続く労力を要する個別エミッタの別個の接触化は不要とすることができる。
金属膜形成工程は2段階で行うと特に有利である。第1の金属膜形成工程では第1の金属被膜が個別化の後に半導体レーザ素子を形成する立体的構造体の上に施される。第1の金属被膜はエピ基板上のnコンタクト窓だけに接触し、有利にはたとえばAuGeNiまたはTiPtAuの金属列などの多数の金属層から成る。第1の金属被膜の取り付け後この被膜は適当な合金化法に委ねられる。これに続く第2の金属膜形成工程で少なくとも1つの第2の金属被膜が施され、この被膜はnコンタクト窓と接触する第1の金属被膜の少なくとも1つを隣接する個別構造のエピ構造上に配置されたpコンタクト窓に接合する。換言すれば、第2の金属被膜により用意された導電接続により少なくとも2つの個別エミッタに対応する個別構造の直列接続が生じる。第2の金属被膜も好適には多数の金属層、特にたとえば物理的気相析出、特に有利には電子ビーム気化法またはスパッタ法により析出されたチタン、白金および金の組み合わせを含む。この種の方法は、第1の金属被膜の析出にも使用できる。別の実施例では、第1および/または第2の金属被膜はメッキ析出され、特に第1および/または第2の金属被膜は少なくともメッキ析出された金層を含むことができる。さらに半導体レーザ素子が後に硬ろう付け(たとえばAuSnろう)によりヒートシンク上に配置される実施例では、相応する白金バリアが硬ろうに対する拡散バリアとして考慮されている。
有利な実施例では、構造化工程において後の半導体レーザ素子を規定する立体的構造体と成る基体は少なくとも2つの層構造から形成され、これらの層構造はボンディング工程でボンドにより互いに接合される。この利点は、両層構造を構成する層の層厚を構造化工程の前に選択的に適合化できることにある。
特に有利なのは、第1の層構造がエピ構造層、エピ基板層、絶縁層および第1のボンド層の層列を含むことである。絶縁層はその上に配置されたエピ基板層を一般に導電性であるボンド層に対し電気的に絶縁するのに役立つ。第1の層構造はエピ構造層側から別の不活性板の上に施されるが、この不活性板は第1の層構造の先行する製造工程において機械的安定性を付与するもので、第1のボンド層が第2の層構造の第2のボンド層とボンディング工程で接続された後に、すなわち基体を形成する両層構造が接合された後に除去される。
絶縁層はSiNまたはSiO2から成ると好適である。絶縁層は好適には先行する製造工程で薄くされたエピ基板層の上に施される。
少なくともボンディングに先行する製造工程で別の不活性板上に第1の層構造を配置することは必要な安定性を提供するので、エピ基板層は最小限の基板厚、好適には50μmと100μmの間の残厚まで薄くすることができる。この製造工程は一方では後の分離工程中の分離エッチングに対する最小のエッチング深さを保証し、他方では形成されたウエハ積層体を半導体レーザ素子もしくはレーザダイオードレイに個別化するための良好な分割面が用意される。
第2の層構造は第2のボンド層および不活性基板を含む。第2の層構造は好適には不活性基板側から不活性板に施され、第2のボンド層の取り付け前に適当に薄くされる。特に不活性基板の層厚は同様に50μmと100μmの間の残厚に減ずることができる。不活性基板の材料としては特にドープ並びに未ドープのIII−V半導体材料が適している。別の実施例ではシリコン基板も不活性基板として使用される。
第1および/または第2のボンド層としては、特にAu、Al、Ge、Sn、SU8、BCB,ポリイミドおよび/またはSOGから成る薄層が絶縁層もしくは不活性基板の上に析出される。第1および第2のボンド層を形成する両金属面はボンディング工程において互いに接合される。これに使用されるボンド法は好適には共融ボンド、接着ボンドまたは熱圧着ボンドを含む。
モノリシック半導体レーザ素子は主として構造化工程で形成される立体的構造体の個別化により形成され、この場合立体的構造体は場合によっては金属膜形成工程で被膜される。
本発明によるレーザ装置は少なくとも1つの上述の半導体レーザ素子を含むので、差し当たりこれに関連した説明を参照されたい。この種のレーザ装置は特に直接的な材料加工のためまたは医療的分野、特に医療または診断分野で使用することができる。特に有利な実施例に相応してレーザ装置は1つの共通の不活性基板上に配置され直列接続された多数の個別エミッタを備えた少なくとも1つの半導体レーザ素子を含む。少なくとも1つの半導体レーザ素子はコリメーション方向ごとに1つのレンズを有する。
別の実施例ではレーザ装置は、高出力を提供するために互いに電気的に並列および/または直列接続されている多数の半導体レーザ素子を含む。
特に有利なのは、レーザ装置が光学媒体を含み、半導体レーザ素子により作られたレーザ光を光学媒体の光ポンピングのために使用できるようにすることである。半導体レーザ素子はしたがってレーザ装置のポンプモジュールの一部であり、たとえば固体、ファイバ、ディスクレーザとして実施することができる。
以下に本発明の可能な実施例を図面について詳細に説明する。
図1は基体への接続前の第1および第2の層構造の概略切断図を示す。 図2は構造化工程において1つの半導体レーザ素子を規定する1つの立体的構造体に構造化された基体の概略切断図を示す。 図3はパッシベーション工程において不動態化された立体的構造体の概略切断図を示す。 図4は金属膜形成工程において第1の金属被膜を施された不動態化構造の概略切断図を示す。 図5は第1の金属被膜を施された不動態化構造もしくは半導体レーザ素子の概略切断図を示す。
全図において互いに対応する部分は同じ符号が付けられている。
図1は第1の層構造1と第2の層構造2の概略切断図を示し、これらの層構造はそれぞれ不活性板3、4上に配置された半導体材料もしくは金属の多数の層を含んでいる。
第1の層構造はIII−V半導体材料から成るエピ基板層5を有する。図示の実施例ではエピ基板層5はnドープヒ化ガリウムn-GaAsから成る。GaAs基板をベースとする高出力半導体レーザ素子100の製造には第1の製造工程においてエピ基板層5の上に順次にnドープクラッド層(たとえばAlGaAs、InGaAsP、AlGaAsSb)、n側導波路層(たとえばAlGaAs、InGaAsP、AlGaAsSb)、レーザ光を作る再結合プロセスが行われる量子井戸構造(たとえばInGaAs、InGaAsP、GaInSb、GaInAsSb)、p側導波路構造(たとえばAlGaAs、InGaAsP、AlGaAsSb)、pドープクラッド層(たとえばAlGaAs、InGaAsP、AlGaAsSb)およびpドープ接触層(たとえばGaAs、GaSb、InP、InGaAs)が析出される。エピ基板層5の上に析出されるこれらの層全体は以下にエピ構造層6と呼ばれる。
第2の製造工程において、エピ基板層5はエピ構造層6側で一時的に第1の不活性板3の上にボンディングされるので、エピ構造層6は第1の不活性板3とエピ基板層5の間にある。エピ基板層5は次いで従来のプロセスにより最小限の基板厚に薄くされるが、これは半導体製造分野では従来から知られているのでこれ以上の説明は不要である。これによりとりわけ続いて行われる構造化工程において必要なエッチング深さが減ぜられ、半導体レーザ素子100における第1および第2の層構造1、2を含むウエハ構造の後で行われる個別化が容易化される。エピ基板5の残厚は50μmと100μmの間が望まれる。
第3の製造工程において、第2の層構造2の不活性基板10が同様に第2の不活性板4にボンディングされ、同様に約50〜100μmの残厚に薄くされる。不活性基板10は図示の実施例ではドープされたIII−V 半導体基板である不活性基板から成る。
別の実施例ではドープされないIII−V半導体基板またはシリコン基板も使用することができる。
第4の製造工程では、薄くされたエピ基板5は図示の有利な実施例ではSiNから成る電気的に絶縁性の絶縁層7を被膜される。代替的な実施例では絶縁層7はSiOから成る。
絶縁層7の上には金(Au)から成る薄い第1のボンド層8が析出される。対応して不活性基板10の上には同様に金からなる薄い第2のボンド層9が析出される。
別の実施例では第1および/または第2のボンド層8、9はAl、Ge、Sn、SU8、BCB,ポリイミドまたはSOGから成る。
図2はボンディング前にそれぞれ不活性板3、4の上に施される薄くされたエピ基板層5および不活性基板10を示す。エピ基板層5の上には第1のボンド層8を担持する絶縁層7が析出される。第2の層構造2の不活性基板10は第2のボンド層9を担持する。
第5の製造工程において第1の層構造1は第1のボンド層8を有する側で薄くされ被膜された不活性基板10の上にボンディングされる。両ボンド層8、9はボンディング後に図2〜5に示すように1つの共通のボンド面11となる。第1および第2のボンド層8、9は図示の実施例では共融ボンディングで接合されるが、別の実施例では接着ボンディングまたは熱圧着ボンディングを使用することもできる。その結果第1および第2の層構造1、2を含む永久的にボンディングされたウエハ積層体(ウエハスタック)もしくは基体が形成される。基体のエピ構造層6の側にある第1の不活性板3はこの構造層から剥がされ、pドープされた接触層により形成されるエピ構造層6の最上層は洗浄される。
ボンディングされた基体は次いで半導体レーザ素子100の製造用に一般的なリトグラフィ法により構造化工程において構造化されるので、図2に示した立体的構造体15が得られる。このため第6の製造工程において先ず電流注入用の接触ストライプ12がエピ構造層6のp接触層のエッチングにより形成される。ストライプエッチングで固定された接触ストライプ12の幅により電界の大きさおよび電流注入の面積が規定される。
その後に絶縁溝13が絶縁エッチングによりエピ構造層6に施される。このためエピ構造層6は部分的にエピ基板層5からエッチングにより除去される。半導体レーザ素子100の個別エミッタ101に対応する個々の個別構造14の分離は分離エッチングにより行われるが、これはボンド面11の上側に配置された絶縁層7まで基体のエッチングにより行われる。全てのエッチングは乾式化学的に、たとえばICPRIEまたはRIE法により実施されるが、別の実施例では構造化工程のエッチングは湿式化学的に行うこともできる。
半導体レーザ素子100は上述の構造化工程でほぼ立体的構造体15が得られるが、これは不活性基板10の上に配置された多数の個別構造14を有する。立体的構造体15をウエハ積層体の傷付けおよび分割による個別化により相応して図5に示すような半導体レーザ素子100の個別エミッタ101が形成される。個別構造14はそれぞれエピ基板17を有するが、これらの基板は部分的にエピ構造18により覆われる。エピ基板17およびエピ構造18は上述のように構造化工程における基体のエッチングによりエピ基板層5とエピ構造層6から作られる。層列に関してはエピ構造18はエピ構造層6と同一である。
図3は構造化工程に続く第7の製造工程を示すもので、この工程では立体的構造体15の構造化された表面は先ず全面がたとえばSiNまたはSiOから成る電気的に絶縁性のパッシベーション層16で不動態化される。
続いてパッシベーション層16は乾式または湿式化学的エッチング工程により部分的にエピ基板17およびエピ構造18の上に構造化される。pコンタクト窓19の形成のためエピ構造18の接触ストライプ12が開けられる。相応してパッシベーション層16は絶縁溝13の範囲で部分的にnコンタクト窓20の形成のために除去される。
第8の工程で立体的構造体15の金属化が行われる。金属膜形成工程は図示の例では2段階である。まずnコンタクト窓20のN金属化だけが、図4に示すようにたとえばAuGeNiまたはTiPtAu金属列の取り付けおよび続く適当な合金化法により行われる。この場合nコンタクト窓20の範囲では第1の金属被膜21が施され、これは第2の金属被膜22との後の接触に用いられる。
最後にチタン、白金および金の組み合わせからなる第2の金属皮膜22の取り付け後に、図5に示すような層構造が形成される。第2の金属皮膜22は物理的気相析出法により施されるが、別の実施例ではこのためにスパッタ法を使用することもできる。第2の金属皮膜22はそれぞれnコンタクト窓20を隣接する個別構造17もしくは個別エミッタ101のpコンタクト窓19に接合する。換言すればこのように施された第2の金属皮膜22は個別エミッタ101の直列接続の作用をする。
第10の製造工程で不活性板10が不活性基板10から除去される。完成したウエハは図5に示すような立体的構造体15を有する。ウエハはウエハ積層体の傷付けおよび分割により図面に平行に分割され、これにより個々の半導体レーザ素子100に個別化される。図面に垂直方向の分割面はこの場合レーザ放射の出口側を形成し、これは続いて適当な方法により半導体酸化物および不純物を洗浄され、続いてカプセル化され、適当な方法で反射層を被覆される。
最後の工程でエピ構造18を備えた直列接続の半導体レーザ素子101は適当に構造化されたヒートシンク上に軟ろう(たとえばインジウムろう)または硬ろう(たとえばAuSnろう)によりろう付けされる。
このように形成された半導体レーザ素子101は特に高出力レーザ装置に好適である。このため特に多数の半導体レーザ素子101が直列または並列に接続することができる。半導体レーザ素子101により提供されるレーザ光はたとえば医療的治療または診断分野に直接使用することができるし、または光学的媒体の光ポンピングに使用することができる。相応して半導体レーザ素子101が光学的活性媒体の光ポンピング用のポンプモジュールの一部であるレーザ装置は、半導体レーザ素子101により用意される光が直接利用されるレーザ装置と同様に、本発明の対象である。
以上本発明を有利な実施例に基づき説明した。しかし本発明は当然ながら図示の実施例の具体的な形態に限定されるものではなく、むしろ現在の当業者は発明の主要な基本的思想を逸脱せずに上述の記載から変形例を導出することができる。
1 第1の層構造
2 第2の層構造
3 第1の不活性板
4 第2の不活性板
5 エピ基板層
6 エピ構造層
7 絶縁層
8 第1のボンド層
9 第2のボンド層
10 不活性基板
11 ボンド面
12 接触ストライプ
13 絶縁溝
14 個別構造
15 立体的構造体
16 パッシベーション層
17 エピ基板
18 エピ構造
19 pコンタクト窓
20 nコンタクト窓
21 第1の金属皮膜
22 第2の金属被膜
100 半導体レーザ素子
101 個別エミッタ

Claims (19)

  1. 1つの共通の不活性基板上に並列配置された複数の個別エミッタ(101)を含み、前記個別エミッタがそれぞれ電気的接触用のコンタクト窓(19、20)を有し、前記コンタクト窓がそれぞれ個別エミッタ(101)に不活性基板と対向する前面側に配置されているモノリシック半導体レーザ素子(100)において、
    前記個別エミッタ(101)がそれぞれ多層のエピ構造(18)を含み、
    前記エピ構造がそれぞれエピ基板(17)の上に、前記エピ基板(17)が前記エピ構造(18)により完全には覆われないように形成され、
    前記エピ構造(18)が少なくとも1つのpドープクラッド層と少なくとも1つのnドープクラッド層とを含み、
    pコンタクト窓(19)がpドープクラッド層の電気的接触のため前面側で前記エピ構造(18)の上に配置され、
    nコンタクト窓(20)がnドープクラッド層の電気的接触のため前面側で前記エピ基板(17)の上に、前記エピ基板(17)が前記エピ構造(18)により覆われない範囲に配置され
    前記個別エミッタ(101)が前記不活性基板と間接的にその間に配置されたボンド面(11)を介して接続されるとともに、
    前記個別エミッタ(101)が前記ボンド面(11)からその間に配置された絶縁層(7)により電気的に絶縁されることを特徴とするモノリシック半導体レーザ素子。
  2. 前記個別エミッタ(101)のコンタクト窓(19、20)が、前記個別エミッタ(101)が互いに電気的に直列接続されるように金属皮膜(21、22)により接合されることを特徴とする請求項記載のモノリシック半導体レーザ素子(100)。
  3. 少なくとも1つの前記個別エミッタ(101)のpコンタクト窓(19)の1つが隣接する前記個別エミッタ(101)の少なくとも1つの個別エミッタ(101)のnコンタクト窓(20)と前記金属皮膜(21、22)により導電接合されることを特徴とする請求項記載のモノリシック半導体レーザ素子(100)。
  4. 前記不活性基板上での前記個別エミッタ(101)の配列を決定する立体的構造体(15)の形成を構造化工程で行い、
    構造化工程で、前記個別エミッタ(101)に対応する個別構造(14)を不活性基板を含む1つの多層基体から形成し、前記個別構造(14)が前記不活性基板から剥がれないようにし、前記不活性基板に対向する前記個別構造(14)の前面側を前記コンタクト窓(19、20)の形成のために用いることを特徴とする請求項1記載のモノリシック半導体レーザ素子(100)の製造方法。
  5. 前記多層基体が少なくとも1つのエピ構造層(6)、1つのエピ基板層(5)および不活性板(4)の上に施される1つの不活性基板(10)を有することを特徴とする請求項記載の方法。
  6. 前記多層基体の前記エピ構造層(6)および前記エピ基板層(5)が構造化工程において前記個別構造(14)を形成するため部分的に削除されることを特徴とする請求項記載の方法。
  7. 構造化工程において電流注入用の接触ストライプ(12)が前記エピ構造層(6)に取り付けられることを特徴とする請求項または記載の方法。
  8. 前記エピ構造層(6)が構造化工程において部分的に前記エピ基板層(5)の高さまで切除され、前記エピ基板層(5)が完全には前記エピ構造層(6)により覆われないようにすることを特徴とする請求項からの1つに記載の方法。
  9. 構造化工程がリトグラフィを含むことを特徴とする請求項からの1つに記載の方法。
  10. パッシベーション工程において、構造化工程で形成された前記立体的構造体(15)を全面的にパッシベーション層(16)で不動態化することを特徴とする請求項からの1つに記載の方法。
  11. 前記パッシベーション層(16)を前記コンタクト窓(19、20)の開放のため乾式または湿式化学的エッチングにより部分的に除去することを特徴とする請求項10記載の方法。
  12. 前記コンタクト窓(19、20)に金属膜形成工程で金属皮膜(21、22)を施し、前記個別エミッタ(101)に対応する個別構造(14)を直列接続することを特徴とする請求項から11の1つに記載の方法。
  13. 前記金属膜形成工程を2段階で行い、
    第1の金属膜形成工程で第1の金属皮膜(21)を立体的構造体(15)の上に形成し、前記第1の金属皮膜をエピ基板(17)の上に配置されたnコンタクト窓(20)と接触させ、
    第2の金属膜形成工程で少なくとも1つの第2の金属皮膜(22)を形成し、前記第2の金属皮膜がnコンタクト窓(20)に接触する少なくとも1つの第1の金属皮膜(21)を隣接する個別構造(14)のエピ構造(18)上に配置されたpコンタクト窓(19)に接合することを特徴とする請求項12記載の方法。
  14. 前記不活性基板が少なくとも2つの層構造(1、2)から形成され、前記層構造がボンディング工程でボンドにより互いに接合されることを特徴とする請求項記載の方法。
  15. 第1の層構造(1)がエピ構造層(6)、エピ基板層(5)、絶縁層(7)および第1のボンド層(8)の層列を含み、
    第1の層構造(1)がエピ構造層(6)側で別の不活性板(3)の上に形成され、
    前記不活性板が、第1のボンド層(8)が第2の層構造(2)の第2のボンド層(9)とボンディング工程で接合された後に、除去されることを特徴とする請求項14記載の方法。
  16. 前記第2の層構造(2)が前記第2のボンド層(9)と不活性基板(10)を含み、
    前記第2の層構造(2)が不活性基板(10)側で不活性板(4)の上に施されることを特徴とする請求項15記載の方法。
  17. 前記モノリシック半導体レーザ素子(100)が前記立体的構造体(15)を分割するにより形成されることを特徴とする請求項から16の1つに記載の方法。
  18. 請求項1からの1つに記載された半導体レーザ素子(100)を備えたレーザ装置。
  19. 前記半導体レーザ素子(100)が光学的媒体の光ポンピングのために配置されることを特徴とする請求項18記載のレーザ装置。
JP2017553155A 2015-04-09 2016-04-05 モノリシック半導体レーザ素子 Active JP6596508B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102015105438.8A DE102015105438A1 (de) 2015-04-09 2015-04-09 Monolithische Diodenlaseranordnung
DE102015105438.8 2015-04-09
PCT/EP2016/057452 WO2016162340A1 (de) 2015-04-09 2016-04-05 Monolithische diodenlaseranordnung

Publications (2)

Publication Number Publication Date
JP2018511948A JP2018511948A (ja) 2018-04-26
JP6596508B2 true JP6596508B2 (ja) 2019-10-23

Family

ID=55802342

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017553155A Active JP6596508B2 (ja) 2015-04-09 2016-04-05 モノリシック半導体レーザ素子

Country Status (7)

Country Link
US (1) US20180034243A1 (ja)
EP (1) EP3281261B1 (ja)
JP (1) JP6596508B2 (ja)
KR (1) KR102044732B1 (ja)
CN (1) CN107567671B (ja)
DE (1) DE102015105438A1 (ja)
WO (1) WO2016162340A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019222108A1 (en) * 2018-05-14 2019-11-21 Trumpf Photonics, Inc. Low current, high power laser diode bar
US10727649B2 (en) * 2018-09-21 2020-07-28 Argo AI, LLC Monolithic series-connected edge-emitting-laser array and method of fabrication
CN111431031B (zh) * 2020-04-15 2022-05-31 常州纵慧芯光半导体科技有限公司 一种激光器芯片及其制造方法
CN112821185B (zh) * 2020-12-31 2022-03-29 中国电子科技集团公司第十三研究所 半导体激光器及半导体激光器侧泵模块
CN113140966B (zh) * 2021-03-09 2023-05-09 深圳瑞波光电子有限公司 一种半导体激光器巴条及其制造方法、电子设备
GB2615782A (en) 2022-02-17 2023-08-23 Exalos Ag Monolithic edge-emitting semicon-ductor diode arrays

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3602838A (en) * 1968-07-18 1971-08-31 Ibm Externally excited luminescent devices
JPH0846279A (ja) * 1994-07-26 1996-02-16 Mitsubishi Electric Corp アレイ型半導体レーザ装置
JPH08139412A (ja) * 1994-11-07 1996-05-31 Mitsubishi Electric Corp 半導体レーザ装置
JP2910914B2 (ja) * 1995-12-14 1999-06-23 日本電気株式会社 半導体レーザアレイ
CN1079586C (zh) * 1999-01-28 2002-02-20 北京工业大学 高效逐级增强高亮度发光二极管及其设计方法
JP2000323797A (ja) * 1999-05-10 2000-11-24 Pioneer Electronic Corp 窒化物半導体レーザ及びその製造方法
US6746777B1 (en) * 2000-05-31 2004-06-08 Applied Optoelectronics, Inc. Alternative substrates for epitaxial growth
US6730990B2 (en) * 2000-06-30 2004-05-04 Seiko Epson Corporation Mountable microstructure and optical transmission apparatus
GB2371405B (en) * 2001-01-23 2003-10-15 Univ Glasgow Improvements in or relating to semiconductor lasers
US20020172244A1 (en) * 2001-05-17 2002-11-21 Peng-Chih Li Self-separating laser diode assembly and method
KR101030068B1 (ko) * 2002-07-08 2011-04-19 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 소자의 제조방법 및 질화물 반도체 소자
JP2004327678A (ja) * 2003-04-24 2004-11-18 Sony Corp 多波長半導体レーザ及びその製造方法
JP2007529105A (ja) * 2003-07-16 2007-10-18 松下電器産業株式会社 半導体発光装置とその製造方法、照明装置および表示装置
JP4552470B2 (ja) * 2004-03-18 2010-09-29 ソニー株式会社 半導体発光素子の製造方法、半導体素子の製造方法および素子の製造方法
US8787419B2 (en) * 2005-02-18 2014-07-22 Binoptics Corporation High reliability etched-facet photonic devices
CN101248519B (zh) * 2005-02-28 2011-08-24 硅源公司 衬底硬化方法及所得器件
JP2006332364A (ja) * 2005-05-26 2006-12-07 Denso Corp 半導体素子およびその製造方法
JP4908837B2 (ja) * 2005-12-13 2012-04-04 キヤノン株式会社 発光素子アレイ及び画像形成装置
CN101188345A (zh) * 2007-11-30 2008-05-28 张丹心 半导体激光器阵列及其制作方法
CN201199606Y (zh) * 2008-01-30 2009-02-25 深圳世纪晶源光子技术有限公司 半导体激光器的封装结构
CN101741007B (zh) * 2008-11-04 2011-07-27 北京大学 金属键合硅基激光器的制备方法
KR101533817B1 (ko) * 2008-12-31 2015-07-09 서울바이오시스 주식회사 복수개의 비극성 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법
GB0823706D0 (en) * 2008-12-31 2009-02-04 Symbian Software Ltd Fast data entry
JP5771968B2 (ja) * 2010-04-09 2015-09-02 住友電気工業株式会社 半導体デバイスの製造方法、エピ成長用積層支持基板およびデバイス用積層支持基板
JP2012060061A (ja) * 2010-09-13 2012-03-22 Stanley Electric Co Ltd 半導体発光装置の製造方法及び半導体発光装置
US8581267B2 (en) * 2011-11-09 2013-11-12 Toshiba Techno Center Inc. Series connected segmented LED
DE102012209264A1 (de) * 2012-06-01 2013-12-05 Robert Bosch Gmbh Verfahren zur Herstellung von optoelektronischen Halbleiterkomponenten
US9209596B1 (en) * 2014-02-07 2015-12-08 Soraa Laser Diode, Inc. Manufacturing a laser diode device from a plurality of gallium and nitrogen containing substrates

Also Published As

Publication number Publication date
US20180034243A1 (en) 2018-02-01
KR20170134528A (ko) 2017-12-06
CN107567671B (zh) 2020-07-28
WO2016162340A1 (de) 2016-10-13
JP2018511948A (ja) 2018-04-26
CN107567671A (zh) 2018-01-09
EP3281261B1 (de) 2021-11-03
KR102044732B1 (ko) 2019-11-14
EP3281261A1 (de) 2018-02-14
DE102015105438A1 (de) 2016-10-13

Similar Documents

Publication Publication Date Title
JP6596508B2 (ja) モノリシック半導体レーザ素子
JP7165170B2 (ja) 製造方法、及び、光電子デバイス
US10756515B2 (en) Single-chip series connected VCSEL array
TWI692161B (zh) 表面安裝相容的vcsel陣列
KR100649777B1 (ko) InAlGaN 발광 장치 및 수직 전도 AlInGaN 발광 장치 제조 방법
US11482835B2 (en) VCSEL device with multiple stacked active regions
US8178372B2 (en) Method for production of a plurality of semiconductor chips, and a semiconductor component
JP2002368334A (ja) 面発光レーザ、フォトダイオード、それらの製造方法及びそれらを用いた光電気混載回路
JP2015510279A (ja) Vcselモジュール及びその製造方法
GB2220523A (en) A multi-point light emission semiconductor laser
US11322910B2 (en) Indium-phosphide VCSEL with dielectric DBR
US20100183041A1 (en) Semiconductor laser element and semiconductor laser device
US10734788B2 (en) Quantum dot lasers integrated on silicon submount with mechanical features and through-silicon vias
JP7200721B2 (ja) 面発光レーザモジュール、光源装置、検出装置
US10461495B2 (en) Substrate technology for quantum dot lasers integrated on silicon
JP2012054474A (ja) 半導体レーザ装置
JP6037484B2 (ja) 半導体レーザ装置の製造方法
US20190273356A1 (en) Silicon photonics co-integrated with quantum dot lasers on silicon
JPH06244502A (ja) 面発光レーザ装置及びその製造方法
CN113872046B (zh) 具有多个堆叠活性区的vcsel设备
JP2019079906A (ja) 半導体レーザアレイ光源および光ファイバ結合モジュール、並びに半導体レーザアレイ光源の製造方法。
KR102422873B1 (ko) Vcsel 칩, vcsel 어레이 및 그의 제조방법
JP2016025171A (ja) 面発光レーザ装置及び面発光レーザ装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180420

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190917

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190930

R150 Certificate of patent or registration of utility model

Ref document number: 6596508

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250