JP2015510279A - Ｖｃｓｅｌモジュール及びその製造方法 - Google Patents

Abstract

本発明は、ＶＣＳＥＬモジュールを製造する方法に関する。該ＶＣＳＥＬモジュールは、上面及び下面を有し且つ共通の支持構造上に複数のＶＣＳＥＬユニットを有するＶＣＳＥＬチップを、少なくとも１つ備える。該ＶＣＳＥＬユニットは、下面側に第１の型の第１のドープ層を有し、上面側に第２の型の第２のドープ層を有する。該方法は、ＶＣＳＥＬチップを、それぞれが少なくとも１つのＶＣＳＥＬユニットを有する複数のサブアレイに分割するステップと、該複数のサブアレイのうち少なくとも一部を電気的に直列に接続するステップと、を含む。また、本発明は、そのようなＶＣＳＥＬモジュールに関する。

Description

本発明は、ＶＣＳＥＬモジュールを製造する方法に関する。該ＶＣＳＥＬモジュールは、上面及び下面を有し且つ共通の支持構造上に複数のＶＣＳＥＬユニットを有するＶＣＳＥＬチップを、少なくとも１つ備える。該ＶＣＳＥＬユニットは、下面側に第１の型の第１のドープ層を有し、上面側に第２の型の第２のドープ層を有する。また、本発明は、そのようなＶＣＳＥＬモジュールに関する。

ＶＣＳＥＬモジュールは、複数の（すなわち１以上の）ＶＣＳＥＬチップ（ダイともよばれる）を有し、チップは、少なくとも１つの、通常は多数のＶＣＳＥＬユニットを有する。このチップが大きくなるほど、ＶＣＳＥＬモジュールの製造における取付時間は短くなり、したがって取付コストが下がる。したがって、良好にはんだ付けができさえすれば、できるだけ大きい半導体チップを用いることが特に有益である。まず、チップが大きくなると、チップのレーン及びリムを切削することによって失われるウエハ面積が減少する。また、必要となるはんだ付け工程すなわちピックアンドプレース工程が少なくなる。現在、ＶＣＳＥＬチップの最大サイズは、０．８ｍｍ×０．８ｍｍ〜５ｍｍ×５ｍｍである。

ＶＣＳＥＬチップのサイズは、主にチップを流れる電流によって制限される。（ＶＣＳＥＬチップのサイズは別にしても）ＶＣＳＥＬの効率は大いに向上しているので、４ｍｍ^２サイズのチップでは、連続波（Continuous Wave）動作では１５Ａ、パルス動作では３０Ａもの動作電流を通常とみなすことができる。より大きなチップ、例えば９ｍｍ^２のチップでは、電流が５０Ａを優に超える場合がある。しかしながら、電力が例えば１，０００Ｗに決められたレーザードライバーは、比較的少ない電流で動作することが有益である。更に、該ドライバーとＶＣＳＥＬモジュール及びＶＣＳＥＬモジュール内部との電気接続部は、動作電流の増大に伴ってサイズが大きくなり、ますます分厚く重くなり、柔軟性が低下する。

ＶＣＳＥＬチップが小さい場合、一部のチップを並列に接続し、その他を直列に接続することによって、動作電流及び動作電圧を調整することができる。しかしながら、チップが大きい場合はチップレベルで全ＶＣＳＥＬユニットが並列に動作するので、電流はサイズを制限する要因となる。つまり、ＶＣＳＥＬモジュール内のＶＣＳＥＬチップのサイズがある程度制限され、ひいてはＶＣＳＥＬチップの取付プロセスの効率も制限される。

したがって、本発明の目的は、上述したようなＶＣＳＥＬモジュールをより効率的に提供する方法を提供することであり、詳細にはＶＣＳＥＬチップのサイズにかかる電流による制限を克服することによって、そのような方法を提供することである。

本発明の目的は、請求項１に係る方法及び請求項１５に係るＶＣＳＥＬモジュールによって達成される。

本発明によれば、上述の方法は、
ＶＣＳＥＬチップを、それぞれが少なくとも１つのＶＣＳＥＬユニットを有する複数のサブアレイに分割するステップと、
該複数のサブアレイのうち少なくとも一部を電気的に直列に接続するステップと、
を含む。

ここで、以下のように語句を定義する。この定義は、本願全体にわたって有効である。

「ＶＣＳＥＬ」は、垂直共振器面発光レーザーを意味する。すなわち、発光面から垂直にレーザー光線を出射する、半導体レーザーダイオードの一種を意味する。レーザーダイオードは共振器を有し、共振器は、ウエハ表面に平行な２つの分布ブラッグ反射器（Distributed Bragg Reflector）ミラーを有する。ウエハ表面は、１以上の量子井戸を有する活性（発光）領域を有し、量子井戸の間でレーザー光が発生する。平面ＤＢＲミラーは、屈折率が高低交互となるように複数の層を有する。通常、各層は、その材料におけるレーザー波長の４分の１の厚さを有し、反射強度は９９％を超える。

「ＶＣＳＥＬユニット」は、動作中の発光素子が発光する面に沿った境界によって境界される、単一のレーザー発光素子を意味する。該面において、該境界をまたいで隣接する領域は発光しない。したがって、ＶＣＳＥＬユニットを単一のメサとみなすこともでき、単一のメサは、動作中に発光する面に沿って境界される。

「ＶＣＳＥＬモジュール」は、１以上のＶＣＳＥＬチップを有してよく、場合によっては、ＶＣＳＥＬチップが接触される（サブマウント）プリント基板等の他の要素を有してよい。また、本明細書及び特許請求の範囲において、「ＶＣＳＥＬモジュール」は、「ＶＣＳＥＬモジュール」が回路基板等のサブマウント構造上に構成されるか否かを問わず、単一のＶＣＳＥＬチップそのものの同義語としても用いられる。

また、第１のドープ層及び第２のドープ層は、ＶＣＳＥＬチップのｐ型層及びｎ型層としての特徴をもつ。ｐ型層もｎ型層もレーザー光を透過させることができるので、これら２つのドープ層を第１のドープ層及び第２のドープ層とよぶ。図面に示されるように、ｎ型層はＶＣＳＥＬチップの下面側に配置されることが多く、ｐ型層はチップの上面側に配置されることが多い。２種類のドープ（半導体）層は、異なる種類の層であるとする。すなわち、第１のドープ層がｎ型層であるとき、第２のドープ層はｐ型層となり、逆の場合も同様である。

本発明によれば、ＶＣＳＥＬチップはいわゆるサブアレイに分割される。サブアレイは、異なるサブアレイの第１のドープ層同士は直接電気的に接続されず、異なるサブアレイの第２のドープ層同士は直接電気的に接続されないという点を特徴とする。むしろサブアレイは直列に接続される。つまり、あるサブアレイの第１のドープ層が、付近の（すなわち隣接した）サブアレイの第２のドープ層に電気的に接続される。こうして、これら２つのサブアレイは直列回路を形成する。

この方法によって、１つのＶＣＳＥＬチップの全ＶＣＳＥＬユニットを稼働させるのに必要な電流全体を実質的に、すなわち直列に接続されたサブアレイの数と実質的に等しい分だけ、低減することができる。したがって、チップの最大動作電流Ｉ_ｍａｘ（例えば３ｍｍ×３ｍｍサイズのチップでは４０Ａ）を、I_ｍａｘ／ｎ（ｎは直列に接続されたサブアレイの数）まで低減することができる。従来技術と比較すると、直列に接続された例えばｎ＝４個のより小さなチップをサブマウントに取り付ける場合、全はんだ付け工程の７５％を削減することができる。更に、配置工程を簡素化でき、ワイヤーボンディングは実際上不要となる。つまり、この方法により、ＶＣＳＥＬシステム全体、具体的にはドライバー及び電気接続部の制限を超えることなく、１つのチップにより多くのＶＣＳＥＬユニットを取り付けることが可能となる。ＶＣＳＥＬチップのサイズを実質的に大きくすることができ、取付プロセスがより簡便に、更には安全になる。ＶＣＳＥＬチップが大きくなると、取り付けられるチップが少なくても同様のレーザー性能を実現することができ、したがって、必要な作業及びはんだ接続部が少なくなる。また、レーンの切削が減ることによってＶＣＳＥＬチップの必要なウエハ面積が減少し、ＶＣＳＥＬチップ間の空隙が減少することによってＶＣＳＥＬモジュール全体の総面積が減少する。

本発明に係るＶＣＳＥＬモジュールは、本発明に係る上述のプロセスによって製造することができる。したがって、本発明に係るＶＣＳＥＬモジュールは、それぞれが少なくとも１つのＶＣＳＥＬユニットを有する複数のサブアレイに分割され、該複数のサブアレイのうち少なくとも一部が電気的に直列に接続される。なお、ＶＣＳＥＬチップは、ＶＣＳＥＬユニットを有さない他の機能ユニットを有してよい。ここでは、そのような機能ユニットをサブアレイとみなさない。

従属請求項及び以下の記載は、本発明の特に有効な実施形態及び特徴を開示する。更なる実施形態を得るために、請求項に記載の特徴を適宜組み合わせてよい。１つのクレームカテゴリーに関連して記載された特徴は、他のクレームカテゴリーに等しく適用することができる。

２つの（隣接する）サブアレイ間において、該２つのサブアレイの第１のドープ層間と、該２つのサブアレイの第２のドープ層間との両方に、絶縁体が設けられることが好ましい。よって、該２つのサブアレイは、一方のサブアレイの第１のドープ層と他方のサブアレイの第２のドープ層との間でのみ、直列に接続される。このように、該２つのサブアレイの第１のドープ層間及び第２のドープ層間が電気的に絶縁されることにより、これら２つのサブアレイが互いに分割される。これに従って、「サブアレイ」を画定することができる。

本発明において特に有効な実施形態によれば、サブアレイの第１のドープ層及び第２のドープ層は、両方とも下面から接触される。つまり、ＶＣＳＥＬチップを駆動する電気接点を設けるために新たに複雑な手段をとることなく、電気回路基板などの基板にＶＣＳＥＬチップを取り付けることができる。熱接触を良好にするために、基板は良好な熱定数をもつ材料を含むことが好ましく、ＶＣＳＥＬチップはそのような基板にはんだ付けされる必要がある。つまり、直列接続の場合、各サブアレイをはんだ付けするために、基板に電気絶縁領域があることが好ましい。サブアレイが小さいためにはんだプリフォームを用いることが難しい場合、電気絶縁領域に予め付されたはんだを用いると特に簡便である。したがって本発明は、このような上述の特徴のうちひとつ（好ましくは全て）を有する基板にはんだ付けされたＶＣＳＥＬモジュールにも関する。一方、第１のドープ層及び第２のドープ層の両方が上面（すなわち、光が出射される表面）から接触される場合、又は上面と下面との間のどこかから接触される場合、かなり複雑な接触方法を別に行う必要がある。これは、２つのドープ層のうち一方のみが下面から接続され、他方がどこか別の場所から接触される変形例では、どのようなものについても同様である。

更に有効なのは、第１のサブアレイの第１のドープ層が、第１のサブアレイの第２のドープ層と電気的に絶縁されたビアを介して、第２の（すなわち隣接する）サブアレイの第２のドープ層に接触される場合である。ここで「ビア」という表現は、本発明における貫通接続部の同義語として用いられる。ビアは、下面から上面の方向に設けられる単純な貫通接続部であり、第１のドープ層が位置する面を貫通することで、２つのサブアレイを直列に接続する。したがってビアは、一方のサブアレイの第１のドープ層とのみ接触され、隣接する他方のサブアレイの第１のドープ層とは電気的に絶縁されてよい。

ここでは、非常に有効な手順でビアを形成することが好ましい。この手順は、以下のステップを含む。

ａ）第１の面及び第２の面を有する中間基板を形成する。第２の面には、ＶＣＳＥＬ半製品を形成するために、少なくとも第１のドープ層面（場合によっては、中間基板と第１のドープ層面との電気接触を容易にするために、バッファ層を有する）と、発光層面と、第２のドープ層面とがこの順に被着される。

ここで、プロセスを開始するプロダクトとして、ＶＣＳＥＬチップとして標準的な垂直構造体を用いる。該垂直構造体は、すぐに利用できる複合材料としてそのまま提供されてもよいし、上述の層面（場合によっては、付加的な層面も含む）を中間基板上に例えばエピタキシャルに成長させる被覆プロセスによって、全体的又は部分的に形成されてもよい。中間基板は、ＶＣＳＥＬ製品に通常用いられるような、例えばＧａＡｓウエハのフィルム又はホイルであってよい。

ｂ）発光層面及び第２のドープ層面を、その延在部が複数のＶＣＳＥＬユニットの延在部を画定するように構成する。このステップでは、メサが画定される。すなわち、発光層面及び第２のドープ層面の両方は、その延在部（すなわち、構成された該２つの面のうち少なくとも１つの延在部）がＶＣＳＥＬユニットの延在部すなわちメサと実質的に等しくなるように、調整される。

ｃ）第２ドープ層面において中間基板と離れた側にある上面に、（具体的にはサブアレイの）第２のドープ層を電気的に接触させる導電性接触構造を設ける。このステップでは、上部のドープ層に対する上面接点が得られる。

ｄ）第２のドープ層面の上面に、透明な支持材を付加する。この支持材（後にその例を説明する）により、ＶＣＳＥＬユニットの光が出射される面を画定することができ、該面は、出力接合層としての特徴をもつ。支持材は、中間基板に向かって下方向にある層を保護する。また支持材は、これまで支持機能を果たしていた中間基板に代わって、支持体として機能する。

ｅ）中間基板の主要延在部に沿って、少なくとも局所的に、好ましくは完全に、中間基板を除去する。中間基板は、ビアが配置される領域において除去されなければならない。中間基板に代わって支持材が支持体として機能するので、必要であれば中間基板を全て除去することができるが、部分的に残すこともできる。第１の層は中間基板と共に除去されることはなく、その表面は基本的に平面であるので、中間基板を完全に除去することが特に有効である。完全に除去することによって、後にＶＣＳＥＬチップを容易に接触させることができる。

ｆ）ビアを形成する。ここでビアは、これまで中間基板が位置した側、すなわちＶＣＳＥＬチップ（すなわち、ＶＣＳＥＬチップ製造における半製品）の下面から形成することができる。このビアは、エッチングプロセスによって形成されることが好ましい。

本方法は、本発明に係る上述の方法において、特に有効に用いることができる。しかしながら本方法は、上面及び下面を有し且つ共通の支持構造上に複数のＶＣＳＥＬユニットを有するＶＣＳＥＬチップを少なくとも１つ備えるＶＣＳＥＬモジュールであって、ＶＣＳＥＬユニットが下面側に第１の型の第１のドープ層を有し、上面側に第２の型の第２のドープ層を有するＶＣＳＥＬモジュールを製造する場合に、一般に用いることができ、本方法によってビアが形成される。このビアは、第２のドープ層を下面に接続する。したがって、本発明は、該方法及び該方法に従って製造されるＶＣＳＥＬモジュールにも関する。

半製品において中間基板と反対側の面に導電性接触構造が設けられるので、ＶＣＳＥＬデバイスの下面をほぼ平面に設計することができる。このようにすると、第１のドープ層及び第２のドープ層への接点を同じ側に作製できるという点で、接触が非常に容易になり、表面実装型デバイスの組立てが可能となる。更に、中間基板（通常、最先端技術では支持基板となる）がないので、ＶＣＳＥＬチップにおいてその面の熱抵抗が低減されるという効果がある。したがって、最先端技術に比べて非常に簡単に、ＶＣＳＥＬチップの動作中に発生した熱をチップの下面から逃がすことができる。また、前段落で概説した一般原則に従って作製されるＶＣＳＥＬチップを、以下の２つの原則の代替とすることができる。

ａ）いわゆるボトムエミッション型ＶＣＳＥＬモジュールのフリップチップ実装。この原則は、ＶＣＳＥＬモジュールの下面を通してレーザー光を出射することを基本とする。該下面は例えばＧａＡｓを含む支持材を有し、該支持材には、他の機能的ＶＣＳＥＬ層面（すなわち、第１のドープ層面、発光層面、第２のドープ層面）が被着される。よって、レーザー光は支持材を透過する。この原則には、全ての波長のレーザー光が支持材を透過できるわけではないという制限がある。例えば、９２０ｎｍより短い波長は、ＧａＡｓを透過しない。

ｂ）上述の層面を被着した後にＧａＡｓ等の支持材を除去し、ＶＣＳＥＬチップの上面に別の支持材を設けない場合、ＶＣＳＥＬチップの機械的構成が弱くなるという問題が生じる。

本発明が提供する代替手段はこれらの問題点を解決するので、製造プロセスに関しても、実装中及び／又は動作中におけるＶＣＳＥＬチップ／モジュールの扱いに関しても、非常に有効である。

更に、ステップｆ）においてビアを形成する際、支持材において上面から離れた側の面に接触層を被着することができる。この接触層は、（直列に接続されたサブアレイを有するＶＣＳＥＬを製造することを背景として）サブアレイの第１のドープ層と電気的に接触する第１の領域と、該サブアレイの第２のドープ層と電気的に接触する第２の領域とを有することが好ましい。このように、サブアレイの接触層の第１の領域及び第２の領域は、互いに電気的に絶縁される。基本的に、接触層は、第１のドープ層に接触する領域と第２のドープ層に接触する領域との、２つの領域に分割される。これらの領域は、はんだ付けプロセスにおいて、チップを実装して回路基板に電気的に接触させる際の接触領域として用いることができる。なお、サブアレイを直列に接続する場合、その直列回路の１番目のサブアレイの１つの接触領域と、最後のサブアレイの１つの接触領域のみが、回路基板に電気的に接触される必要がある。その他の接触領域はすべて回路基板と電気的に絶縁されるが、動作中のＶＣＳＥＬチップを冷却するための熱接点として、回路基板にはんだ付けされる必要がある。接触層の第２の領域は、ビアの電気接点とみなすことができ、第２のドープ層への電気接点となる。

ビアに絶縁層を被着することが好ましい。直列に接続されたサブアレイを有するＶＣＳＥＬを製造することを背景として、絶縁層は、第１のドープ層と接触層の第２の領域との間に被着される。該絶縁層は、一般に、ビアと（具体的には同じサブアレイの）第１のドープ層とを絶縁するように機能する。ビアは第１のドープ層（層面）の面を通って延在するので、このように付加された絶縁層は、（具体的には同じサブアレイの）第１のドープ層（面）と第２のドープ層（面）との間に短絡が生じることを防ぐという点で、有効な手段である。

導電性接触構造は、その主要延在部（すなわち主面）に沿って、互いに電気的に絶縁された複数の導電性接触構造に分割されることが好ましい。これら複数の導電性接触構造は、（直列に接続されたサブアレイを有するＶＣＳＥＬを製造することを背景として）それぞれ１つのサブアレイの接触領域を画定することができる。すなわち、導電性接触構造は、１つのサブアレイに１つの導電性接触構造が割り当てられるように、その主要延在部に沿って分割される。これら複数の接触構造を互いに電気的に絶縁することによって、各サブアレイの第２のドープ層の接点が、互いに分割される。

ステップａ）において、第１のドープ層面と中間基板との間に、エッチング停止層が設けられることが好ましい。このエッチング停止層は、中間基板を除去するエッチングプロセスを、画定された面すなわちエッチング停止層の面で停止させるように機能する。エッチング停止層自体は、後に別の除去プロセスにおいて除去することができる。この除去プロセスで用いられるエッチャントの化学的特性及び／又は物理的特性は、基本的に、第１のドープ層面をエッチングすることがないものであることが好ましい。

層を選択的に（すなわち構造的に）被着するには、フォトリソグラフィを用いることが好ましい。一方、層を部分的又は全体的に除去するには、エッチングを行うことが好ましい。ここで、ＶＣＳＥＬ半製品が片面からのみ処理されるのか両面から処理されるのかによって、ＶＣＳＥＬチップが２〜５μｍの範囲の精確性をもって配置されると考えなければならない。つまり、例えば２ｍｍ×２ｍｍサイズのＶＣＳＥＬチップには、３，３００個のＶＣＳＥＬユニットを組み立てることができる。つまり、層内の領域を除去するには、その精確性から、エッチング技術又はレーザーアブレーション技術（より多くの作業と時間を要するので、エッチングが好ましい）が最も好ましい。フォトリソグラフィによって層を選択的に被着する場合も同様である。

中間基板の除去は、代替的に（好ましくは付加的に）用いることができる他の技術によって行うことができる。

第１の技術によれば、中間基板もまた、少なくとも部分的にエッチングによって除去される。このようなエッチングプロセスは既知の方法を基本とし、特に上述のようにエッチング停止層を用いると、エッチング後の表面ははっきりと画定される。

第２の技術によれば、中間基板は、少なくとも部分的に研削プロセスによって除去される。研削はより高速で行うことができ、有害な化学物質を用いない。よって、中間基板のような、厚みの大きい材料を除去するには特に適している。

これら２つの技術を組み合わせることが好ましい。最も好ましくは、第１の除去プロセスを研削プロセスとして中間基板の大部分を除去し、第２の除去プロセスをエッチングプロセスとして残りを除去する。

支持材は透光材を有することが好ましく、該透光材は、ＶＣＳＥＬユニットから出射される光の波長において透明であることが好ましく、具体的にはウエハ材であることが好ましい。更に好ましくは、該透光材に反射防止膜を設けて、内面反射によるアウトカップリング損失を最小化する。レーザー光が支持材表面を通って出射されることによって、光は支持材を透過する。該透光材は、ガラス基板を有することが好ましい。ガラス基板は標準的な材料であり、ほぼ任意の厚さと品質のものを得ることができ、また、ＶＣＳＥＬ半製品の他の要素に簡単に接続することができる。また、ガラスは剛性材料であり、機械的応力に耐性があると共に、通常の半導体切削機器を用いてダイスカットすることができる。

支持材は、結合プロセス及び／又は充填プロセスによって、ＶＣＳＥＬ半製品の他の部分に付加されることが好ましい。結合プロセスは、例えば接着プロセスを含んでよい。接着以外にも、直接結合、（レーザー選択的）はんだ付け、レーザーを用いた結合等の他の技術を用いてよい。結合（例えば接着）材及び／又は充填材を用いて、例えばＶＣＳＥＬユニットのメサ間の下部すなわち間隙を充填するので、ＶＣＳＥＬ半製品に対して支持材を均等に付加することができる。同時に、結合材及び／又は充填材は、支持材をＶＣＳＥＬ半製品の他の部分に接続する結合手段として機能する。したがって、結合プロセス及び／又は充填プロセスにおいて用いられる結合材及び／又は充填材は、硬化後、支持材と実質的に同じ屈折率を有することが好ましい。そうすれば、結合材及び／又は充填材による光学的な攪乱が確実に起こらない。

支持材は、中間基板から離れた側の支持面に、複数のマイクロレンズを有することができる。該マイクロレンズの位置は基本的にＶＣＳＥＬユニットの位置に対応し、よって、ＶＣＳＥＬユニットからの出射光を集光することができる。よってマイクロレンズは、その中心点が、割り当てられたＶＣＳＥＬユニットの中心点のほぼ真上に位置するように配置されることが好ましい。マイクロレンズは、支持材を付加する前に設けられてもよく、付加した後に設けられてもよい。マイクロレンズは、熱及び／又は圧力を伴って、その反転形状を支持面に付加することによって設けることができる。また、マイクロレンズは、該支持面に被着された付加的な層を有してよく、この付加的な層の硬化中に成形されてよい。

上述したように、中間基板を除去した後、支持材において上面から離れた側の面に実質的に平面な層面を設ければ、後の接続ステップに特に有効である。この構成を実現する方法のうち、中間基板をエッチング停止層まで除去することと、上から接触層を被着することについて言及した。

本発明に係るＶＣＳＥＬチップの製造に関して、第１の製造状態のＶＣＳＥＬ半製品の一部を示す断面図である。 第２の製造状態における同部分の断面図である。 第３の製造状態における同部分の断面図である。 第４の製造状態における同部分の断面図である。 第５の製造状態における同部分の断面図である。 本発明の第１の実施形態に係るＶＣＳＥＬチップの断面図である。 本発明の第２の実施形態に係るＶＣＳＥＬチップの断面図である。 図６のＶＣＳＥＬチップの平面図である。 本発明の第３の実施形態に係るＶＣＳＥＬチップの上面図である。

図面を通して、同じ参照符号は同じ要素を指す。図面中の要素は、必ずしも縮尺どおりに描かれていない。

図１は、本発明の一実施形態に係るＶＣＳＥＬチップの（すなわちＶＣＳＥＬモジュールの）製造に関して、ＶＣＳＥＬ半製品１３の一部を示す。

ＶＣＳＥＬ半製品１３は、上面Ｕ及び下面Ｌを有する。ＶＣＳＥＬ半製品１３は、下面Ｌから上面Ｕに向かって、第１の（上側）面Ｓ_１及び第２の（下側）面Ｓ_２を有する中間基板１と、第２の面Ｓ_２上のエッチング停止層３と、導電性のバッファ層５と、第１のドープ層面７と、発光層面９と、第２のドープ層面１１とを有する。第１のドープ層面７及び第２のドープ層面１１は、後にミラーとして機能して、ＶＣＳＥＬチップの垂直空洞を形成する。また、第１のドープ層面７及び第２のドープ層面１１は、この場合電気接点としても機能する必要があるので、屈折率が交互になるように積層された複数の層を有する。すなわち、例えば、出射される波長に適した厚さを有するＧａＡｓ層又はＡｌＧａＡｓ層から成り、電気接点として機能するために、Ｓｉ及びＣがドープされる。

本実施形態では、第１のドープ層面７が半導体ｎ型層面７であり、第２のドープ層面１１が半導体ｐ型層面１１である。

中間基板１はＧａＡｓを含むことができ、一般に厚さ４００〜６００μｍである。エッチング停止層３は、中間基板１とは異なる材料を含む。エッチング停止層３の材料は、エッチング停止層がウェットエッチャント又はドライエッチャント（中間基板１をエッチングする際に一般に用いることができる）から受ける影響が少ないように、ひいてはエッチング停止層のエッチング速度が中間基板１のエッチング速度よりもかなり低くなるように選択される。すなわち、中間基板１のエッチング速度の少なくとも半分低く、好ましくは９０％以上（すなわち、１０％以下に）低くなるように選択される。接触層として機能するバッファ層５もまたＧａＡｓを含むことができ、非常に薄い（すなわち５μｍより薄い）ことが好ましい。

ｎ型層面７及びｐ型層面１１は、ドープされた分布ブラッグ反射層として実現される。そのため、ｎ型層面７からｐ型層面１１に電流が流れると発光層面９が発光し、その光はブラッグ反射器の間で反射され、上面Ｕにおいて選択的にアウトカップリングされる。

図２は、追加的な製造工程を経た後の、ＶＣＳＥＬ半製品１３の第２の状態を示す。発光層面９及びｐ型層面１１は、局所エッチングプロセスにより局所的に除去されており、３つのメサ２０を形成している。メサを形成するために、エッチングの時間を制御するか、又はレーザー光線を用いて残りのｎ型層面の高さを計測するなどの光学的測定技術を用いることによって、局所エッチングプロセスの結果物がインライン制御される。結果として、メサ２０以外の領域において、ｐ型層面１１及び発光層面９は完全に除去される。一方、ｎ型層面７は部分的に除去されるだけであり、その層面は無傷のままである。対照的に、発光層面９は複数の発光層２１に分割されており、ｐ型層面は複数のｐ型層２３すなわち第２の層２３に分割されている。このように、メサ２０は、発光層２１とｐ型層２３との両方が位置する領域に形成される。

ｐ型層２３の頂部には、環状接点１７が被着されている。環状接点１７の被着は、メサ２０のエッチングの前に行うこともできる。一般に、環状接点１７の層組成を適切に選択することによって、ｐ型層２３（実際には、ｎ型層面の接触の場合も同様である）に低い抵抗で接触させることができる。環状接点１７はフォトリソグラフィプロセスによって形成されており、該プロセスでは、フォトリソグラフィ層がＶＣＳＥＬ半製品１３の上面Ｕ全体に被着され、環状接点１７が配置される領域において成長する。この領域のフォトリソグラフィ層が除去され、続いて上面Ｕ全体にメタライズプロセスが実行され、環状接点１７の領域以外のＶＣＳＥＬ半製品１３の全領域において、残りのリソグラフィ層が洗浄プロセスによって洗い流される。よって、メタライズ部分は特定の領域にしか残らない。このように、環状接点１７は、ｐ型層２３の頂部において局所的に形成される環状のメタライズ部分である。

環状接点１７の被着後、例えばポリアミド、酸化ケイ素、又は窒化ケイ素を含む絶縁層１５が、ｎ型層面７と、ｐ型層２３の外縁から環状接点１７に至る部分とに被着される。絶縁層は別のリソグラフィプロセスを用いて被着され、場合によってはエッチングプロセスを伴う。このように絶縁層１５は、後にレーザー光がアウトカップリングされるメサ２０と環状接点１７の一部とを除いて、ＶＣＳＥＬ半製品１３の上面Ｕ全体を被覆する。

最後に、図２では、蒸着を伴うリソグラフィプロセスを用いて、導電性接触構造１９が絶縁層１５上に被着されている。金属製の導電性接触構造１９は低抵抗であり、すなわち、環状接点１７に対する金属接点である。この導電性接触構造１９は、メサ２０の発光領域上は覆わない。また、図面左手側に見られる小さな間隙２５部分には、導電性接触構造１９が形成されない。なお、ＶＣＳＥＬ半製品１３のこの部分の左側及び右側には、同一又は類似の構造をもつ部品が更に配置されてよい。よって、図１〜５に示される部分は、ＶＣＳＥＬチップの単一のサブアレイの構造のみを示す。このように、小さな間隙２５は、サブアレイの導電性接触構造１９と隣接するサブアレイの導電性接触構造１９とを分離するように機能し、結果として、複数の個別の導電性接触構造が得られる（図６参照）。

図３は、次の製造状態におけるＶＣＳＥＬ半製品１３を示す。ここで、ＶＣＳＥＬ半製品１３の上面には、透明な支持材２９（ここでは厚さ２００〜１，０００μｍのガラスウエハ２９）が付加され、充填結合剤２７によって接着されている。充填結合剤２７は、ガラスウエハ２９をそれより下のＶＣＳＥＬ半製品１３の他の層に接着させると共に、メサ２０間の間隙を充填する。硬化後の充填結合剤２７は、その上にあるガラスウエハ２９と実質的に同じ屈折率を有するので、光学的な攪乱が生じない。ガラスウエハ２９の中間基板１から離れた側の上面Ｓ_３上には、マイクロレンズ３１のアレイが配置される。マイクロレンズ３１は、動作中にメサ２０から受けるレーザー光を集光し且つ／又はコリメートするように、メサ２０の上方に配置される。

図４は、中間基板１が除去されている間のＶＣＳＥＬ半製品１３を示す。第１の工程では、研削プロセスによって、中間基板１の厚みがかなり減少している。しかしながら、この裏面研削プロセスは、エッチング停止層３が露出する前に終了する。残りの中間基板１は、後にエッチングによって除去される（図示なし）。

図５は、エッチング停止層３も除去された後のＶＣＳＥＬ半製品１３を示し、ここで、バッファ層５のほぼ平面である面Ｓ_４が露出している。この時点で完全に除去されている中間基板１の代わりに、支持基板２９がＶＣＳＥＬ半製品１３全体を支持する。

図６は、本発明の一実施形態に係る完成したＶＣＳＥＬチップ３３を示す。図示されている複数のサブアレイ３９ａ，３９ｂ，３９ｃは全て、図１〜５を参照して説明したような方法で予め作製されている。接触構造を完成させ、ＶＣＳＥＬチップ３３を複数のサブアレイ３９ａ，３９ｂ，３９ｃに分割するためには、追加の工程が必要である。

ビア３７，３７’が形成されている。左のビア３７は、左のサブアレイ３９ａを別のサブアレイと接続するようには機能しない。他の２つのビア３７’は、中間のサブアレイ３９ｂ及び右側のサブアレイ３９ｃを、それぞれの左側に隣接するサブアレイ３９ａ，３９ｂに接続する。

ビア３７、３７’はエッチングプロセスによって、すなわちいわゆる反応性イオンエッチング（すなわち、イオン化ガスをエッチャントとして用いるドライエッチングプロセス）によって形成される。エッチングプロセスの前に、バッファ層５の面Ｓ_４（図５参照）に、保護ラッカー層が被着される。ビア３７，３７’は、バッファ層５、ｎ型層面７、及び絶縁層１５を貫通するようにエッチングされる。あるいは、ビア３７，３７’が形成される領域に絶縁体層１５が存在しないように、絶縁体層１５を形成することができる。個々の導電性接触構造１９ａ，１９ｂ，１９ｃが基本的にエッチングされないよう、これらの導電性接触構造に影響を与えないようなエッチャントが選択される。結果として、各サブアレイ３９ａ，３９ｂ，３９ｃは、１つのｎ型層すなわち第１の層５０を有する。ｎ型層５０はｎ型層面７から形成され、この時点ではビア３７，３７’によって分離されている。この処理工程のために、バッファ層５とｎ型層面７の間、又はｎ型層面７と活性層９の間に、追加のエッチング停止層を設けることができる。また、バッファ層５とｎ型層面７との短絡を防ぐために、ビア３７，３７’を形成する工程の間に、各サブアレイ３９ａ，３９ｂ，３９ｃの周囲にトレンチをエッチングすることができる。分離を目的として、一般に、例えば一部のサブアレイに沿って切削を行うことによって、いわゆるスクライブレーンが形成される。スクライブレーンでは、ＶＣＳＥＬチップの端部におけるいわゆる「チッピング」と、この領域における層の剥離とを防ぐために、ＶＣＳＥＬチップ３３の全層が除去される。したがって、被着された全ての層（好ましくは、絶縁体層５１以外）が除去されることが好ましい。

次に、絶縁材５１が設けられる。絶縁材５１は、導電性接触構造１９ａ，１９ｂ，１９ｃの間のビア３７，３７’の領域を、ｎ型層５０及びバッファ層５（ｎ型層面７と同様に分離されている）を介して架橋する。しかしながら、絶縁材はバッファ層の平面Ｓ_４全体を被覆するわけではなく、ごく一部を被覆する。

最後のリソグラフィ被着プロセスでは、ＶＣＳＥＬチップ３３の下面Ｌに接触層４１が被着される。この接触層４１は、間隙５３によって互いに分離された複数の接触領域４３，４５，４７，４９を有する。第１の接触領域４３は、第１のサブアレイ３９ａのｐ型層２３との電気接点となる。第２の接触領域４５は、第１のサブアレイ３９ａのｎ型層５０と、第２の（すなわち隣接する）サブアレイ３９ｂのｐ型層２３とを電気的に接続する。第３の接触領域４７は、第２のサブアレイ３９ｂのｎ型層５０と、第３のサブアレイ３９ｃのｐ型層２３とを電気的に接続する。第４の接触領域４９は、第３のサブアレイ３９ｃのｎ型層５０との電気接点となる。すなわち、第１の接触領域４３を介してＶＣＳＥＬチップ３３の左側を電源の第１の極と接触させ、第４の接触領域４９を介して右側を電源の第２の極と接触させることによって、正確な極性の電流が、メサ２０によって画定された全ＶＣＳＥＬユニット５５に流れる。このようにして、電流は、各サブアレイ３９ａ，３９ｂ，３９ｃのＶＣＳＥＬユニット５５に並列に流れる一方、サブアレイ３９ａ，３９ｂ，３９ｃの間では直列に流れるので、この場合、３つのサブアレイ３９ａ，３９ｂ，３９ｃにより電流量は３分の１に低減される。

導電性接触構造１９の間隙２５と接触層４１の間隙５３との間には、ＶＣＳＥＬユニット５５が動作できない絶縁領域５７がある。この絶縁領域すなわち受動領域５７は、ビア３７，３７’の接触領域として機能すると共に、サブアレイ３９ａ，３９ｂ，３９ｃの分割領域としても機能する。

なお、ＶＣＳＥＬチップ３３の左側には、ｐ型層２３への接触のみが可能となるように、ビア３７が設けられる。したがって、ビア３７がＶＣＳＥＬチップ３３の始めの接点となり、右側に追加のサブアレイが配置されうる。

図７は、本発明の一実施形態に係るＶＣＳＥＬモジュール１００のＶＣＳＥＬチップ３３を、平面図と断面図で示す。ＶＣＳＥＬチップ３３は、２つのサブアレイ３９ａ，３９ｂを有する。サブアレイ３９ａ，３９ｂは、図１〜６を参照して示したものと同じ方法で、分離されていると共に互いに直列に接続されている。サブアレイ３９ａ，３９ｂの間とその周縁全体にわたって、図６を参照して説明した絶縁領域５７がある。平面図に対応して配置された断面図では、金属パッド接点６１，６３，６５を有するサブマウントプリント基板６０が示されている。パッド接点６１，６３，６５は、上記ＶＣＳＥＬチップ３３の対応する接触領域４３，４５，４７を接触させるものとして、はんだで装着される。また、左の金属パッド接点６１及び右の金属パッド接点６５、すなわち外側の金属パッド接点６１，６５は、ワイヤ６４，６２によって電源（図示なし）の２つの極に接続される。したがって、２つのサブアレイ３９ａ，３９ｂを有するＶＣＳＥＬチップ３３をサブマウントプリント基板６０にはんだ付けすることによって、本発明に係るＶＣＳＥＬモジュール１００が作製される。

図８は、図６のＶＣＳＥＬチップ３３を平面図で示す。図８には、チップ構造の要素の一部、すなわちＶＣＳＥＬユニット５５と、接触領域４３，４５，４７，４９及び導電性接触構造１９，１９ｂ，１９ｃを分離するビア３７’及び間隙２５，５３とが示されている。図８より、ビア３７’及び間隙２５，５３が、サブアレイ３９ａ，３９ｂ，３９ｃの境界の全長にわたって存在していることが分かる。ビア３７’及び間隙２５，５３が合わさって、回路接続領域５９を形成する。回路接続領域５９は、サブアレイ３９ａ，３９ｂ，３９ｃを直列回路にするように機能する。

該回路接続領域５９は、ＶＣＳＥＬチップ３３の直列に接続されたサブアレイの間すべてに配置される必要がある。このように、回路接続領域５９の位置を、図８に示す実施形態の場合のように１直線のみとする必要はない。むしろ、図９に示すように、より複雑に配置されたサブアレイ３９ａ，３９ｂ，３９ｃ，３９ｄ，３９ｅ，３９ｆ，３９ｇ，３９ｈ，３９ｉにおいても、同じように直列接続を実現することができる。図９では、サブアレイ３９ａ，３９ｂ，３９ｃ，３９ｄ，３９ｅ，３９ｆ，３９ｇ，３９ｈ，３９ｉ間の直列接続は、折れ曲がった形状を有する。サブアレイ３９ａ，３９ｂ，３９ｃ，３９ｄ，３９ｅ，３９ｆ，３９ｇ，３９ｈ，３９ｉは、回路接続領域５９ａ，５９ｂ，５９ｃ，５９ｄ，５９ｅ，５９ｆ，５９ｇ，５９ｈによって、相互に接続される。最下部のサブアレイ３９ａ，３９ｂ，３９ｃが、２つの回路接続領域５９ａ，５９ｂを介して右から左へ直線状に配置される。第３の回路接続領域５９ｃは、回路接続領域５９ａ，５９ｂに対して垂直な方向に設けられ、上方向に第４のサブアレイ３９ｄへの接点を提供する。また、サブアレイ３９ｄ，３９ｅ，３９ｆの接点が左から右へ別の直線状に配置され、第６の回路接続領域５９ｆを介して上方向の接触が実現される。したがって、電源６７から接触ワイヤ５９，６２を介して、ＶＣＳＥＬチップ３３ひいてはＶＣＳＥＬモジュール１００が接触され、サブアレイ３９ａ，３９ｂ，３９ｃ，３９ｄ，３９ｅ，３９ｆ，３９ｇ，３９ｈ，３９ｉが横方向に接続されるときでも、ある行から次の行へ接続されるときでも、電流は全サブアレイを直列に流れる。

一般に回路接続領域５９は、ここでの場合のように相互に接続された行だけでなく、相互に接続された列や、実際にはより複雑に曲がりくねった形状等に沿って、配置することができる。回路接続領域５９の配置は、最良な接触スポットとＶＣＳＥＬチップの全体的な形状とによって決まる。

好ましい実施形態とそれに基づく変形例という形式で本発明を記載してきたが、本発明の範囲を逸脱しない範囲で多くの変更や変形を行うことができるものとする。例えば、本発明に係るＶＣＳＥＬチップはより多くの層を有してよく、また、本発明に係るＶＣＳＥＬチップは、並列又は直列に接続された複数のＶＣＳＥＬチップを含む場合がある。更に、一部のサブアレイを直列ではなく並列に接続してよい。

明確な記載を目的として、本願において不定冠詞“ａ”又は“ａｎ”を用いる場合、複数である場合を除外しないものとする。また、「有する」「備える」「含む」という表現は、他のステップ又は要素を除外しないものとする。

本発明は、ＶＣＳＥＬモジュールを製造する方法に関する。該ＶＣＳＥＬモジュールは、上面及び下面を有し且つ共通の支持構造上に複数のＶＣＳＥＬユニットを有するＶＣＳＥＬチップを、少なくとも１つ備える。該ＶＣＳＥＬユニットは、下面側に第１の型の第１のドープ層を有し、上面側に第２の型の第２のドープ層を有する。また、本発明は、そのようなＶＣＳＥＬモジュールに関する。

ＶＣＳＥＬモジュールは、複数の（すなわち１以上の）ＶＣＳＥＬチップ（ダイともよばれる）を有し、チップは、少なくとも１つの、通常は多数のＶＣＳＥＬユニットを有する。このチップが大きくなるほど、ＶＣＳＥＬモジュールの製造における取付時間は短くなり、したがって取付コストが下がる。したがって、良好にはんだ付けができさえすれば、できるだけ大きい半導体チップを用いることが特に有益である。まず、チップが大きくなると、チップのレーン及びリムを切削することによって失われるウエハ面積が減少する。また、必要となるはんだ付け工程すなわちピックアンドプレース工程が少なくなる。現在、ＶＣＳＥＬチップの最大サイズは、０．８ｍｍ×０．８ｍｍ〜５ｍｍ×５ｍｍである。

ＶＣＳＥＬチップのサイズは、主にチップを流れる電流によって制限される。（ＶＣＳＥＬチップのサイズは別にしても）ＶＣＳＥＬの効率は大いに向上しているので、４ｍｍ^２サイズのチップでは、連続波（Continuous Wave）動作では１５Ａ、パルス動作では３０Ａもの動作電流を通常とみなすことができる。より大きなチップ、例えば９ｍｍ^２のチップでは、電流が５０Ａを優に超える場合がある。しかしながら、電力が例えば１，０００Ｗに決められたレーザードライバーは、比較的少ない電流で動作することが有益である。更に、該ドライバーとＶＣＳＥＬモジュール及びＶＣＳＥＬモジュール内部との電気接続部は、動作電流の増大に伴ってサイズが大きくなり、ますます分厚く重くなり、柔軟性が低下する。

ＶＣＳＥＬチップが小さい場合、一部のチップを並列に接続し、その他を直列に接続することによって、動作電流及び動作電圧を調整することができる。しかしながら、チップが大きい場合はチップレベルで全ＶＣＳＥＬユニットが並列に動作するので、電流はサイズを制限する要因となる。つまり、ＶＣＳＥＬモジュール内のＶＣＳＥＬチップのサイズがある程度制限され、ひいてはＶＣＳＥＬチップの取付プロセスの効率も制限される。

したがって、本発明の目的は、上述したようなＶＣＳＥＬモジュールをより効率的に提供する方法を提供することであり、詳細にはＶＣＳＥＬチップのサイズにかかる電流による制限を克服することによって、そのような方法を提供することである。

特許文献１には、垂直共振器面発光レーザー（Vertical Cavity Surface Emitting Laser：ＶＣＳＥＬ）アレイが開示されている。該ＶＣＳＥＬアレイは、複数の第１の反射鏡と、複数の第２の反射鏡と、該複数の第１の反射鏡と該複数の第２の反射鏡との間で接合される複数の活性領域と、該第２の反射鏡の該複数の活性領域と反対側に熱的及び機械的に接合されたヒートシンクと、を備える。該複数の第２の反射鏡のうち少なくとも１つに接続される電気路は、該複数の第２の反射鏡の最深部を通して形成されるビアを通って形成される。該ＶＣＳＥＬアレイが有する複数のＶＣＳＥＬは、直列に接続される。

特許文献２には、２次元面発光レーザーが開示されている。該２次元面発光レーザーは複数の面発光レーザー素子を備える。各面発光レーザー素子は、基板と、該基板上に形成され、高屈折率層と低屈折率層の周期構造から形成される下部多層膜反射鏡および上部多層膜反射鏡と、該下部多層膜反射鏡と該上部多層膜反射鏡との間に設けられた活性層と、該活性層と該下部多層膜反射鏡との間に位置し、該上部多層膜反射鏡の外周側に延設した下側コンタクト層と、該下側コンタクト層の延設した部分の表面に形成された下側電極と、活性層に電流を注入するための上側電極と、を有する。複数の面発光レーザ素子は電気的に直列接続され、直列接続素子アレイを形成している。

米国特許出願公開第２０１２／００５１３８４（Ａ１）号明細書 米国特許出願公開第２０１１／０２７４１３１（Ａ１）号明細書

本発明の目的は、請求項１に係る方法及び請求項１２に係るＶＣＳＥＬモジュールによって達成される。

本発明によれば、上述の方法は、
ＶＣＳＥＬチップを、それぞれが少なくとも１つのＶＣＳＥＬユニットを有する複数のサブアレイに分割するステップと、
該複数のサブアレイのうち少なくとも一部を電気的に直列に接続するステップと、
を含む。

ここで、以下のように語句を定義する。この定義は、本願全体にわたって有効である。

「ＶＣＳＥＬ」は、垂直共振器面発光レーザーを意味する。すなわち、発光面から垂直にレーザー光線を出射する、半導体レーザーダイオードの一種を意味する。レーザーダイオードは共振器を有し、共振器は、ウエハ表面に平行な２つの分布ブラッグ反射器（Distributed Bragg Reflector）ミラーを有する。ウエハ表面は、１以上の量子井戸を有する活性（発光）領域を有し、量子井戸の間でレーザー光が発生する。平面ＤＢＲミラーは、屈折率が高低交互となるように複数の層を有する。通常、各層は、その材料におけるレーザー波長の４分の１の厚さを有し、反射強度は９９％を超える。

「ＶＣＳＥＬユニット」は、動作中の発光素子が発光する面に沿った境界によって境界される、単一のレーザー発光素子を意味する。該面において、該境界をまたいで隣接する領域は発光しない。したがって、ＶＣＳＥＬユニットを単一のメサとみなすこともでき、単一のメサは、動作中に発光する面に沿って境界される。

「ＶＣＳＥＬモジュール」は、１以上のＶＣＳＥＬチップを有してよく、場合によっては、ＶＣＳＥＬチップが接触される（サブマウント）プリント基板等の他の要素を有してよい。また、本明細書及び特許請求の範囲において、「ＶＣＳＥＬモジュール」は、「ＶＣＳＥＬモジュール」が回路基板等のサブマウント構造上に構成されるか否かを問わず、単一のＶＣＳＥＬチップそのものの同義語としても用いられる。

また、第１のドープ層及び第２のドープ層は、ＶＣＳＥＬチップのｐ型層及びｎ型層としての特徴をもつ。ｐ型層もｎ型層もレーザー光を透過させることができるので、これら２つのドープ層を第１のドープ層及び第２のドープ層とよぶ。図面に示されるように、ｎ型層はＶＣＳＥＬチップの下面側に配置されることが多く、ｐ型層はチップの上面側に配置されることが多い。２種類のドープ（半導体）層は、異なる種類の層であるとする。すなわち、第１のドープ層がｎ型層であるとき、第２のドープ層はｐ型層となり、逆の場合も同様である。

本発明によれば、ＶＣＳＥＬチップはいわゆるサブアレイに分割される。サブアレイは、異なるサブアレイの第１のドープ層同士は直接電気的に接続されず、異なるサブアレイの第２のドープ層同士は直接電気的に接続されないという点を特徴とする。むしろサブアレイは直列に接続される。つまり、あるサブアレイの第１のドープ層が、付近の（すなわち隣接した）サブアレイの第２のドープ層に電気的に接続される。こうして、これら２つのサブアレイは直列回路を形成する。

この方法によって、１つのＶＣＳＥＬチップの全ＶＣＳＥＬユニットを稼働させるのに必要な電流全体を実質的に、すなわち直列に接続されたサブアレイの数と実質的に等しい分だけ、低減することができる。したがって、チップの最大動作電流Ｉ_ｍａｘ（例えば３ｍｍ×３ｍｍサイズのチップでは４０Ａ）を、I_ｍａｘ／ｎ（ｎは直列に接続されたサブアレイの数）まで低減することができる。従来技術と比較すると、直列に接続された例えばｎ＝４個のより小さなチップをサブマウントに取り付ける場合、全はんだ付け工程の７５％を削減することができる。更に、配置工程を簡素化でき、ワイヤーボンディングは実際上不要となる。つまり、この方法により、ＶＣＳＥＬシステム全体、具体的にはドライバー及び電気接続部の制限を超えることなく、１つのチップにより多くのＶＣＳＥＬユニットを取り付けることが可能となる。ＶＣＳＥＬチップのサイズを実質的に大きくすることができ、取付プロセスがより簡便に、更には安全になる。ＶＣＳＥＬチップが大きくなると、取り付けられるチップが少なくても同様のレーザー性能を実現することができ、したがって、必要な作業及びはんだ接続部が少なくなる。また、レーンの切削が減ることによってＶＣＳＥＬチップの必要なウエハ面積が減少し、ＶＣＳＥＬチップ間の空隙が減少することによってＶＣＳＥＬモジュール全体の総面積が減少する。

本発明に係るＶＣＳＥＬモジュールは、本発明に係る上述のプロセスによって製造することができる。したがって、本発明に係るＶＣＳＥＬモジュールは、それぞれが少なくとも１つのＶＣＳＥＬユニットを有する複数のサブアレイに分割され、該複数のサブアレイのうち少なくとも一部が電気的に直列に接続される。なお、ＶＣＳＥＬチップは、ＶＣＳＥＬユニットを有さない他の機能ユニットを有してよい。ここでは、そのような機能ユニットをサブアレイとみなさない。

従属請求項及び以下の記載は、本発明の特に有効な実施形態及び特徴を開示する。更なる実施形態を得るために、請求項に記載の特徴を適宜組み合わせてよい。１つのクレームカテゴリーに関連して記載された特徴は、他のクレームカテゴリーに等しく適用することができる。

２つの（隣接する）サブアレイ間において、該２つのサブアレイの第１のドープ層間と、該２つのサブアレイの第２のドープ層間との両方に、絶縁体が設けられることが好ましい。よって、該２つのサブアレイは、一方のサブアレイの第１のドープ層と他方のサブアレイの第２のドープ層との間でのみ、直列に接続される。このように、該２つのサブアレイの第１のドープ層間及び第２のドープ層間が電気的に絶縁されることにより、これら２つのサブアレイが互いに分割される。これに従って、「サブアレイ」を画定することができる。

本発明において特に有効な実施形態によれば、サブアレイの第１のドープ層及び第２のドープ層は、両方とも下面から接触される。つまり、ＶＣＳＥＬチップを駆動する電気接点を設けるために新たに複雑な手段をとることなく、電気回路基板などの基板にＶＣＳＥＬチップを取り付けることができる。熱接触を良好にするために、基板は良好な熱定数をもつ材料を含むことが好ましく、ＶＣＳＥＬチップはそのような基板にはんだ付けされる必要がある。つまり、直列接続の場合、各サブアレイをはんだ付けするために、基板に電気絶縁領域があることが好ましい。サブアレイが小さいためにはんだプリフォームを用いることが難しい場合、電気絶縁領域に予め付されたはんだを用いると特に簡便である。したがって本発明は、このような上述の特徴のうちひとつ（好ましくは全て）を有する基板にはんだ付けされたＶＣＳＥＬモジュールにも関する。一方、第１のドープ層及び第２のドープ層の両方が上面（すなわち、光が出射される表面）から接触される場合、又は上面と下面との間のどこかから接触される場合、かなり複雑な接触方法を別に行う必要がある。これは、２つのドープ層のうち一方のみが下面から接続され、他方がどこか別の場所から接触される変形例では、どのようなものについても同様である。

第１のサブアレイの第１のドープ層は、第１のサブアレイの第２のドープ層と電気的に絶縁されたビアを介して、第２の（すなわち隣接する）サブアレイの第２のドープ層に接触される。ここで「ビア」という表現は、本発明における貫通接続部の同義語として用いられる。ビアは、下面から上面の方向に設けられる単純な貫通接続部であり、第１のドープ層が位置する面を貫通することで、２つのサブアレイを直列に接続する。したがってビアは、一方のサブアレイの第１のドープ層とのみ接触され、隣接する他方のサブアレイの第１のドープ層とは電気的に絶縁されてよい。

ビアを形成する手順は、以下のステップを含む。

ａ）第１の面及び第２の面を有する中間基板を形成する。第２の面には、ＶＣＳＥＬ半製品を形成するために、少なくとも第１のドープ層面（場合によっては、中間基板と第１のドープ層面との電気接触を容易にするために、バッファ層を有する）と、発光層面と、第２のドープ層面とがこの順に被着される。

ここで、プロセスを開始するプロダクトとして、ＶＣＳＥＬチップとして標準的な垂直構造体を用いる。該垂直構造体は、すぐに利用できる複合材料としてそのまま提供されてもよいし、上述の層面（場合によっては、付加的な層面も含む）を中間基板上に例えばエピタキシャルに成長させる被覆プロセスによって、全体的又は部分的に形成されてもよい。中間基板は、ＶＣＳＥＬ製品に通常用いられるような、例えばＧａＡｓウエハのフィルム又はホイルであってよい。

ｂ）発光層面及び第２のドープ層面を、その延在部が複数のＶＣＳＥＬユニットの延在部を画定するように構成する。このステップでは、メサが画定される。すなわち、発光層面及び第２のドープ層面の両方は、その延在部（すなわち、構成された該２つの面のうち少なくとも１つの延在部）がＶＣＳＥＬユニットの延在部すなわちメサと実質的に等しくなるように、調整される。

ｃ）第２ドープ層面において中間基板と離れた側にある上面に、（具体的にはサブアレイの）第２のドープ層を電気的に接触させる導電性接触構造を設ける。このステップでは、上部のドープ層に対する上面接点が得られる。

ｄ）第２のドープ層面の上面に、透明な支持材を付加する。この支持材（後にその例を説明する）は、ＶＣＳＥＬユニットの光が出射される面を画定し、該面は、出力接合層としての特徴をもつ。支持材は、中間基板に向かって下方向にある層を保護する。また支持材は、これまで支持機能を果たしていた中間基板に代わって、支持体として機能する。

ｅ）中間基板の主要延在部に沿って、少なくとも局所的に、好ましくは完全に、中間基板を除去する。中間基板は、ビアが配置される領域において除去されなければならない。中間基板に代わって支持材が支持体として機能するので、必要であれば中間基板を全て除去することができるが、部分的に残すこともできる。第１の層は中間基板と共に除去されることはなく、その表面は基本的に平面であるので、中間基板を完全に除去することが特に有効である。完全に除去することによって、後にＶＣＳＥＬチップを容易に接触させることができる。

ｆ）ビアを形成する。ここでビアは、これまで中間基板が位置した側、すなわちＶＣＳＥＬチップ（すなわち、ＶＣＳＥＬチップ製造における半製品）の下面から形成することができる。このビアは、エッチングプロセスによって形成されることが好ましい。

本方法は、本発明に係る上述の方法において、特に有効に用いることができる。しかしながら本方法は、上面及び下面を有し且つ共通の支持構造上に複数のＶＣＳＥＬユニットを有するＶＣＳＥＬチップを少なくとも１つ備えるＶＣＳＥＬモジュールであって、ＶＣＳＥＬユニットが下面側に第１の型の第１のドープ層を有し、上面側に第２の型の第２のドープ層を有するＶＣＳＥＬモジュールを製造する場合に、一般に用いることができ、本方法によってビアが形成される。このビアは、第２のドープ層を下面に接続する。したがって、本発明は、該方法及び該方法に従って製造されるＶＣＳＥＬモジュールにも関する。

半製品において中間基板と反対側の面に導電性接触構造が設けられるので、ＶＣＳＥＬデバイスの下面をほぼ平面に設計することができる。このようにすると、第１のドープ層及び第２のドープ層への接点を同じ側に作製できるという点で、接触が非常に容易になり、表面実装型デバイスの組立てが可能となる。更に、中間基板（通常、最先端技術では支持基板となる）がないので、ＶＣＳＥＬチップにおいてその面の熱抵抗が低減されるという効果がある。したがって、最先端技術に比べて非常に簡単に、ＶＣＳＥＬチップの動作中に発生した熱をチップの下面から逃がすことができる。また、前段落で概説した一般原則に従って作製されるＶＣＳＥＬチップを、以下の２つの原則の代替とすることができる。

ａ）いわゆるボトムエミッション型ＶＣＳＥＬモジュールのフリップチップ実装。この原則は、ＶＣＳＥＬモジュールの下面を通してレーザー光を出射することを基本とする。該下面は例えばＧａＡｓを含む支持材を有し、該支持材には、他の機能的ＶＣＳＥＬ層面（すなわち、第１のドープ層面、発光層面、第２のドープ層面）が被着される。よって、レーザー光は支持材を透過する。この原則には、全ての波長のレーザー光が支持材を透過できるわけではないという制限がある。例えば、９２０ｎｍより短い波長は、ＧａＡｓを透過しない。

ｂ）上述の層面を被着した後にＧａＡｓ等の支持材を除去し、ＶＣＳＥＬチップの上面に別の支持材を設けない場合、ＶＣＳＥＬチップの機械的構成が弱くなるという問題が生じる。

本発明が提供する代替手段はこれらの問題点を解決するので、製造プロセスに関しても、実装中及び／又は動作中におけるＶＣＳＥＬチップ／モジュールの扱いに関しても、非常に有効である。

更に、ステップｆ）においてビアを形成する際、支持材において上面から離れた側の面に接触層を被着することができる。この接触層は、（直列に接続されたサブアレイを有するＶＣＳＥＬを製造することを背景として）サブアレイの第１のドープ層と電気的に接触する第１の領域と、該サブアレイの第２のドープ層と電気的に接触する第２の領域とを有することが好ましい。このように、サブアレイの接触層の第１の領域及び第２の領域は、互いに電気的に絶縁される。基本的に、接触層は、第１のドープ層に接触する領域と第２のドープ層に接触する領域との、２つの領域に分割される。これらの領域は、はんだ付けプロセスにおいて、チップを実装して回路基板に電気的に接触させる際の接触領域として用いることができる。なお、サブアレイを直列に接続する場合、その直列回路の１番目のサブアレイの１つの接触領域と、最後のサブアレイの１つの接触領域のみが、回路基板に電気的に接触される必要がある。その他の接触領域はすべて回路基板と電気的に絶縁されるが、動作中のＶＣＳＥＬチップを冷却するための熱接点として、回路基板にはんだ付けされる必要がある。接触層の第２の領域は、ビアの電気接点とみなすことができ、第２のドープ層への電気接点となる。

ビアに絶縁層を被着することが好ましい。直列に接続されたサブアレイを有するＶＣＳＥＬを製造することを背景として、絶縁層は、第１のドープ層と接触層の第２の領域との間に被着される。該絶縁層は、一般に、ビアと（具体的には同じサブアレイの）第１のドープ層とを絶縁するように機能する。ビアは第１のドープ層（層面）の面を通って延在するので、このように付加された絶縁層は、（具体的には同じサブアレイの）第１のドープ層（面）と第２のドープ層（面）との間に短絡が生じることを防ぐという点で、有効な手段である。

導電性接触構造は、その主要延在部（すなわち主面）に沿って、互いに電気的に絶縁された複数の導電性接触構造に分割されることが好ましい。これら複数の導電性接触構造は、（直列に接続されたサブアレイを有するＶＣＳＥＬを製造することを背景として）それぞれ１つのサブアレイの接触領域を画定することができる。すなわち、導電性接触構造は、１つのサブアレイに１つの導電性接触構造が割り当てられるように、その主要延在部に沿って分割される。これら複数の接触構造を互いに電気的に絶縁することによって、各サブアレイの第２のドープ層の接点が、互いに分割される。

ステップａ）において、第１のドープ層面と中間基板との間に、エッチング停止層が設けられることが好ましい。このエッチング停止層は、中間基板を除去するエッチングプロセスを、画定された面すなわちエッチング停止層の面で停止させるように機能する。エッチング停止層自体は、後に別の除去プロセスにおいて除去することができる。この除去プロセスで用いられるエッチャントの化学的特性及び／又は物理的特性は、基本的に、第１のドープ層面をエッチングすることがないものであることが好ましい。

層を選択的に（すなわち構造的に）被着するには、フォトリソグラフィを用いることが好ましい。一方、層を部分的又は全体的に除去するには、エッチングを行うことが好ましい。ここで、ＶＣＳＥＬ半製品が片面からのみ処理されるのか両面から処理されるのかによって、ＶＣＳＥＬチップが２〜５μｍの範囲の精確性をもって配置されると考えなければならない。つまり、例えば２ｍｍ×２ｍｍサイズのＶＣＳＥＬチップには、３，３００個のＶＣＳＥＬユニットを組み立てることができる。つまり、層内の領域を除去するには、その精確性から、エッチング技術又はレーザーアブレーション技術（より多くの作業と時間を要するので、エッチングが好ましい）が最も好ましい。フォトリソグラフィによって層を選択的に被着する場合も同様である。

中間基板の除去は、代替的に（好ましくは付加的に）用いることができる他の技術によって行うことができる。

第１の技術によれば、中間基板もまた、少なくとも部分的にエッチングによって除去される。このようなエッチングプロセスは既知の方法を基本とし、特に上述のようにエッチング停止層を用いると、エッチング後の表面ははっきりと画定される。

第２の技術によれば、中間基板は、少なくとも部分的に研削プロセスによって除去される。研削はより高速で行うことができ、有害な化学物質を用いない。よって、中間基板のような、厚みの大きい材料を除去するには特に適している。

これら２つの技術を組み合わせることが好ましい。最も好ましくは、第１の除去プロセスを研削プロセスとして中間基板の大部分を除去し、第２の除去プロセスをエッチングプロセスとして残りを除去する。

支持材は透光材を有し、該透光材は、ＶＣＳＥＬユニットから出射される光の波長において透明であり、具体的にはウエハ材である。更に好ましくは、該透光材に反射防止膜を設けて、内面反射によるアウトカップリング損失を最小化する。レーザー光が支持材表面を通って出射されることによって、光は支持材を透過する。該透光材は、ガラス基板を有することが好ましい。ガラス基板は標準的な材料であり、ほぼ任意の厚さと品質のものを得ることができ、また、ＶＣＳＥＬ半製品の他の要素に簡単に接続することができる。また、ガラスは剛性材料であり、機械的応力に耐性があると共に、通常の半導体切削機器を用いてダイスカットすることができる。

支持材は、結合プロセス及び／又は充填プロセスによって、ＶＣＳＥＬ半製品の他の部分に付加されることが好ましい。結合プロセスは、例えば接着プロセスを含んでよい。接着以外にも、直接結合、（レーザー選択的）はんだ付け、レーザーを用いた結合等の他の技術を用いてよい。結合（例えば接着）材及び／又は充填材を用いて、例えばＶＣＳＥＬユニットのメサ間の下部すなわち間隙を充填するので、ＶＣＳＥＬ半製品に対して支持材を均等に付加することができる。同時に、結合材及び／又は充填材は、支持材をＶＣＳＥＬ半製品の他の部分に接続する結合手段として機能する。したがって、結合プロセス及び／又は充填プロセスにおいて用いられる結合材及び／又は充填材は、硬化後、支持材と実質的に同じ屈折率を有することが好ましい。そうすれば、結合材及び／又は充填材による光学的な攪乱が確実に起こらない。

支持材は、中間基板から離れた側の支持面に、複数のマイクロレンズを有することができる。該マイクロレンズの位置は基本的にＶＣＳＥＬユニットの位置に対応し、よって、ＶＣＳＥＬユニットからの出射光を集光することができる。よってマイクロレンズは、その中心点が、割り当てられたＶＣＳＥＬユニットの中心点のほぼ真上に位置するように配置されることが好ましい。マイクロレンズは、支持材を付加する前に設けられてもよく、付加した後に設けられてもよい。マイクロレンズは、熱及び／又は圧力を伴って、その反転形状を支持面に付加することによって設けることができる。また、マイクロレンズは、該支持面に被着された付加的な層を有してよく、この付加的な層の硬化中に成形されてよい。

上述したように、中間基板を除去した後、支持材において上面から離れた側の面に実質的に平面な層面を設ければ、後の接続ステップに特に有効である。この構成を実現する方法のうち、中間基板をエッチング停止層まで除去することと、上から接触層を被着することについて言及した。

本発明に係るＶＣＳＥＬチップの製造に関して、第１の製造状態のＶＣＳＥＬ半製品の一部を示す断面図である。 第２の製造状態における同部分の断面図である。 第３の製造状態における同部分の断面図である。 第４の製造状態における同部分の断面図である。 第５の製造状態における同部分の断面図である。 本発明の第１の実施形態に係るＶＣＳＥＬチップの断面図である。 本発明の第２の実施形態に係るＶＣＳＥＬチップの断面図である。 図６のＶＣＳＥＬチップの平面図である。 本発明の第３の実施形態に係るＶＣＳＥＬチップの上面図である。

図面を通して、同じ参照符号は同じ要素を指す。図面中の要素は、必ずしも縮尺どおりに描かれていない。

図１は、本発明の一実施形態に係るＶＣＳＥＬチップの（すなわちＶＣＳＥＬモジュールの）製造に関して、ＶＣＳＥＬ半製品１３の一部を示す。

ＶＣＳＥＬ半製品１３は、上面Ｕ及び下面Ｌを有する。ＶＣＳＥＬ半製品１３は、下面Ｌから上面Ｕに向かって、第１の（上側）面Ｓ_１及び第２の（下側）面Ｓ_２を有する中間基板１と、第２の面Ｓ_２上のエッチング停止層３と、導電性のバッファ層５と、第１のドープ層面７と、発光層面９と、第２のドープ層面１１とを有する。第１のドープ層面７及び第２のドープ層面１１は、後にミラーとして機能して、ＶＣＳＥＬチップの垂直空洞を形成する。また、第１のドープ層面７及び第２のドープ層面１１は、この場合電気接点としても機能する必要があるので、屈折率が交互になるように積層された複数の層を有する。すなわち、例えば、出射される波長に適した厚さを有するＧａＡｓ層又はＡｌＧａＡｓ層から成り、電気接点として機能するために、Ｓｉ及びＣがドープされる。

本実施形態では、第１のドープ層面７が半導体ｎ型層面７であり、第２のドープ層面１１が半導体ｐ型層面１１である。

中間基板１はＧａＡｓを含むことができ、一般に厚さ４００〜６００μｍである。エッチング停止層３は、中間基板１とは異なる材料を含む。エッチング停止層３の材料は、エッチング停止層がウェットエッチャント又はドライエッチャント（中間基板１をエッチングする際に一般に用いることができる）から受ける影響が少ないように、ひいてはエッチング停止層のエッチング速度が中間基板１のエッチング速度よりもかなり低くなるように選択される。すなわち、中間基板１のエッチング速度の少なくとも半分低く、好ましくは９０％以上（すなわち、１０％以下に）低くなるように選択される。接触層として機能するバッファ層５もまたＧａＡｓを含むことができ、非常に薄い（すなわち５μｍより薄い）ことが好ましい。

ｎ型層面７及びｐ型層面１１は、ドープされた分布ブラッグ反射層として実現される。そのため、ｎ型層面７からｐ型層面１１に電流が流れると発光層面９が発光し、その光はブラッグ反射器の間で反射され、上面Ｕにおいて選択的にアウトカップリングされる。

図２は、追加的な製造工程を経た後の、ＶＣＳＥＬ半製品１３の第２の状態を示す。発光層面９及びｐ型層面１１は、局所エッチングプロセスにより局所的に除去されており、３つのメサ２０を形成している。メサを形成するために、エッチングの時間を制御するか、又はレーザー光線を用いて残りのｎ型層面の高さを計測するなどの光学的測定技術を用いることによって、局所エッチングプロセスの結果物がインライン制御される。結果として、メサ２０以外の領域において、ｐ型層面１１及び発光層面９は完全に除去される。一方、ｎ型層面７は部分的に除去されるだけであり、その層面は無傷のままである。対照的に、発光層面９は複数の発光層２１に分割されており、ｐ型層面は複数のｐ型層２３すなわち第２の層２３に分割されている。このように、メサ２０は、発光層２１とｐ型層２３との両方が位置する領域に形成される。

ｐ型層２３の頂部には、環状接点１７が被着されている。環状接点１７の被着は、メサ２０のエッチングの前に行うこともできる。一般に、環状接点１７の層組成を適切に選択することによって、ｐ型層２３（実際には、ｎ型層面の接触の場合も同様である）に低い抵抗で接触させることができる。環状接点１７はフォトリソグラフィプロセスによって形成されており、該プロセスでは、フォトリソグラフィ層がＶＣＳＥＬ半製品１３の上面Ｕ全体に被着され、環状接点１７が配置される領域において成長する。この領域のフォトリソグラフィ層が除去され、続いて上面Ｕ全体にメタライズプロセスが実行され、環状接点１７の領域以外のＶＣＳＥＬ半製品１３の全領域において、残りのリソグラフィ層が洗浄プロセスによって洗い流される。よって、メタライズ部分は特定の領域にしか残らない。このように、環状接点１７は、ｐ型層２３の頂部において局所的に形成される環状のメタライズ部分である。

環状接点１７の被着後、例えばポリアミド、酸化ケイ素、又は窒化ケイ素を含む絶縁層１５が、ｎ型層面７と、ｐ型層２３の外縁から環状接点１７に至る部分とに被着される。絶縁層は別のリソグラフィプロセスを用いて被着され、場合によってはエッチングプロセスを伴う。このように絶縁層１５は、後にレーザー光がアウトカップリングされるメサ２０と環状接点１７の一部とを除いて、ＶＣＳＥＬ半製品１３の上面Ｕ全体を被覆する。

最後に、図２では、蒸着を伴うリソグラフィプロセスを用いて、導電性接触構造１９が絶縁層１５上に被着されている。金属製の導電性接触構造１９は低抵抗であり、すなわち、環状接点１７に対する金属接点である。この導電性接触構造１９は、メサ２０の発光領域上は覆わない。また、図面左手側に見られる小さな間隙２５部分には、導電性接触構造１９が形成されない。なお、ＶＣＳＥＬ半製品１３のこの部分の左側及び右側には、同一又は類似の構造をもつ部品が更に配置されてよい。よって、図１〜５に示される部分は、ＶＣＳＥＬチップの単一のサブアレイの構造のみを示す。このように、小さな間隙２５は、サブアレイの導電性接触構造１９と隣接するサブアレイの導電性接触構造１９とを分離するように機能し、結果として、複数の個別の導電性接触構造が得られる（図６参照）。

図３は、次の製造状態におけるＶＣＳＥＬ半製品１３を示す。ここで、ＶＣＳＥＬ半製品１３の上面には、透明な支持材２９（ここでは厚さ２００〜１，０００μｍのガラスウエハ２９）が付加され、充填結合剤２７によって接着されている。充填結合剤２７は、ガラスウエハ２９をそれより下のＶＣＳＥＬ半製品１３の他の層に接着させると共に、メサ２０間の間隙を充填する。硬化後の充填結合剤２７は、その上にあるガラスウエハ２９と実質的に同じ屈折率を有するので、光学的な攪乱が生じない。ガラスウエハ２９の中間基板１から離れた側の上面Ｓ_３上には、マイクロレンズ３１のアレイが配置される。マイクロレンズ３１は、動作中にメサ２０から受けるレーザー光を集光し且つ／又はコリメートするように、メサ２０の上方に配置される。

図４は、中間基板１が除去されている間のＶＣＳＥＬ半製品１３を示す。第１の工程では、研削プロセスによって、中間基板１の厚みがかなり減少している。しかしながら、この裏面研削プロセスは、エッチング停止層３が露出する前に終了する。残りの中間基板１は、後にエッチングによって除去される（図示なし）。

図５は、エッチング停止層３も除去された後のＶＣＳＥＬ半製品１３を示し、ここで、バッファ層５のほぼ平面である面Ｓ_４が露出している。この時点で完全に除去されている中間基板１の代わりに、支持基板２９がＶＣＳＥＬ半製品１３全体を支持する。

図６は、本発明の一実施形態に係る完成したＶＣＳＥＬチップ３３を示す。図示されている複数のサブアレイ３９ａ，３９ｂ，３９ｃは全て、図１〜５を参照して説明したような方法で予め作製されている。接触構造を完成させ、ＶＣＳＥＬチップ３３を複数のサブアレイ３９ａ，３９ｂ，３９ｃに分割するためには、追加の工程が必要である。

ビア３７，３７’が形成されている。左のビア３７は、左のサブアレイ３９ａを別のサブアレイと接続するようには機能しない。他の２つのビア３７’は、中間のサブアレイ３９ｂ及び右側のサブアレイ３９ｃを、それぞれの左側に隣接するサブアレイ３９ａ，３９ｂに接続する。

ビア３７、３７’はエッチングプロセスによって、すなわちいわゆる反応性イオンエッチング（すなわち、イオン化ガスをエッチャントとして用いるドライエッチングプロセス）によって形成される。エッチングプロセスの前に、バッファ層５の面Ｓ_４（図５参照）に、保護ラッカー層が被着される。ビア３７，３７’は、バッファ層５、ｎ型層面７、及び絶縁層１５を貫通するようにエッチングされる。あるいは、ビア３７，３７’が形成される領域に絶縁体層１５が存在しないように、絶縁体層１５を形成することができる。個々の導電性接触構造１９ａ，１９ｂ，１９ｃが基本的にエッチングされないよう、これらの導電性接触構造に影響を与えないようなエッチャントが選択される。結果として、各サブアレイ３９ａ，３９ｂ，３９ｃは、１つのｎ型層すなわち第１の層５０を有する。ｎ型層５０はｎ型層面７から形成され、この時点ではビア３７，３７’によって分離されている。この処理工程のために、バッファ層５とｎ型層面７の間、又はｎ型層面７と活性層９の間に、追加のエッチング停止層を設けることができる。また、バッファ層５とｎ型層面７との短絡を防ぐために、ビア３７，３７’を形成する工程の間に、各サブアレイ３９ａ，３９ｂ，３９ｃの周囲にトレンチをエッチングすることができる。分離を目的として、一般に、例えば一部のサブアレイに沿って切削を行うことによって、いわゆるスクライブレーンが形成される。スクライブレーンでは、ＶＣＳＥＬチップの端部におけるいわゆる「チッピング」と、この領域における層の剥離とを防ぐために、ＶＣＳＥＬチップ３３の全層が除去される。したがって、被着された全ての層（好ましくは、絶縁体層５１以外）が除去されることが好ましい。

次に、絶縁材５１が設けられる。絶縁材５１は、導電性接触構造１９ａ，１９ｂ，１９ｃの間のビア３７，３７’の領域を、ｎ型層５０及びバッファ層５（ｎ型層面７と同様に分離されている）を介して架橋する。しかしながら、絶縁材はバッファ層の平面Ｓ_４全体を被覆するわけではなく、ごく一部を被覆する。

最後のリソグラフィ被着プロセスでは、ＶＣＳＥＬチップ３３の下面Ｌに接触層４１が被着される。この接触層４１は、間隙５３によって互いに分離された複数の接触領域４３，４５，４７，４９を有する。第１の接触領域４３は、第１のサブアレイ３９ａのｐ型層２３との電気接点となる。第２の接触領域４５は、第１のサブアレイ３９ａのｎ型層５０と、第２の（すなわち隣接する）サブアレイ３９ｂのｐ型層２３とを電気的に接続する。第３の接触領域４７は、第２のサブアレイ３９ｂのｎ型層５０と、第３のサブアレイ３９ｃのｐ型層２３とを電気的に接続する。第４の接触領域４９は、第３のサブアレイ３９ｃのｎ型層５０との電気接点となる。すなわち、第１の接触領域４３を介してＶＣＳＥＬチップ３３の左側を電源の第１の極と接触させ、第４の接触領域４９を介して右側を電源の第２の極と接触させることによって、正確な極性の電流が、メサ２０によって画定された全ＶＣＳＥＬユニット５５に流れる。このようにして、電流は、各サブアレイ３９ａ，３９ｂ，３９ｃのＶＣＳＥＬユニット５５に並列に流れる一方、サブアレイ３９ａ，３９ｂ，３９ｃの間では直列に流れるので、この場合、３つのサブアレイ３９ａ，３９ｂ，３９ｃにより電流量は３分の１に低減される。

導電性接触構造１９の間隙２５と接触層４１の間隙５３との間には、ＶＣＳＥＬユニット５５が動作できない絶縁領域５７がある。この絶縁領域すなわち受動領域５７は、ビア３７，３７’の接触領域として機能すると共に、サブアレイ３９ａ，３９ｂ，３９ｃの分割領域としても機能する。

なお、ＶＣＳＥＬチップ３３の左側には、ｐ型層２３への接触のみが可能となるように、ビア３７が設けられる。したがって、ビア３７がＶＣＳＥＬチップ３３の始めの接点となり、右側に追加のサブアレイが配置されうる。

図７は、本発明の一実施形態に係るＶＣＳＥＬモジュール１００のＶＣＳＥＬチップ３３を、平面図と断面図で示す。ＶＣＳＥＬチップ３３は、２つのサブアレイ３９ａ，３９ｂを有する。サブアレイ３９ａ，３９ｂは、図１〜６を参照して示したものと同じ方法で、分離されていると共に互いに直列に接続されている。サブアレイ３９ａ，３９ｂの間とその周縁全体にわたって、図６を参照して説明した絶縁領域５７がある。平面図に対応して配置された断面図では、金属パッド接点６１，６３，６５を有するサブマウントプリント基板６０が示されている。パッド接点６１，６３，６５は、上記ＶＣＳＥＬチップ３３の対応する接触領域４３，４５，４７を接触させるものとして、はんだで装着される。また、左の金属パッド接点６１及び右の金属パッド接点６５、すなわち外側の金属パッド接点６１，６５は、ワイヤ６４，６２によって電源（図示なし）の２つの極に接続される。したがって、２つのサブアレイ３９ａ，３９ｂを有するＶＣＳＥＬチップ３３をサブマウントプリント基板６０にはんだ付けすることによって、本発明に係るＶＣＳＥＬモジュール１００が作製される。

図８は、図６のＶＣＳＥＬチップ３３を平面図で示す。図８には、チップ構造の要素の一部、すなわちＶＣＳＥＬユニット５５と、接触領域４３，４５，４７，４９及び導電性接触構造１９，１９ｂ，１９ｃを分離するビア３７’及び間隙２５，５３とが示されている。図８より、ビア３７’及び間隙２５，５３が、サブアレイ３９ａ，３９ｂ，３９ｃの境界の全長にわたって存在していることが分かる。ビア３７’及び間隙２５，５３が合わさって、回路接続領域５９を形成する。回路接続領域５９は、サブアレイ３９ａ，３９ｂ，３９ｃを直列回路にするように機能する。

該回路接続領域５９は、ＶＣＳＥＬチップ３３の直列に接続されたサブアレイの間すべてに配置される必要がある。このように、回路接続領域５９の位置を、図８に示す実施形態の場合のように１直線のみとする必要はない。むしろ、図９に示すように、より複雑に配置されたサブアレイ３９ａ，３９ｂ，３９ｃ，３９ｄ，３９ｅ，３９ｆ，３９ｇ，３９ｈ，３９ｉにおいても、同じように直列接続を実現することができる。図９では、サブアレイ３９ａ，３９ｂ，３９ｃ，３９ｄ，３９ｅ，３９ｆ，３９ｇ，３９ｈ，３９ｉ間の直列接続は、折れ曲がった形状を有する。サブアレイ３９ａ，３９ｂ，３９ｃ，３９ｄ，３９ｅ，３９ｆ，３９ｇ，３９ｈ，３９ｉは、回路接続領域５９ａ，５９ｂ，５９ｃ，５９ｄ，５９ｅ，５９ｆ，５９ｇ，５９ｈによって、相互に接続される。最下部のサブアレイ３９ａ，３９ｂ，３９ｃが、２つの回路接続領域５９ａ，５９ｂを介して右から左へ直線状に配置される。第３の回路接続領域５９ｃは、回路接続領域５９ａ，５９ｂに対して垂直な方向に設けられ、上方向に第４のサブアレイ３９ｄへの接点を提供する。また、サブアレイ３９ｄ，３９ｅ，３９ｆの接点が左から右へ別の直線状に配置され、第６の回路接続領域５９ｆを介して上方向の接触が実現される。したがって、電源６７から接触ワイヤ５９，６２を介して、ＶＣＳＥＬチップ３３ひいてはＶＣＳＥＬモジュール１００が接触され、サブアレイ３９ａ，３９ｂ，３９ｃ，３９ｄ，３９ｅ，３９ｆ，３９ｇ，３９ｈ，３９ｉが横方向に接続されるときでも、ある行から次の行へ接続されるときでも、電流は全サブアレイを直列に流れる。

一般に回路接続領域５９は、ここでの場合のように相互に接続された行だけでなく、相互に接続された列や、実際にはより複雑に曲がりくねった形状等に沿って、配置することができる。回路接続領域５９の配置は、最良な接触スポットとＶＣＳＥＬチップの全体的な形状とによって決まる。

好ましい実施形態とそれに基づく変形例という形式で本発明を記載してきたが、本発明の範囲を逸脱しない範囲で多くの変更や変形を行うことができるものとする。例えば、本発明に係るＶＣＳＥＬチップはより多くの層を有してよく、また、本発明に係るＶＣＳＥＬチップは、並列又は直列に接続された複数のＶＣＳＥＬチップを含む場合がある。更に、一部のサブアレイを直列ではなく並列に接続してよい。

明確な記載を目的として、本願において不定冠詞“ａ”又は“ａｎ”を用いる場合、複数である場合を除外しないものとする。また、「有する」「備える」「含む」という表現は、他のステップ又は要素を除外しないものとする。

Claims (15)

1. 上面及び下面を有し且つ共通の支持構造上に複数のＶＣＳＥＬユニットを有するＶＣＳＥＬチップを少なくとも１つ備えるＶＣＳＥＬモジュールを製造する方法であって、前記ＶＣＳＥＬユニットは、前記下面側に第１の型の第１のドープ層を有し、前記上面側に第２の型の第２のドープ層を有し、前記方法は、
   前記ＶＣＳＥＬチップを、それぞれが少なくとも１つの前記ＶＣＳＥＬユニットを有する複数のサブアレイに分割するステップと、
   前記複数のサブアレイのうち少なくとも一部を電気的に直列に接続するステップと、
   を含む方法。
2. ２つのサブアレイ間において、前記２つのサブアレイの前記第１のドープ層の間と、前記２つのサブアレイの前記第２のドープ層の間との両方に、絶縁体が設けられる、
   請求項１に記載の方法。
3. サブアレイの前記第１のドープ層及び前記第２のドープ層は、両方とも前記下面から接触される、
   請求項１又は２に記載の方法。
4. 第１のサブアレイの前記第１のドープ層は、前記第１のサブアレイの前記第２のドープ層と電気的に絶縁されたビアを介して、第２のサブアレイの前記第２のドープ層に接触する、
   請求項１〜３のうちいずれか一項に記載の方法。
5. 上面及び下面を有し且つ共通の支持構造上に複数のＶＣＳＥＬユニットを有するＶＣＳＥＬチップを少なくとも１つ備えるＶＣＳＥＬモジュールを製造する、特に請求項４に記載の方法であって、前記ＶＣＳＥＬユニットは、前記下面側に第１の型の第１のドープ層を有し、前記上面側に第２の型の第２のドープ層を有し、
   ａ）第１の面及び第２の面を有する中間基板を形成し、ここで前記第２の面には、ＶＣＳＥＬ半製品を形成するために、少なくとも第１のドープ層面と、発光層面と、第２のドープ層面とがこの順に被着され、
   ｂ）前記発光層面及び前記第２のドープ層面を、その延在部が複数のＶＣＳＥＬユニットを画定するように構成し、
   ｃ）前記第２ドープ層面において前記中間基板から離れた側にある上面に、前記第２のドープ層を電気的に接触させる導電性接触構造を設け、
   ｄ）前記第２のドープ層面の前記上面に支持材を付加し、
   ｅ）少なくとも局所的に前記中間基板を除去し、
   ｆ）ビアを形成する
   ことによってビアを形成する、方法。
6. 前記支持材において前記ＶＣＳＥＬチップの上面と反対側の面に接触層が被着され、前記接触層は、サブアレイの前記第１のドープ層と電気的に接触する第１の領域と、該サブアレイの前記第２のドープ層と電気的に接触する第２の領域とを有し、各サブアレイの前記接触層の前記第１の領域及び前記第２の領域は、互いに電気的に絶縁される、
   請求項５に記載の方法。
7. 前記ビア内に絶縁層が被着される、
   請求項６に記載の方法。
8. 前記導電性接触構造は、その主要延在部に沿って、互いに電気的に絶縁される複数の導電性接触構造に分割される、
   請求項５又は７に記載の方法。
9. 前記第１のドープ層面と前記中間基板との間に、エッチング停止層が設けられる、
   請求項５〜８のうちいずれか一項に記載の方法。
10. 前記支持材は透光材を有し、前記透光材は、好ましくは前記ＶＣＳＥＬユニットによって出射される光の波長において透明である、
    請求項５〜９のうちいずれか一項に記載の方法。
11. 前記支持材は、結合プロセス及び／又は充填プロセスによって付加される、
    請求項５〜１０のうちいずれか一項に記載の方法。
12. 前記結合プロセス及び／又は充填プロセスに用いられる結合材及び／又は充填材は、硬化後、前記支持材と実質的に同じ屈折率を有する、
    請求項１１に記載の方法。
13. 前記支持材において前記中間基板から離れた側の面に、複数のマイクロレンズが設けられる、
    請求項５〜１２のうちいずれか一項に記載の方法。
14. 前記中間基板を除去した後、前記支持材において前記ＶＣＳＥＬチップの上面から離れた側の面に、ほぼ平面である面が設けられる、
    請求項５〜１３のうちいずれか一項に記載の方法。
15. 上面及び下面を有し且つ共通の支持構造上に複数のＶＣＳＥＬユニットを有するＶＣＳＥＬチップを少なくとも１つ備えるＶＣＳＥＬモジュールであって、
    前記ＶＣＳＥＬユニットは、前記下面側に第１の型の第１のドープ層を有し、前記上面側に第２の型の第２のドープ層を有し、
    前記ＶＣＳＥＬチップは、それぞれが少なくとも１つの前記ＶＣＳＥＬユニットを有する複数のサブアレイに分割され、前記複数のサブアレイのうち少なくとも一部が電気的に直列に接続される、ＶＣＳＥＬモジュール。

Images