KR20170134528A - 모놀리식 다이오드 레이저 어레인지먼트 - Google Patents

모놀리식 다이오드 레이저 어레인지먼트 Download PDF

Info

Publication number
KR20170134528A
KR20170134528A KR1020177031038A KR20177031038A KR20170134528A KR 20170134528 A KR20170134528 A KR 20170134528A KR 1020177031038 A KR1020177031038 A KR 1020177031038A KR 20177031038 A KR20177031038 A KR 20177031038A KR 20170134528 A KR20170134528 A KR 20170134528A
Authority
KR
South Korea
Prior art keywords
layer
diode laser
epitaxial
individual
manufacturing
Prior art date
Application number
KR1020177031038A
Other languages
English (en)
Other versions
KR102044732B1 (ko
Inventor
마르크 켈레멘
사스하 힐젠사우어
위르겐 길리
패트릭 프라이드만
옌스 비젠바흐
Original Assignee
딜라스 다이오덴레이저 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 딜라스 다이오덴레이저 게엠베하 filed Critical 딜라스 다이오덴레이저 게엠베하
Publication of KR20170134528A publication Critical patent/KR20170134528A/ko
Application granted granted Critical
Publication of KR102044732B1 publication Critical patent/KR102044732B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0215—Bonding to the substrate
    • H01S5/0216—Bonding to the substrate using an intermediate compound, e.g. a glue or solder
    • H01S5/02276—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/028—Coatings ; Treatment of the laser facets, e.g. etching, passivation layers or reflecting layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0421—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers
    • H01S5/0422—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers with n- and p-contacts on the same side of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H01S5/04257—Electrodes, e.g. characterised by the structure characterised by the configuration having positive and negative electrodes on the same side of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2081—Methods of obtaining the confinement using special etching techniques
    • H01S5/2086—Methods of obtaining the confinement using special etching techniques lateral etch control, e.g. mask induced
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/4018—Lasers electrically in series
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/176—Specific passivation layers on surfaces other than the emission facet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/02345—Wire-bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/4025—Array arrangements, e.g. constituted by discrete laser diodes or laser bar
    • H01S5/4031—Edge-emitting structures

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Semiconductor Lasers (AREA)
  • Lasers (AREA)

Abstract

본 발명은 모놀리식 다이오드 레이저 어레인지먼트(monolithic diode laser arrangement)(100)에 관한 것으로, 공동 캐리어 기판상에 나란히 배치된 다수의 개별 이미터(101)를 포함하고, 상기 개별 이미터들은 각각 전기 접촉을 위한 콘택 윈도우(contact window)(19, 20)를 포함하며, 상기 콘택 윈도우들은 각각의 개별 이미터(101)에서 상기 캐리어 기판에 마주 놓인 정면에 배치되어 있다. 본 발명은 또한, 상기 유형의 다이오드 레이저 어레인지먼트를 제조하기 위한 방법 및 이와 같은 다이오드 레이저 어레인지먼트를 구비한 레이저 디바이스에 관한 것이다.

Description

모놀리식 다이오드 레이저 어레인지먼트
본 발명은 모놀리식 다이오드 레이저 어레인지먼트(monolithic diode laser arrangement), 상기 유형의 모놀리식 다이오드 레이저 어레인지먼트를 제조하기 위한 방법 및 이와 같은 모놀리식 다이오드 레이저 어레인지먼트를 구비한 레이저 디바이스에 관한 것이다.
높은 출력 밀도를 구비한 다이오드 레이저를 위한 다이오드 레이저 어레인지먼트들 또는 다이오드 레이저 어레이들은, 예를 들어 고체 레이저, 광섬유 레이저 및 디스크 레이저의 광 펌핑(optical pumping), 직접적인 재료 가공 또는 의학적 치료 또는 진단과 같은 서로 다른 분야들에서 다양하게 적용된다.
이와 같은 적용예들에서 필요한 광 출력은 일반적으로 개별적인 레이저 다이오드 또는 개별 이미터로부터 제공될 수 없다. 따라서 다수의 개별 이미터를 다이오드 레이저 어레인지먼트 내에서 전기적으로 병렬 또는 직렬 접속시키는 것이 일반적이다.
일반적으로 개별 이미터들의 직렬 회로에 해당하는 공지된 다이오드 레이저 어레인지먼트들은 공간적으로 서로 분리된 다수의 개별 이미터로 형성되어 있으며, 상기 개별 이미터들은 추후에 직렬로 접속된다. 이와 같은 점에서 상기 유형의 부품들은 모놀리식 구조를 갖지 않는다. 이는 각각의 개별 이미터에 대하여 개별적으로 이루어져야 하는 비교적 복잡한 광 조정을 야기한다. 또한, 상기 개별 이미터들은 보통 별도의 히트 싱크(heat sink) 상에 제공되어야 한다. 다이오드 레이저 어레인지먼트 내에서 이와 같은 방식으로 서로 접속된 개별 이미터들의 개수는 대부분 20 부품 미만의 범위 내에 있다. 상기 유형의 실시예들에서는 어레인지먼트 내의 개별 이미터들의 개수와 무관하게 각각의 개별 이미터의 작동 전류에 상응하는 다이오드 레이저 어레인지먼트의 작동 전류가 바람직하다. 직렬 회로를 포함하는 다이오드 레이저 어레인지먼트에 인가되는 전압은 개별 이미터들에 인가되는 전압들의 총합에 상응한다.
병렬로 접속된 개별 이미터들을 포함하는 다이오드 레이저 어레인지먼트들의 경우, 전기 접촉이 상기 개별 이미터들의 마주 놓인 측면들 상에서 이루어지는 모놀리식 실시예들, 소위 다이오드 레이저 어레이들 또는 바들이 공지되어 있다. 상기 유형의 모놀리식 구조들은 더 간단한 광학 수단 장착을 구현하는데, 그 이유는 전체 다이오드 레이저 어레인지먼트를 위해 콜리메이션 방향당 단 하나의 광학 수단만이 필요하기 때문이다. 개별 이미터들의 병렬 회로를 포함하는 다이오드 레이저 어레인지먼트의 큰 단점은 각각의 개별 이미터를 통해 흐르는 전류들의 총합에 상응하는, 작동을 위해 필요한 높은 전류들이다.
이와 같은 선행 기술에서 출발하는 본 발명의 과제는 앞에서 언급된 단점들이 전반적으로 방지된, 개선된 다이오드 레이저 어레인지먼트를 제시하는 것이다. 또한, 본 발명의 과제는 상기 유형의 개선된 다이오드 레이저 어레인지먼트를 제조하기 위한 방법을 제시하는 것이다.
상기 과제는 장치와 관련하여, 청구항 제1항의 추가 특징들을 구비한 도입부에 언급된 유형의 다이오드 레이저 어레인지먼트에 의해, 또는 청구항 제20항에 따른 상기 유형의 다이오드 레이저 어레인지먼트를 포함하는 레이저 디바이스에 의해 해결된다.
상기 과제는 방법과 관련하여, 청구항 제6항의 추가 특징들을 구비한 도입부에 언급된 유형의 모놀리식 다이오드 레이저 어레인지먼트를 제조하기 위한 방법에 의해 해결된다.
본 발명의 바람직한 실시예들은 종속 청구항들의 대상이다.
모놀리식 다이오드 레이저 어레인지먼트는 공동 캐리어 기판상에 나란히 배치된 다수의 개별 이미터를 포함하고, 상기 개별 이미터들은 각각 전기 접촉을 위한 콘택 윈도우(contact window)를 포함하며, 상기 콘택 윈도우들은 각각의 개별 이미터에서 상기 캐리어 기판에 마주 놓인 정면에 배치되어 있다.
레이저 광을 발생하기 위해 각각의 개별 이미터는 재조합 구역을 포함하고, 상기 재조합 구역은 상기 각각의 개별 이미터의 다층 에피택셜 구조물의 p-도핑 영역과 n-도핑 영역 사이에 위치한다. 이와 같은 에피택셜 구조물은 에피택셜 기판상에 제공되어 있는 에피택셜 층들의 다층 구조이다. 상기 에피택셜 기판은 상기 에피택셜 구조물에 의해 완전히 덮이지 않음으로써, 결과적으로 상기 에피택셜 기판도 정면 콘택 윈도우에 의해 전기적으로 접촉될 수 있다.
에피택셜 기판으로는 바람직하게, 특히 바람직한 방식으로 n-도펀트를 포함하는 Ⅲ-Ⅴ 반도체 재료, 특히 GaAs, InP 또는 GaSb가 제공되어 있다.
상기 에피택셜 구조물은 하나 이상의 p-도핑 된 외부 층 및 하나 이상의 n-도핑 된 외부 층을 포함한다. 본 발명의 구체적인 실시예에서 에피택셜 구조물로 에피택셜 기판상에 제공된 에피택셜 층들은 n-도핑 된 외부 층, n-측 도파관 층, 양자 웰 구조물, p-측 도파관 구조물, p-도핑 된 외부 층 및 p-도핑 된 콘택 층의 순서를 포함한다. 이와 같은 바람직한 실시예에서 레이저 광을 발생하는 재조합 공정들은 예를 들어 InGaAs, InGaAsP, GaInSb 및/또는 GaInAsSb 함유 층에 의해 형성되어 있는 양자 웰 구조물 내에서 일어난다. 가능한 실시예들에 따르면, 도핑 된 외부 층들 및/또는 도파관 층들은 AlGaAs, InGaAsP, AlGaAsSb로 구성된다. 가능한 실시예들에 따르면, p-도핑 된 콘택 층은 GaAs, GaSb InP 및/또는 InGaAs로 구성된다.
상기 p-도핑 된 외부 층의 전기 접촉을 위해서는 p-콘택 윈도우가 상기 에피택셜 구조물의 정면에 배치되어 있다. 그에 상응하게 n-도핑 된 외부 층의 전기 접촉은 n-콘택 윈도우를 통해 이루어지며, 상기 n-콘택 윈도우는 상기 에피택셜 기판의 정면에서 에피택셜 기판이 에피택셜 구조물에 의해 덮이지 않은 영역 내에 배치되어 있다.
모놀리식의, 다시 말해 실질적으로 일체형 구조의 다이오드 레이저 어레인지먼트는 캐리어 기판상에서 개별 이미터들의 배치를 결정하는 공간적으로 연속하는 구조물의 개별화 공정에 의해 야기된다. 이와 같은 공간적으로 연속하는 구조물은 상응하는 층 구조물을 포함하는 웨이퍼 스택(wafer stack)에 의해 형성되며, 상기 웨이퍼 스택은 후속하여 스크래칭(scratching) 및 스플리팅(splitting)에 의해 개별화되는데, 다시 말해 개별 다이오드 레이저 어레인지먼트들로 분리된다.
그에 따라 본 발명에 따른 다이오드 레이저 어레인지먼트는 비용 저렴하게 많은 개수의 부품으로 제조될 수 있다. 그 밖에 공동 캐리어 기판상에서 개별 이미터들의 배치는 간단한 광학 수단 장착을 구현하는데, 그 이유는 전체 다이오드 레이저 어레인지먼트를 위해 콜리메이션 방향당 단 하나의 광학 수단만이 필요하기 때문이다. 동시에, 상기 캐리어 기판에 마주 놓인 정면상에서 전기 접촉을 위해 제공된 콘택 윈도우들의 배치는 특히 바람직한 방식으로 개별 이미터들의 직렬 회로를 구현한다. 그에 따라 전체 다이오드 레이저 어레인지먼트를 통해 흐르는 작동 전류는 각각의 개별 이미터를 통해 흐르는 작동 전류에 상응하며, 그 결과 레이저 광을 발생하기 위해 제공된 개별 이미터들의 개수와 관련하여 상기 다이오드 레이저 어레인지먼트의 이에 관한 제약이 사라진다. 그럼으로써 결과적으로 특히 효율적인 다이오드 레이저 어레인지먼트들이 제공될 수 있다. 전체 다이오드 레이저 어레인지먼트를 냉각하기 위해서는 장착 복잡성을 최소화하기 위해 바람직하게 단 하나의 히트 싱크만이 제공되어 있다.
바람직한 실시예들에서 모놀리식 다이오드 레이저 어레인지먼트의 개별 이미터들과 캐리어 기판은 그 사이에 배치된 결합 평면을 통해 간접적으로 연결되어 있다. 상기 유형의 실시예들은 특히 자체 제조와 관련하여 바람직한데, 그 이유는 결합 공정 이전에 자체 층 두께와 관련하여 선택적으로 제조될 다이오드 레이저 어레인지먼트의 특수한 요구 조건들에 적합하게 조정될 수 있는 2개의 다층 층 구조물이 상기 결합 평면에 의해 서로 연결될 수 있기 때문이다. 상기 결합 평면은 예를 들어 금, 알루미늄, 게르마늄, 주석과 같은 재료들, 감광성 에폭시수지, 벤조사이클로부텐(BCB), 폴리이미드 및/또는 스핀-온 유리(SOG)로 구성된다.
본 발명의 가능한 실시예들에 따르면, 특히 전기 전도성 재료들이 결합 공정을 위해 사용될 수 있기 때문에, 바람직하게 개별 이미터들과 결합 층 사이에 절연 층이 배치되어 있고, 그에 따라 상기 절연 층은 상기 개별 이미터들의 후면 전기 절연부를 제공한다. 상기 개별 이미터들의 상호 접속은 정면에 배치된 콘택 윈도우들을 통해 이루어진다.
특히 바람직하게, 개별 이미터들이 서로 전기적으로 직렬로 접속되도록 상기 개별 이미터들의 콘택 윈도우들은 금속 코팅부들에 의해 연결되어 있다. 이와 같은 금속 코팅부의 제공 공정은 웨이퍼 평면상에서 단 하나의 제조 단계로 이루어지는데, 다시 말해 캐리어 기판상에서 개별 이미터들의 배치를 규정하는 공간적으로 연속하는 구조물의 개별화 공정 이전에 이루어진다. 이와 관련하여, 후면, 다시 말해 캐리어 기판의 측면 상에서 추가적인 와이어 본딩 공정들은 필요하지 않다.
바람직하게 상기 개별 이미터들 중 하나 이상의 개별 이미터의 p-콘택 윈도우들 중 하나의 p-콘택 윈도우는 금속 코팅부들에 의해 상기 하나 이상의 개별 이미터에 이웃한 개별 이미터의 n-콘택 윈도우에 전기 전도성으로 연결되어 있다. 이와 같은 방식으로 상기 금속 코팅부들은 직렬로 상기 개별 이미터들의 상호 접속을 보장하고, 이때 전류 전도를 위해 제공된 전기 전도성 연결부들은 오로지 다이오드 레이저 어레인지먼트의 정면에만 배치되어 있다.
앞에서 기술된 모놀리식 다이오드 레이저 어레인지먼트를 제조하기 위한 방법에서 캐리어 기판상에서 개별 이미터들의 배치를 결정하는 공간적으로 연속하는 구조물의 형성은 웨이퍼 평면상에서 하나의 구조화 단계로 이루어진다. 그에 따라 상기 구조화 단계에서 상기 개별 이미터들에 할당된 개별 구조물들이 캐리어 기판을 포함하는 다층 베이스 캐리어로부터 형성된다. 이 경우, 구조화 단계에서 상기 개별 구조물들의 형성은 이와 같은 개별 구조물들이 이때 캐리어 기판 또는 캐리어 기판 층으로부터 해제되지 않도록 이루어진다. 상기 캐리어 기판에 마주 놓인 상기 개별 구조물들의 정면들은 콘택 윈도우들의 형성을 위해 제공되어 있다.
캐리어 층은 구조화된 웨이퍼 스택의 개별화 공정 이후에, 다시 말해 캐리어 기판상에서 개별 이미터들의 배치를 결정하는 공간적으로 연속하는 구조물의 개별화 공정 이후에 다이오드 레이저 어레인지먼트의 캐리어 기판을 형성한다. 그에 상응하게 각각의 개별 이미터에 할당된 상기 개별 구조물들은 개별화 공정 이후에 레이저 광을 발생하기 위한 상기 개별 이미터들을 형성한다.
앞에서 언급된 바람직한 실시예들 중 하나의 실시예에서 개별 이미터는 에피택셜 기판상에 제공되어 있는 재조합 구역을 포함하는 에피택셜 구조물을 포함한다. 그에 상응하게 구조화 공정을 위해 제공된 다층 베이스 캐리어는 캐리어 플레이트 상에 제공되어 있는 하나 이상의 에피택셜 구조물 층, 에피택셜 기판 층 및 캐리어 기판 층을 포함하는데, 상기 캐리어 플레이트는 상기 베이스 캐리어에 제조 공정 동안에 필요한 기계적 안정성을 제공한다.
구조화 단계에서 상기 베이스 캐리어의 에피택셜 구조물 층 및 에피택셜 기판 층은 개별 구조물들의 형성을 위해 섹션 방식으로 제거된다. 이는 일반적으로, 개별 구조물들이 캐리어 기판 층으로부터 해제되지 않도록 캐리어 기판 층상에 배치된 다수의 개별 구조물이 형성되는, 분리 에칭 공정으로도 언급되는 에칭 공정에 의해 이루어진다. 상기 개별 구조물들은 각각 에피택셜 기판들 상에 배치된 에피택셜 구조물들을 포함한다.
바람직하게 구조화 단계에서 추가적으로, 전류 주입을 위한 콘택 스트립들이 에피택셜 구조물 층 내에 형성되는 소위 스트립 에칭 공정이 실시된다. 콘택 스트립은 예를 들어 융기된 영역으로서 에피택셜 구조물의 중앙에 형성될 수 있다.
계속해서 바람직한 방식으로, 에피택셜 기판 층이 에피택셜 구조물 층에 의해 완전히 덮이지 않도록 구조화 단계에서 상기 에피택셜 구조물 층은 섹션 방식으로 상기 에피택셜 기판 층의 높이까지 제거되거나, 또는 에칭 공정에 의해 제거된다. 이와 같은 구조화 단계는 예를 들어 절연 에칭 공정에서 이루어질 수 있는데, 상기 절연 에칭 공정에서는 특정 영역들에 배치된 콘택 윈도우들을 통해 에피택셜 기판의 후속하는 정면 전기 접촉을 구현하기 위해, 상기 에피택셜 구조물 층이 선택적으로 특정 영역들에서 그 아래에 놓인 상기 에피택셜 기판 층으로부터 제거된다.
바람직하게 상기 구조화 단계, 특히 상기 분리 에칭 공정, 스트립 에칭 공정 및/또는 절연 에칭 공정은 리소그래피 공정(lithography)을 포함한다. 상기 유형의 구조화 방법들은 반도체 제조 분야에서 충분히 공지되어 있고, 때문에 추가 설명을 요구하지 않는다. 상기 에칭 공정들은 바람직하게 건식 화학 방식으로, 특히 플라즈마 에칭법(ICPRIE-방법 또는 RIE-방법)에 의해 실시되지만, 상기 에칭 공정들은 습식 화학 방식으로도 이루어질 수 있다.
하나의 가능한 실시예에 따르면, 구조화 단계에서 형성된 공간적으로 연속하는 구조물은 상기 구조화 단계에 후속하는, 바람직하게는 바로 후속하는 패시베이션 단계에서 전체 표면에 걸쳐서 전기 절연성 패시베이션 층에 의해 패시베이션 처리되거나, 또는 코팅된다. 상기 패시베이션 층은 예를 들어 SiN 또는 SiO2로 구성된다.
후속하여 상기 패시베이션 층은 바람직하게 추가의 건식 또는 습식 화학 에칭 공정에 의해 섹션 방식으로 제거된다. 이는, 상기 개별 이미터들의 정면 상호 접속을 구현하도록 콘택 윈도우들을 노출시키기 위해 이루어진다. 그에 상응하게 p-콘택 윈도우들을 형성하기 위한 이전에 패시베이션 처리된 에피택셜 구조물 또는 n-콘택 윈도우들을 형성하기 위한 이전에 패시베이션 처리된 에피택셜 기판은 재차 섹션 방식으로 노출된다.
특히 바람직하게 후속하는, 특히 바로 후속하는 금속화 단계에서 상기 콘택 윈도우들에는 개별 이미터들에 할당된 개별 구조물들이 직렬로 접속되도록 금속 코팅부들이 제공된다. 그에 따라, 말하자면 단 하나의 제조 단계에서 추후 개별화 공정에 의해 형성된 다수의 다이오드 레이저 어레인지먼트를 위해 상기 개별 구조물들의 상호 접속은 웨이퍼 평면상에 상응한 전도성의 금속 코팅부들을 제공함으로써 이루어진다. 그에 따라 후속하는 상기 개별 이미터들의 별도의 복잡한 접촉은 생략될 수 있다.
특히 바람직하게 상기 금속화 단계는 2개의 단계로 이루어진다. 제1 금속화 단계에서는 제1 금속 코팅부들이 개별화 공정 이후에 다이오드 레이저 어레인지먼트를 형성하는 공간적으로 연속하는 구조물 상에 제공된다. 제1 금속 코팅부는 단지 에피택셜 기판상의 n-콘택 윈도우들만을 접촉하고, 바람직하게 예를 들어 AuGeNi 또는 TiPtAu-금속 시퀀스와 같은 다수의 금속 층으로 구성된다. 상기 제1 금속 코팅부의 제공 공정 이후에 이와 같은 제1 금속 코팅부는 적합한 합금 공정을 경험한다. 그에 후속하는 제2 금속화 단계에서는 하나 이상의 제2 금속 코팅부가 제공되고, 상기 하나 이상의 제2 금속 코팅부는 n-콘택 윈도우들을 접촉하는 상기 제1 금속 코팅부들 중 하나 이상의 제1 금속 코팅부를 이웃한 개별 구조물의 에피택셜 구조물 상에 배치되어 있는 p-콘택 윈도우에 연결한다. 다른 말로 하면, 상기 제2 금속 코팅부에 의해 제공되는 전기 전도성 연결부에 의해 2개 이상의 개별 이미터에 할당된 개별 구조물들의 직렬연결이 야기된다. 상기 제2 금속 코팅부도 바람직하게 다수의 금속 층을 포함하는데, 특히 예를 들어 물리적 증착 공정에 의해, 특히 바람직하게 전자빔 증착 공정에 의해, 또는 스퍼터링 방법에 의해 증착되는 티타늄, 백금 및 금의 조합물을 포함한다. 상기 유형의 방법들은 제1 금속 코팅부의 증착을 위해서도 사용될 수 있다. 다른 실시예들에서는 제1 및/또는 제2 금속 코팅부가 갈바니 전기적으로 증착되는데, 특히 상기 제1 및/또는 제2 금속 코팅부는 하나 이상의 갈바니 전기적으로 증착된 금속 층을 포함할 수 있다. 또한, 다이오드 레이저 어레인지먼트가 추후에 경납(hard solder)(예컨대 AuSn-땜납)에 의해 히트 싱크 상에 배치되는 실시예들에서는 상응하는 백금 배리어가 상기 경납에 대한 확산 방지부로서 고려된다.
바람직한 실시예들에서 구조화 단계에서 추후의 다이오드 레이저 어레인지먼트를 결정하는 공간적으로 연속하는 구조물을 얻는 베이스 캐리어는 본딩 단계에서 결합 공정에 의해 서로 연결되는 2개 이상의 층 구조물로부터 형성되어 있다. 이는 상기 2개의 층 구조물을 구성하는 층들의 층 두께가 선택적으로 구조화 단계 이전에 적합하게 조정될 수 있다는 장점이 있다.
특히 바람직하게 제1 층 구조물은 에피택셜 구조물 층, 에피택셜 기판 층, 절연 층 및 제1 결합 층의 순서를 갖는다. 상기 절연 층은 일반적으로 전기 전도성의 상기 결합 층으로부터 절연 층 위에 배치된 에피택셜 기판 층의 전기적 절연을 위해 이용된다. 상기 제1 층 구조물은 상기 에피택셜 구조물 층의 측면에서 추가의 캐리어 플레이트 상에 제공되어 있는데, 상기 추가의 캐리어 플레이트는 선행하는 방법 단계들에서 상기 제1 층 구조물에 기계적 안정성을 제공하고, 상기 제1 결합 층이 본딩 단계에서 제2 층 구조물의 제2 결합 층에 연결된 다음에, 따라서 베이스 캐리어를 형성하는 상기 2개의 층 구조물이 연결된 다음에 제거된다.
상기 절연 층은 바람직하게 SiN 또는 SiO2로 구성된다. 상기 절연 층은 바람직하게 선행하는 방법 단계에서 얇아진 상기 에피택셜 기판 층상에 제공된다.
적어도 결합 공정에 선행하는 방법 단계에서 추가의 캐리어 플레이트 상에서 제1 층 구조물의 배치는 필요한 안정성을 제공함으로써, 결과적으로 상기 에피택셜 기판 층은 바람직하게 잔여 두께가 50㎛ 내지 100㎛에 놓이는 최소한의 기판 두께로 얇아질 수 있다. 이와 같은 방법 단계는 한편으로 분리 단계 동안의 추후의 분리 에칭 공정을 위한 최소한의 에칭 깊이를 보장하고, 다른 한편으로는 다이오드 레이저 어레인지먼트들 또는 다이오드 레이저 어레이들 내에서 형성된 웨이퍼 스택의 개별화 공정을 위한 우수한 갭 표면이 제공된다.
상기 제2 층 구조물은 제2 결합 층 및 캐리어 기판 층을 포함한다. 상기 제2 층 구조물은 바람직하게 상기 캐리어 기판 층의 측면에서 캐리어 플레이트 상에 제공되고, 상기 제2 결합 층의 제공 공정 이전에 상응하게 얇아진다. 특히 상기 캐리어 기판 층의 층 두께는 마찬가지로 50㎛ 내지 100㎛의 잔여 두께로 감소할 수 있다. 상기 캐리어 기판 층의 재료들로는 특히 도핑 된 및 도핑 되지 않은 Ⅲ-Ⅴ 반도체 재료들이 적합하다. 다른 실시예들에서는 실리콘 기판이 캐리어 기판 층으로서 사용된다.
제1 및/또는 제2 결합 층으로는 특히 Au, Al, Ge, Sn, SU8, BCB, 폴리이미드 및/또는 SOG로 이루어진 얇은 층들이 상기 절연 층 또는 상기 캐리어 기판 층상에 증착된다. 상기 제1 및 제2 결합 층을 형성하는 2개의 금속 평면은 본딩 단계에서 서로 연결된다. 이를 위해 사용된 결합 방법들은 바람직하게 공융 결합법(eutectic bonding), 접착 결합법 또는 열 압축 결합법을 포함한다.
모놀리식 다이오드 레이저 어레인지먼트는 실질적으로 구조화 단계에서 형성된 공간적으로 연속하는 구조물의 개별화 공정에 의해 형성되고, 이때 상기 공간적으로 연속하는 구조물은 경우에 따라 금속화 단계에서 코팅된다.
본 발명에 따른 레이저 디바이스는 앞에서 기술된 다이오드 레이저 어레인지먼트들 중 하나 이상의 다이오드 레이저 어레인지먼트를 포함하고, 그 결과 우선 이와 관련한 실시예들이 참조된다. 상기 유형의 레이저 디바이스들은 특히 직접적인 재료 가공을 위해, 또는 의학 분야, 예컨대 의학적 치료 또는 진단 분야에서 사용될 수 있다. 특히 바람직한 실시예들에 상응하게 레이저 디바이스는 공동 캐리어 기판상에 배치되어 있는 직렬로 접속된 다수의 개별 이미터를 구비한 하나 이상의 다이오드 레이저 어레인지먼트를 포함한다. 상기 하나 이상의 다이오드 레이저 어레인지먼트는 콜리메이션 방향당 하나의 광학 수단을 포함한다.
다른 실시예들에서 레이저 디바이스는 다수의 다이오드 레이저 어레인지먼트를 포함하고, 상기 다이오드 레이저 어레인지먼트들은 높은 출력을 제공하기 위해 서로 전기적으로 병렬로, 그리고/또는 직렬로 접속되어 있다.
특히 바람직하게 레이저 디바이스는 광학 매체를 포함하고, 상기 광학 매체 내에서 다이오드 레이저 어레인지먼트에 의해 발생한 레이저 광이 광학 매체의 광 펌핑을 위해 결합할 수 있다. 그에 따라 상기 다이오드 레이저 어레인지먼트는 예를 들어 고체 레이저, 광섬유 레이저 또는 디스크 레이저로서 구현될 수 있는 상기 레이저 디바이스의 펌프 모듈의 부분이다.
다음에서 본 발명의 가능한 실시예들이 도면들과 관련하여 더 상세하게 설명된다.
도 1은 베이스 캐리어로의 연결 공정 이전에 제1 및 제2 층 구조물의 개략적인 단면도이고;
도 2는 구조화 단계에서 다이오드 레이저 어레인지먼트를 규정하는 공간적으로 연속하는 구조물로 구조화된 베이스 캐리어의 개략적인 단면도이며;
도 3은 패시베이션 단계에서 패시베이션 처리된 공간적으로 연속하는 구조물의 개략적인 단면도이고;
도 4는 금속화 단계에서 제1 금속 코팅부가 제공된 패시베이션 처리된 구조물의 개략적인 단면도이며;
도 5는 제1 금속 코팅부가 제공된 패시베이션 처리된 구조물 또는 다이오드 레이저 어레인지먼트의 개략적인 단면도이다.
모든 도면들에서 서로 상응하는 부분들에는 동일한 도면 부호들이 제공되어 있다.
도 1은 각각 캐리어 플레이트들(3, 4) 상에 배치된 반도체 재료들 또는 금속들의 다수의 층을 포함하는 제1 층 구조물(1) 및 제2 층 구조물(2)의 개략적인 단면도를 도시한다.
상기 제1 층 구조물(1)은 Ⅲ-Ⅴ 반도체 재료로 구성된 에피택셜 기판 층(5)을 포함한다. 도시된 실시예에서 상기 에피택셜 기판 층(5)은 n-도핑 된 갈륨비소, 즉 n-GaAs로 구성된다. GaAs 기판을 기본으로 하는 고출력-다이오드 레이저 어레인지먼트(100)를 제조하기 위해, 제1 제조 단계에서 상기 에피택셜 기판 층(5)상에 후속하여 n-도핑 된 외부 층(예컨대 AlGaAs, InGaAsP, AlGaAsSb), n-측 도파관 층(예컨대 AlGaAs, InGaAsP, AlGaAsSb), 레이저 광을 발생하는 재조합 공정이 일어나는 양자 웰 구조물(예컨대 InGaAs, InGaAsP, GaInSb, GaInAsSb), p-측 도파관 구조물(예컨대 AlGaAs, InGaAsP, AlGaAsSb), p-도핑 된 외부 층(예컨대 AlGaAs, InGaAsP, AlGaAsSb) 및 p-도핑 된 콘택 층(예컨대 GaAs, GaSb, InP, InGaAs)이 증착된다. 상기 에피택셜 기판 층(5)상에 증착된 이와 같은 층들 전체는 다음에서 에피택셜 구조물 층(6)으로 표기된다.
제2 제조 단계에서 상기 에피택셜 기판 층(5)은 상기 에피택셜 구조물 층(6)의 측면에서 일시적으로 제1 캐리어 플레이트(3) 상에 결합함으로써, 결과적으로 상기 에피택셜 구조물 층(6)은 상기 제1 캐리어 플레이트(3)와 상기 에피택셜 기판 층(5) 사이에 놓인다. 상기 에피택셜 기판 층(5)은 후속하여, 반도체 제조 분야에서 충분히 공지되어 있고, 때문에 추가 설명을 요구하지 않는 종래의 공정들에 의해 최소한의 기판 두께로 얇아진다. 그럼으로써 무엇보다 후속하는 구조화 단계예서 필요한 에칭 깊이가 감소하고, 다이오드 레이저 어레인지먼트들(100)로 상기 제1 및 제2 층 구조물(1, 2)을 포함하는 웨이퍼 구조물의 추후 개별화 공정이 수월해진다. 이때 50㎛ 내지 100㎛에 놓이는 에피택셜 기판(5)의 잔여 두께를 얻을 수 있어야 한다.
제3 제조 단계에서 상기 제2 층 구조물(2)의 캐리어 기판 층(10)이 마찬가지로 제2 캐리어 플레이트(4) 상에 결합하고, 마찬가지로 대략 50 내지 100㎛의 잔여 두께로 얇아진다. 상기 캐리어 기판 층(10)은 도시된 실시예에서 도핑 된 Ⅲ-Ⅴ 반도체 기판인 캐리어 기판으로 구성된다,
다른 실시예들에서는 도핑 되지 않은 Ⅲ-Ⅴ 반도체 기판들 또는 실리콘 기판도 사용될 수 있다.
제4 제조 단계에서 상기 얇아진 에피택셜 기판(5)이 도시된 바람직한 실시예에서 SiN으로 구성된 전기 절연성 절연 층(7)에 의해 코팅된다. 이에 대해 대안적인 실시예에서 절연 층(7)은 SiO2로 구성된다.
상기 절연 층(7)상에는 금(Au)으로 구성된 얇은 제1 결합 층(8)이 증착된다. 그에 상응하게, 상기 캐리어 기판 층(10)상에는 마찬가지로 금으로 구성된 얇은 제2 결합 층(9)이 증착된다.
다른 실시예들에서 제1 및/또는 제2 결합 층(8, 9)은 Al, Ge, Sn, SU8, BCB, 폴리이미드 또는 SOG로 구성된다.
도 2는 결합 공정 이전에 각각 캐리어 플레이트들(3, 4) 상에 제공되어 있는 상기 얇아진 에피택셜 기판 층(5) 및 캐리어 기판 층(10)을 도시한다. 상기 에피택셜 기판 층(5)상에는 상기 제1 결합 층(8)을 지지하는 절연 층(7)이 증착되었다. 상기 제2 층 구조물(2)의 캐리어 기판 층(10)은 상기 제2 결합 층(9)을 지지한다.
제5 제조 단계에서 상기 제1 층 구조물(1)은 상기 제1 결합 층(8)을 포함하는 측면에 의해 상기 얇아지고 코팅된 캐리어 기판 층(10)상에 결합한다. 상기 2개의 결합 층(8, 9)은 결합 공정 이후에 도 2 내지 도 5에 도시되어 있는 공동의 결합 평면(11)을 나타낸다. 상기 제1 및 제2 결합 층(8, 9)은 도시된 실시예에서 공융 결합법에 의해 서로 연결되는데, 다른 실시예들에서는 접착 결합법 또는 열 압축 결합법도 사용될 수 있다. 그 결과, 이와 같은 방식으로 상기 제1 및 상기 제2 층 구조물(1, 2)을 포함하는 영구적으로 결합된 웨이퍼 스택(wafer stack) 또는 베이스 캐리어가 형성된다. 상기 베이스 캐리어의 에피택셜 구조물 기판(6)의 측면 상에 위치하는 상기 제1 캐리어 플레이트(3)는 이와 같은 베이스 캐리어로부터 해제되고, p-도핑 된 콘택 층에 의해 형성되어 있는 상기 에피택셜 구조물 층(6)의 최상 층은 세척된다.
상기 결합된 베이스 캐리어는 이제 다이오드 레이저 어레인지먼트들(100)을 제조하기 위해 일반적인 리소그래피 방법에 의해 구조화 단계에서 구조화됨으로써, 결과적으로 이와 같은 베이스 캐리어는 도 2에 도시된 공간적으로 연속하는 구조물(15)을 얻는다. 이를 위해, 제6 방법 단계에서 우선 전류 주입을 위한 콘택 스트립들(12)이 상기 에피택셜 구조물 층(6)의 p-콘택 층들의 에칭 공정에 의해 형성된다. 스트립 에칭 공정에서 결정된 상기 콘택 스트립들(12)의 폭에 의해 전기장의 연장부 및 전류 주입 표면이 규정된다.
그런 다음, 절연 에칭 공정에 의해 절연 트렌치들(13)이 상기 에피택셜 구조물 층(6) 내에 형성된다. 이를 위해, 상기 에피택셜 구조물 층(6)은 에칭 공정에 의해 섹션 방식으로 상기 에피택셜 기판 층(5)으로부터 제거된다. 다이오드 레이저 어레인지먼트(100)의 개별 이미터들(101)에 할당된 각각의 개별 구조물(14)의 분리 공정은 상기 결합 평면(11)의 상부에 배치된 절연 층(7)까지 이루어지는 상기 베이스 캐리어의 에칭 공정에서 비롯되는 분리 에칭 공정에 의해 이루어진다. 모든 에칭 공정들은 건식 화학 방식으로, 예를 들어 ICPRIE-방법 또는 RIE-방법에 의해 실시되는데, 다른 실시예들에서는 구조화 단계의 에칭 공정들이 습식 화학 방식으로도 이루어질 수 있다.
상기 다이오드 레이저 어레인지먼트(100)는 앞에서 기술된 구조화 단계에서 실질적으로 자체 공간적으로 연속하는 구조물(15)을 얻는데, 상기 공간적으로 연속하는 구조물은 상기 캐리어 기판 층(10)상에 배치되어 있는 다수의 개별 구조물(14)을 포함한다. 상기 웨이퍼 스택의 스크래칭 및 스플리팅에 의한 이와 같은 공간적으로 연속하는 구조물(15)의 개별화 공정 이후에 상기 개별 구조물들(14)은 상응하게 도 5에 도시되어 있는 다이오드 레이저 어레인지먼트(100)의 개별 이미터들(101)을 형성한다. 상기 개별 구조물들(14)은 각각 섹션 방식으로 에피택셜 구조물들(18)에 의해 덮여 있는 에피택셜 기판들(17)을 포함한다. 상기 에피택셜 기판들(17) 및 상기 에피택셜 구조물들(18)은 앞에서 기술된 바와 같이, 구조화 단계에서 상기 에피택셜 기판 층(5) 및 상기 에피택셜 구조물 층(6)으로부터 베이스 캐리어의 에칭 공정에 의해 생성된다. 그에 따라 층 순서와 관련하여, 상기 에피택셜 구조물(18)은 상기 에피택셜 구조물 층(6)과 동일하다.
도 3은 상기 공간적으로 연속하는 구조물(15)의 구조화된 표면이 우선 전체 표면에 걸쳐서 예컨대 SiN 또는 SiO2로 구성된 전기 절연성 패시베이션 층(16)에 의해 패시베이션 처리되는, 상기 구조화 단계에 후속하는 제7 방법 단계를 나타낸다.
후속하여 상기 패시베이션 층(16)은 건식 또는 습식 화학 방식의 에칭 단계에 의해 섹션 방식으로 상기 에피택셜 기판들(17) 및 상기 에피택셜 구조물들(18) 상에서 구조화된다. p-콘택 윈도우들(19)을 형성하기 위해, 상기 에피택셜 구조물들(18)의 콘택 스트립들(12)이 노출된다. 그에 상응하게 n-콘택 윈도우들(20)을 형성하기 위해, 상기 패시베이션 층(16)은 절연 트렌치들(13)의 영역 내에서 섹션 방식으로 제거된다.
제8 단계에서 상기 공간적으로 연속하는 구조물(15)의 금속화가 이루어진다. 상기 금속화 단계는 도시된 예시에서 2 단계로 구성된다. 우선 도 4에 나타나 있는 바와 같이, 예컨대 AuGeNi 또는 TiPtAu-금속 시퀀스의 제공 공정에 의해, 그리고 후속하는 적합한 합금 공정에 의해 상기 n-콘택 윈도우들(20)에서 단지 N-금속화 공정만이 이루어진다. 이 경우, 상기 n-콘택 윈도우들(20)의 영역 내에 제2 금속 코팅부(22)와의 추후 접촉을 위해 이용되는 제1 금속 코팅부(21)가 제공된다.
티타늄, 백금 및 금의 조합물로 구성된, 후속하는 제2 금속 코팅부(22)의 제공 공정 이후에는 도 5의 내용에 상응하는 층 구조물이 형성된다. 상기 제2 금속 코팅부(22)는 물리적 증착 공정에 의해 제공되는데, 다른 실시예들에서는 이를 위해 스퍼터링 방법도 사용될 수 있다. 상기 제2 금속 코팅부(22)는 각각 하나의 n-콘택 윈도우(20)를 이웃한 개별 구조물(17) 또는 개별 이미터(101)의 p-콘택 윈도우(19)에 연결한다. 다른 말로 하면, 이와 같은 방식으로 제공된 상기 제2 금속 코팅부(22)는 직렬로 상기 개별 이미터들(101)의 상호 접속을 야기한다.
제10 방법 단계에서 상기 캐리어 플레이트(10)는 상기 캐리어 기판 층(10)으로부터 제거된다. 완성된 웨이퍼는 도 5에 도시되어 있는 공간적으로 연속하는 구조물(15)을 포함한다. 상기 웨이퍼는 상기 웨이퍼 스택의 스크래칭 및 스플리팅에 의해 도면 평면에 대해 평행하게 갭을 형성하고, 그럼으로써 개별 다이오드 레이저 어레인지먼트들(100)로 개별화된다. 이 경우, 도면 평면에 대해 수직으로 방향 설정된 갭 표면들은 레이저 방출용 출력 측면들을 형성하는데, 상기 출력 측면들은 후속하여 적합한 공정에 의해 반도체 산화물들 및 불순물들로부터 세척되고, 후속하여 캡슐화되며, 적합한 공정에 의해 반사 층들에 의해 코팅된다.
마지막 단계에서 직렬로 접속된 다이오드 레이저 어레인지먼트들(101)이 상기 에피택셜 구조물(18)에 의해 연납(예컨대 인듐 땜납) 또는 경납(예컨대 AuSn-땜납)을 이용하여 상응하게 구조화된 히트 싱크들 상에 납땜된다.
이와 같은 방식으로 형성된 다이오드 레이저 어레인지먼트(101)는 특히 고출력-레이저 디바이스들에 적합하다. 이를 위해, 특히 다수의 다이오드 레이저 어레인지먼트(101)가 직렬 또는 병렬로 접속될 수 있다. 다이오드 레이저 어레인지먼트(101)에 의해 제공된 레이저 광은 예를 들어 의학적 치료 또는 진단 분야에서 직접적으로 사용될 수 있거나, 또는 광학 매체의 광 펌핑을 위해 사용될 수 있다. 그에 상응하게, 다이오드 레이저 어레인지먼트(101)에 의해 제공된 광이 직접적으로 사용되는 레이저 디바이스들과 같이, 다이오드 레이저 어레인지먼트(101)가 광학 활성 매체의 광 펌핑을 위한 펌프 모듈의 부분인 레이저 디바이스들도 마찬가지로 본 발명의 대상이다.
본 발명은 앞에서 바람직한 실시예들과 관련하여 기술되었다. 그러나 본 발명은 도시된 실시예들의 구체적인 형성예에만 제한되어 있지 않고, 오히려 담당 당업자는 본 발명의 주요한 기본 사상에서 벗어나지 않으면서 상세 설명에 의해 변형예들을 도출할 수 있다.
1 제1 층 구조물
2 제2 층 구조물
3 제1 캐리어 플레이트
4 제2 캐리어 플레이트
5 에피택셜 기판 층
6 에피택셜 구조물 층
7 절연 층
8 제1 결합 층
9 제2 결합 층
10 캐리어 기판 층
11 결합 평면
12 콘택 스트립
13 절연 트렌치
14 개별 구조물
15 구조물
16 패시베이션 층
17 에피택셜 기판
18 에피택셜 구조물
19 p-콘택 윈도우
20 n-콘택 윈도우
21 제1 금속 코팅부
22 제2 금속 코팅부
100 다이오드 레이저 어레인지먼트
101 개별 이미터

Claims (21)

  1. 모놀리식 다이오드 레이저 어레인지먼트(monolithic diode laser arrangement)(100)로서,
    공동 캐리어 기판상에 나란히 배치된 다수의 개별 이미터(101)를 포함하고, 상기 개별 이미터들은 각각 전기 접촉을 위한 콘택 윈도우(contact window)(19, 20)를 포함하며, 상기 콘택 윈도우들은 각각의 개별 이미터(101)에서 상기 캐리어 기판에 마주 놓인 정면에 배치되어 있고,
    각각의 개별 이미터(101)는 다층 에피택셜 구조물(18)을 포함하고, 에피택셜 기판(17)이 에피택셜 구조물(18)에 의해 완전히 덮이지 않도록, 그리고 에피택셜 구조물(18)이 하나 이상의 p-도핑 된 외부 층 및 하나 이상의 n-도핑 된 외부 층을 포함하도록, 상기 다층 에피택셜 구조물은 에피택셜 기판(17)상에 제공되어 있으며, 이때 p-콘택 윈도우(19)는 상기 p-도핑 된 외부 층의 전기 접촉을 위해 상기 에피택셜 구조물(18)의 정면에 배치되어 있고, n-콘택 윈도우(20)는 상기 n-도핑 된 외부 층의 전기 접촉을 위해 상기 에피택셜 기판(17)의 정면에서 에피택셜 기판(17)이 에피택셜 구조물(18)에 의해 덮이지 않은 영역 내에 배치되어 있는,
    모놀리식 다이오드 레이저 어레인지먼트.
  2. 제1항에 있어서,
    상기 개별 이미터들(101)과 상기 캐리어 기판은 그 사이에 배치된 결합 평면(11)을 통해 간접적으로 연결되어 있는,
    모놀리식 다이오드 레이저 어레인지먼트.
  3. 제2항에 있어서,
    상기 개별 이미터들(101)은 상기 결합 평면(11)으로부터 그 사이에 배치된 절연 층(7)에 의해 전기적으로 절연되어 있는,
    모놀리식 다이오드 레이저 어레인지먼트.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 개별 이미터들(101)이 서로 전기적으로 직렬로 접속되도록, 상기 개별 이미터들(101)의 콘택 윈도우들(19, 20)은 금속 코팅부들(21, 22)에 의해 연결되어 있는,
    모놀리식 다이오드 레이저 어레인지먼트.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 개별 이미터들 중 하나 이상의 개별 이미터(101)의 p-콘택 윈도우들 중 하나의 p-콘택 윈도우(19)는 상기 금속 코팅부들(21, 22)에 의해 상기 하나 이상의 개별 이미터(101)에 이웃한 개별 이미터(10)의 n-콘택 윈도우(20)에 전기 전도성으로 연결되어 있는,
    모놀리식 다이오드 레이저 어레인지먼트.
  6. 제1항에 따른 모놀리식 다이오드 레이저 어레인지먼트(100)를 제조하기 위한 방법으로서,
    캐리어 기판상에서 개별 이미터들(101)의 배치를 결정하는 공간적으로 연속하는 구조물(15)의 형성은 구조화 단계에서 이루어지는데, 상기 구조화 단계에서는 개별 구조물들(14)이 캐리어 기판으로부터 해제되지 않도록, 상기 개별 이미터들(101)에 할당된 개별 구조물들(14)이 캐리어 기판을 포함하는 다층 베이스 캐리어로부터 형성되고, 그리고 상기 캐리어 기판에 마주 놓인 상기 개별 구조물들(14)의 정면들은 콘택 윈도우들(19, 20)의 형성을 위해 제공되어 있는,
    모놀리식 다이오드 레이저 어레인지먼트의 제조 방법.
  7. 제6항에 있어서,
    상기 다층 베이스 캐리어는 캐리어 플레이트(4) 상에 제공되어 있는 하나 이상의 에피택셜 구조물 층(6), 에피택셜 기판 층(5) 및 캐리어 기판 층(10)을 포함하는,
    모놀리식 다이오드 레이저 어레인지먼트의 제조 방법.
  8. 제7항에 있어서,
    상기 베이스 캐리어의 에피택셜 구조물 층(6) 및 에피택셜 기판 층(5)은 구조화 단계에서 상기 개별 구조물들(14)의 형성을 위해 섹션 방식으로 제거되는,
    모놀리식 다이오드 레이저 어레인지먼트의 제조 방법.
  9. 제7항 또는 제8항에 있어서,
    구조화 단계에서 전류 주입을 위한 콘택 스트립들(12)이 상기 에피택셜 구조물 층(6) 내에 형성되는,
    모놀리식 다이오드 레이저 어레인지먼트의 제조 방법.
  10. 제7항 내지 제9항 중 어느 한 항에 있어서,
    구조화 단계에서 상기 에피택셜 구조물 층(6)은 섹션 방식으로, 에피택셜 기판 층(5)이 에피택셜 구조물 층(6)에 의해 완전히 덮이지 않도록 상기 에피택셜 기판 층(5)의 높이까지 제거되는,
    모놀리식 다이오드 레이저 어레인지먼트의 제조 방법.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서,
    상기 구조화 단계는 리소그래피 공정(lithography)을 포함하는,
    모놀리식 다이오드 레이저 어레인지먼트의 제조 방법.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서,
    패시베이션 단계에서는 구조화 단계에서 형성된 상기 공간적으로 연속하는 구조물(15)이 전체 표면에 걸쳐서 패시베이션 층(16)에 의해 패시베이션 처리되는,
    모놀리식 다이오드 레이저 어레인지먼트의 제조 방법.
  13. 제12항에 있어서,
    상기 패시베이션 층(16)은 콘택 윈도우들(19, 20)을 노출시키기 위한 건식 또는 습식 화학 방식의 에칭 공정에 의해 섹션 방식으로 제거되는,
    모놀리식 다이오드 레이저 어레인지먼트의 제조 방법.
  14. 제1항 내지 제13항 중 어느 한 항에 있어서,
    금속화 단계에서 상기 콘택 윈도우들(19, 20)에는 상기 개별 이미터들(101)에 할당된 상기 개별 구조물들(14)이 직렬로 접속되도록 금속 코팅부들(21, 22)이 제공되는,
    모놀리식 다이오드 레이저 어레인지먼트의 제조 방법.
  15. 제14항에 있어서,
    상기 금속화 단계는 2 단계로 이루어지는데, 제1 금속화 단계에서는 에피택셜 기판(17)상에 배치된 n-콘택 윈도우들(20)을 접촉시키는 제1 금속 코팅부들(21)이 공간적으로 연속하는 구조물(15) 상에 제공되고, 제2 금속화 단계에서는 n-콘택 윈도우들(20)을 접촉시키는 상기 제1 금속 코팅부들(21) 중 하나 이상의 제1 금속 코팅부를 이웃한 개별 구조물(14)의 에피택셜 구조물(18) 상에 배치되어 있는 p-콘택 윈도우(19)에 연결하는 하나 이상의 제2 금속 코팅부(22)가 제공되는,
    모놀리식 다이오드 레이저 어레인지먼트의 제조 방법.
  16. 제6항에 있어서,
    상기 베이스 캐리어는 본딩 단계에서 결합 공정에 의해 서로 연결되는 2개 이상의 층 구조물(1, 2)로부터 형성되어 있는.
    모놀리식 다이오드 레이저 어레인지먼트의 제조 방법.
  17. 제16항에 있어서,
    제1 층 구조물(1)은 에피택셜 구조물 층(6), 에피택셜 기판 층(5), 절연 층(7) 및 제1 결합 층(8)의 순서를 포함하고, 이때 상기 제1 층 구조물(1)은 상기 에피택셜 구조물 층(6)의 측면에서 추가 캐리어 플레이트(3) 상에 제공되어 있고, 상기 추가 캐리어 플레이트는 본딩 단계에서 상기 제1 결합 층(8)이 제2 층 구조물(2)의 제2 결합 층(9)에 연결된 다음에 제거되는,
    모놀리식 다이오드 레이저 어레인지먼트의 제조 방법.
  18. 제17항에 있어서,
    상기 제2 층 구조물(2)은 제2 결합 층(9) 및 캐리어 기판 층(10)을 포함하고, 이때 상기 제2 층 구조물(2)은 상기 캐리어 기판 층(10)의 측면에서 캐리어 플레이트(4) 상에 제공되어 있는,
    모놀리식 다이오드 레이저 어레인지먼트의 제조 방법.
  19. 제1항 내지 제18항 중 어느 한 항에 있어서,
    상기 모놀리식 다이오드 레이저 어레인지먼트(100)는 상기 공간적으로 연속하는 구조물(15)의 개별화 공정에 의해 형성되는,
    모놀리식 다이오드 레이저 어레인지먼트의 제조 방법.
  20. 제1항 내지 제7항 중 어느 한 항에 따른 다이오드 레이저 어레인지먼트(100)를 구비한 레이저 디바이스.
  21. 제20항에 있어서,
    상기 다이오드 레이저 어레인지먼트(100)는 광학 매체의 광 펌핑(optical pumping)을 위해 배치되어 있는,
    레이저 디바이스.
KR1020177031038A 2015-04-09 2016-04-05 모놀리식 다이오드 레이저 어레인지먼트 KR102044732B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102015105438.8A DE102015105438A1 (de) 2015-04-09 2015-04-09 Monolithische Diodenlaseranordnung
DE102015105438.8 2015-04-09
PCT/EP2016/057452 WO2016162340A1 (de) 2015-04-09 2016-04-05 Monolithische diodenlaseranordnung

Publications (2)

Publication Number Publication Date
KR20170134528A true KR20170134528A (ko) 2017-12-06
KR102044732B1 KR102044732B1 (ko) 2019-11-14

Family

ID=55802342

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177031038A KR102044732B1 (ko) 2015-04-09 2016-04-05 모놀리식 다이오드 레이저 어레인지먼트

Country Status (7)

Country Link
US (1) US20180034243A1 (ko)
EP (1) EP3281261B1 (ko)
JP (1) JP6596508B2 (ko)
KR (1) KR102044732B1 (ko)
CN (1) CN107567671B (ko)
DE (1) DE102015105438A1 (ko)
WO (1) WO2016162340A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019222108A1 (en) * 2018-05-14 2019-11-21 Trumpf Photonics, Inc. Low current, high power laser diode bar
US10727649B2 (en) * 2018-09-21 2020-07-28 Argo AI, LLC Monolithic series-connected edge-emitting-laser array and method of fabrication
CN111431031B (zh) * 2020-04-15 2022-05-31 常州纵慧芯光半导体科技有限公司 一种激光器芯片及其制造方法
CN112821185B (zh) * 2020-12-31 2022-03-29 中国电子科技集团公司第十三研究所 半导体激光器及半导体激光器侧泵模块
CN113140966B (zh) * 2021-03-09 2023-05-09 深圳瑞波光电子有限公司 一种半导体激光器巴条及其制造方法、电子设备
GB2615782A (en) 2022-02-17 2023-08-23 Exalos Ag Monolithic edge-emitting semicon-ductor diode arrays

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5887012A (en) * 1995-12-14 1999-03-23 Nec Corporation Semiconductor laser array
US20020063310A1 (en) * 2000-06-30 2002-05-30 Takayuki Kondo Mountable microstructure and optical transmission apparatus
US20090190619A1 (en) * 2008-01-30 2009-07-30 Shenzhen Century Epitech Photonics Technology Co. Ltd. Semiconductor laser package

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3602838A (en) * 1968-07-18 1971-08-31 Ibm Externally excited luminescent devices
JPH0846279A (ja) * 1994-07-26 1996-02-16 Mitsubishi Electric Corp アレイ型半導体レーザ装置
JPH08139412A (ja) * 1994-11-07 1996-05-31 Mitsubishi Electric Corp 半導体レーザ装置
CN1079586C (zh) * 1999-01-28 2002-02-20 北京工业大学 高效逐级增强高亮度发光二极管及其设计方法
JP2000323797A (ja) * 1999-05-10 2000-11-24 Pioneer Electronic Corp 窒化物半導体レーザ及びその製造方法
US6746777B1 (en) * 2000-05-31 2004-06-08 Applied Optoelectronics, Inc. Alternative substrates for epitaxial growth
GB2371405B (en) * 2001-01-23 2003-10-15 Univ Glasgow Improvements in or relating to semiconductor lasers
US20020172244A1 (en) * 2001-05-17 2002-11-21 Peng-Chih Li Self-separating laser diode assembly and method
KR101030068B1 (ko) * 2002-07-08 2011-04-19 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 소자의 제조방법 및 질화물 반도체 소자
JP2004327678A (ja) * 2003-04-24 2004-11-18 Sony Corp 多波長半導体レーザ及びその製造方法
JP2007529105A (ja) * 2003-07-16 2007-10-18 松下電器産業株式会社 半導体発光装置とその製造方法、照明装置および表示装置
JP4552470B2 (ja) * 2004-03-18 2010-09-29 ソニー株式会社 半導体発光素子の製造方法、半導体素子の製造方法および素子の製造方法
US8787419B2 (en) * 2005-02-18 2014-07-22 Binoptics Corporation High reliability etched-facet photonic devices
CN101248519B (zh) * 2005-02-28 2011-08-24 硅源公司 衬底硬化方法及所得器件
JP2006332364A (ja) * 2005-05-26 2006-12-07 Denso Corp 半導体素子およびその製造方法
JP4908837B2 (ja) * 2005-12-13 2012-04-04 キヤノン株式会社 発光素子アレイ及び画像形成装置
CN101188345A (zh) * 2007-11-30 2008-05-28 张丹心 半导体激光器阵列及其制作方法
CN101741007B (zh) * 2008-11-04 2011-07-27 北京大学 金属键合硅基激光器的制备方法
KR101533817B1 (ko) * 2008-12-31 2015-07-09 서울바이오시스 주식회사 복수개의 비극성 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법
GB0823706D0 (en) * 2008-12-31 2009-02-04 Symbian Software Ltd Fast data entry
JP5771968B2 (ja) * 2010-04-09 2015-09-02 住友電気工業株式会社 半導体デバイスの製造方法、エピ成長用積層支持基板およびデバイス用積層支持基板
JP2012060061A (ja) * 2010-09-13 2012-03-22 Stanley Electric Co Ltd 半導体発光装置の製造方法及び半導体発光装置
US8581267B2 (en) * 2011-11-09 2013-11-12 Toshiba Techno Center Inc. Series connected segmented LED
DE102012209264A1 (de) * 2012-06-01 2013-12-05 Robert Bosch Gmbh Verfahren zur Herstellung von optoelektronischen Halbleiterkomponenten
US9209596B1 (en) * 2014-02-07 2015-12-08 Soraa Laser Diode, Inc. Manufacturing a laser diode device from a plurality of gallium and nitrogen containing substrates

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5887012A (en) * 1995-12-14 1999-03-23 Nec Corporation Semiconductor laser array
US20020063310A1 (en) * 2000-06-30 2002-05-30 Takayuki Kondo Mountable microstructure and optical transmission apparatus
US20090190619A1 (en) * 2008-01-30 2009-07-30 Shenzhen Century Epitech Photonics Technology Co. Ltd. Semiconductor laser package

Also Published As

Publication number Publication date
US20180034243A1 (en) 2018-02-01
CN107567671B (zh) 2020-07-28
WO2016162340A1 (de) 2016-10-13
JP2018511948A (ja) 2018-04-26
JP6596508B2 (ja) 2019-10-23
CN107567671A (zh) 2018-01-09
EP3281261B1 (de) 2021-11-03
KR102044732B1 (ko) 2019-11-14
EP3281261A1 (de) 2018-02-14
DE102015105438A1 (de) 2016-10-13

Similar Documents

Publication Publication Date Title
JP7165170B2 (ja) 製造方法、及び、光電子デバイス
KR102044732B1 (ko) 모놀리식 다이오드 레이저 어레인지먼트
JP7128259B2 (ja) 単一チップ直列接続ｖｃｓｅｌアレイ
US7719017B2 (en) Semiconductor light-emitting device and its manufacturing method
US7723742B2 (en) Semiconductor light emitting element and manufacturing method thereof
KR101781061B1 (ko) 광전자 소자 그리고 광전자 소자를 제조하기 위한 방법
US8654811B2 (en) Serially interconnected vertical-cavity surface emitting laser arrays
US11482835B2 (en) VCSEL device with multiple stacked active regions
US9865994B2 (en) Vertical cavity surface emitting laser array and method for manufacturing the same
US20100089435A1 (en) Solar module serially connected in the front
US9728934B2 (en) Back-side-emitting vertical cavity surface emitting laser (VCSEL) wafer bonded to a heat-dissipation wafer, devices and methods
JP6216785B2 (ja) キャビティ内コンタクトを有するｖｃｓｅｌ
CN107887373B (zh) 高电压固态换能器及具有电交叉连接的固态换能器阵列，以及相关系统及方法
CN113396486A (zh) 具有电介质dbr的磷化铟vcsel
Pu et al. Hybrid integration of VCSEL's to CMOS integrated circuits
CN114450862A (zh) 底发射多结vcsel阵列
US10461495B2 (en) Substrate technology for quantum dot lasers integrated on silicon
KR20170106438A (ko) 복수의 반도체 칩들의 제조 방법 및 반도체 칩
Pu et al. Comparison of techniques for bonding VCSELs directly to ICs
CN114365296A (zh) 用于制造发射辐射的半导体芯片的方法、发射辐射的半导体芯片和发射辐射的器件
CN115461944A (zh) 具有受控波长的集成垂直发射器结构
US20190273356A1 (en) Silicon photonics co-integrated with quantum dot lasers on silicon
JP3681992B2 (ja) 半導体集積回路の製造方法
CN113872046B (zh) 具有多个堆叠活性区的vcsel设备
KR102422873B1 (ko) Vcsel 칩, vcsel 어레이 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right