JPH11330380A - 半導体装置及びその機能識別方法 - Google Patents
半導体装置及びその機能識別方法Info
- Publication number
- JPH11330380A JPH11330380A JP10295593A JP29559398A JPH11330380A JP H11330380 A JPH11330380 A JP H11330380A JP 10295593 A JP10295593 A JP 10295593A JP 29559398 A JP29559398 A JP 29559398A JP H11330380 A JPH11330380 A JP H11330380A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- terminal
- current control
- circuit
- fusing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/006—Identification
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
- H01L2223/5444—Marks applied to semiconductor devices or parts containing identification or tracking information for electrical read out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Quality & Reliability (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
1つのヒュージング回路を備える半導体装置及びその機
能識別方法を提供する。 【解決手段】電流制御部140は多数個の電流制御回路141
乃至144を具備し、第1端子111と第2端子121との間に直
列に連結されている。そして、ヒュージング回路151乃
至153が電流制御回路と並列に連結される。第1端子111
と第2端子121に印加される電圧差による電流を感知して
半導体装置の機能が識別される。これにより、半導体装
置101の備えるパッドのうち少数のパッドだけを利用し
ても半導体装置の機能を多様に設定し、これを外部から
認識することができる。また、少数のパッドだけを利用
するのでパッドの数が少ない半導体装置にも多様な機能
を設定し、これを外部から認識することができる。
Description
特に多様な機能を区分するための識別回路を有する半導
体装置及びその機能識別方法に関する。
装置の機能が益々多様化している。そのため、この多様
な機能を識別するために識別回路が必要になっている。
識別回路により確認された半導体装置の機能は、半導体
装置を内蔵したパッケージの上部に特定の符号を用いて
表示されたりする。半導体装置の使用者は、この特定の
符号を見て半導体装置の機能を判別し、その機能に合わ
せて半導体装置を利用する。
第4480199号に開示されている。この米国特許第4480199
号によると、従来の識別回路を具備する半導体装置は、
1つのパッドに1つの識別回路を具備しており、これに
より1つの機能を示す。従って、様々な機能を表示する
ためには、幾つかのパッドに対して夫々識別回路を連結
すべきである。このように従来の技術によると、半導体
装置の機能が多様であればあるほど識別回路を連結する
ためのパッドの数を増やす必要があるので、半導体装置
が大型化しコストが上昇する。また、逆の観点から考え
ると、従来の技術によると、半導体装置に備え得る機能
の種類がパッドの数によって限定される。
に鑑みてなされたものであり、少数のパッドを利用して
多様な機能を示し得る識別回路を具備する半導体装置を
提供することを第1の目的とする。
体装置の機能を識別するための半導体装置の機能識別方
法を提供することを第2の目的とする。
め、本発明に係る半導体装置は、第1端子、第2端子、電
流制御部及び少なくとも1つのヒュージング回路を具備
する。
具備し、前記第1端子と第2端子との間に直列に連結さ
れ、所定の電圧が印加されると活性化されて電流が流れ
る。前記少なくとも1つのヒュージング回路は前記電流
制御回路と並列に連結される。前記第1端子と前記第2端
子に電圧差を印加し、その際の電流を感知することによ
り、当該半導体装置の機能を識別することができる。
る半導体装置の機能識別方法は、第1及び第2端子と前記
第1及び第2端子との間に直列に連結された多数個の電流
制御回路と、前記電流制御回路に各々並列に連結され、
導通状態において、対応する少なくとも1つの電流制御
回路を短絡させる少なくとも1つのヒュージング回路と
を具備し、前記少なくとも1つのヒュージング回路が導
通状態であるか否かによって、多様な機能のうち特定の
機能を示す半導体装置の機能識別方法において、前記少
なくとも1つのヒュージング回路をプログラムして前記
半導体装置の機能を示す情報を設定する選択的活性化段
階と、前記第1端子と前記第2端子との間に各々多様な大
きさの電圧を印加し、前記第1端子と前記第2端子との間
に電流を流す臨界電圧を検出することによって、前記半
導体装置の機能を識別する半導体装置の機能識別段階と
を含む。
多様な機能を有する半導体装置を設計することが可能に
なる。
発明の好適な実施の形態を説明する。
識別回路を具備する半導体装置の概略的な回路図であ
る。図1に示すように、本発明の第1の実施の形態に係
る識別回路を具備する半導体装置101は、第1及び第2端
子111及び121、電流制御部140、第1乃至第3ヒュージン
グ回路151乃至153、並びに内部回路131を具備する。
タを入力するための入力パッド又は外部にデータを出力
するための出力パッドである。この実施の形態では、第
1端子111と第2端子121に印加される電圧差によって半導
体装置101の機能を識別することができる。
結されている。内部回路131は、第1端子111を通じて外
部からデータを入力したり、または第1端子111を通じて
外部にデータを出力する。
路141乃至144を具備する。第1乃至第4電流制御回路141
乃至144は、第1端子111と第2端子121との間に直列に連
結されている。第1乃至第4電流制御回路141乃至144は、
各々PMOSトランジスタを具備する。即ち、第1電流制御
回路141は第1PMOSトランジスタ161を、第2電流制御回路
142は第2PMOSトランジスタ162を、第3電流制御回路143
は第3PMOSトランジスタ163を、第4電流制御回路144は第
4PMOSトランジスタ164を具備する。なお、第1乃至第4電
流制御回路141乃至144は、PMOSトランジスタの代わり
に、例えばNMOSトランジスタで構成してもよい。
子111に連結されている。第2PMOSトランジスタ162のソ
ースは第1PMOSトランジスタ161のゲートとドレインに連
結されている。第3PMOSトランジスタ163のソースは第2P
MOSトランジスタ162のゲートとドレインに連結されてい
る。第4PMOSトランジスタ164のソースは第3PMOSトラン
ジスタ163のゲートとドレインに連結されている。第4PM
OSトランジスタ164のゲートとドレインは第2端子121に
連結されている。
各々ゲートとドレインを互い接続することにより、第1
乃至第4PMOSトランジスタ161乃至164は、各々ダイオー
ドとして機能する。ここで、第1乃至第4PMOSトランジス
タ161乃至164の各々のゲートとドレインはダイオードの
カソードに相当し、第1乃至第4PMOSトランジスタ161乃
至164の各々のソースはダイオードのアノードに相当す
る。
乃至164は、第1端子111に対しては順方向動作をし、第2
端子121に対しては逆方向動作をする。即ち、第1端子11
1に印加される電圧が第2端子121に印加される電圧より
各PMOSトランジスタのスレッショルド電圧の4倍より高
いと、第1乃至第4PMOSトランジスタ161乃至164は全て活
性化されるので、第1端子111から第2端子121に電流が流
れる。
は、第2乃至第4電流制御回路142乃至144のうち少なくと
も1つの電流制御回路と並列に連結されている。この実
施の形態では、第1ヒュージング回路151は第4電流制御
回路144と並列に連結され、第2ヒュージング回路152は
第3及び第4電流制御回路143及び144と並列に連結され、
第3ヒュージング回路153は第2乃至第4電流制御回路142
乃至144と並列に連結されている。
態であれば第4電流制御回路144は短絡され、第2ヒュー
ジング回路152が導通状態であれば第3及び第4電流制御
回路143及び144が短絡され、第3ヒュージング回路153が
導通状態であれば、第2乃至第4電流制御回路142乃至144
は短絡される。第1乃至第3ヒュージング回路151乃至153
の各々は、例えばレーザーにより切断されるレーザーヒ
ューズを具備する。
は4つの機能を有し得る。ここで、第2端子121に電源電
圧(3.3ボルト)が印加され、第1乃至第4PMOSトランジス
タ161〜164の各スレッショルド電圧が0.7ボルトである
ものと仮定する。
導通状態である場合に対応する。この場合、第1及び第2
ヒュージング回路151及び152は導通状態であるか否かは
関係ない。第3ヒュージング回路153が導通状態である場
合、第1端子111には4.0ボルト以上の電圧が印加される
と電流制御部140に電流が流れる。第1端子111に印加さ
れる電圧は第1電流制御回路141で電圧降下を受けて第3
ヒュージング回路153を介して第2端子121に伝達され
る。
である場合、この電圧は第2端子121に印加される電圧
(3.3ボルト)よりもPMOSトランジスタのスレッショルド
電圧(0.7ボルト)だけ高いので、第1PMOSトランジスタ16
1はターンオンされる。従って、第1端子111から第2端子
121に電流が流れる。
非導通状態(切断)であり、第2ヒュージング回路152が
導通状態である場合に対応する。この場合、第1ヒュー
ジング回路151が導通状態であるか否かは関係ない。こ
の場合、第1端子111に(4.7)ボルト以上の電圧が印加さ
れると電流制御部140に電流が流れる。第1端子111に印
加される電圧は、第1電流制御回路141及び第2電流制御
回路142で電圧降下を受けて第2ヒュージング回路152を
介して第2端子121に伝達される。
である場合、この電圧は第2端子121に印加される電圧
(3.3ボルト)よりPMOSトランジスタのスレッショルド電
圧の2倍(1.4ボルト)だけ高いので、第1及び第2PMOSトラ
ンジスタ161が共にターンオンされる。従って、第1端子
111から第2端子121に電流が流れる。
路152及び153が非導通状態であり、第2ヒュージング回
路152が導通状態である場合に対応する。この場合、第1
端子111には(5.4)ボルト以上の電圧が印加されると電流
制御部140に電流が流れる。第1端子111に印加される電
圧は、第1乃至第3電流制御回路141乃至143で電圧降下を
受けて第1ヒュージング回路151を介して第2端子121に伝
達される。
トである場合、この電圧は第2端子121に印加される電圧
(3.3ボルト)よりPMOSトランジスタのスレッショルド電
圧の3倍(2.1ボルト)だけ高いので、第1乃至第3PMOSトラ
ンジスタ161乃至163は全てターンオンされる。従って、
第1端子111から第2端子121に電流が流れる。
路151乃至153が全て非導通状態である場合に対応する。
この場合、第1端子111には(6.1)ボルト以上の電圧が印
加されると電流制御部140に電流が流れる。第1端子111
に印加される電圧は、第1乃至第4電流制御回路141乃至1
44で電圧降下を受けて第2端子121に伝達される。
トの場合、この電圧は第2端子121に印加される電圧(3.0
ボルト)よりPMOSトランジスタのスレッショルド電圧の4
倍(2.8ボルト)だけ高いので、第1及び第4PMOSトランジ
スタ161乃至164は全てターンオンされる。従って、第1
端子111から第2端子121に電流が流れる。
流制御回路143と並列に連結され、第2ヒュージング回路
152が第2及び第3電流制御回路142及び143と並列に連結
され、第3ヒュージング回路153が第1乃至第3電流制御回
路141乃至143と並列に連結された場合においても、図1
に示す回路と同様の機能を奏する。
制御回路141と並列に連結され、第2ヒュージング回路15
2が第1及び第2電流制御回路141及び142と並列に連結さ
れ、第3ヒュージング回路153が第1乃至第3電流制御回路
141乃至143と並列に連結された場合においても、図1に
示す回路と同様の機能を奏する。
制御回路142と並列に連結され、第2ヒュージング回路15
2が第2及び第3電流制御回路142及び143と並列に連結さ
れ、第3ヒュージング回路153が第2乃至第4電流制御回路
142乃至144と並列に連結された場合においても、図1に
示す回路と同様の機能を奏する。
識別回路を具備する半導体装置の概略的な回路図であ
る。図2に示すように、本発明の第2の実施の形態に係
る識別回路を具備する半導体装置201は、第1及び第2端
子211及び221、電流制御部240、第1乃至第3ヒュージン
グ回路251乃至253、並びに内部回路231を具備する。電
流制御部240は、第1乃至第4電流制御回路241乃至244を
具備する。
導体装置101と同一の構成要素を有するが、第1乃至第4
電流制御回路241乃至244と第1乃至第3ヒュージング回路
251乃至253との連結関係が異なる。従って、図1に示す
実施の形態と重複する説明は省略し、第1乃至第4電流制
御回路241乃至244と第1乃至第3ヒュージング回路251乃
至253の連結関係についてのみ説明する。
は、各々第2乃至第4電流制御回路241乃至244と並列に連
結されている。即ち、第1ヒュージング回路251は第4電
流制御回路244と並列に連結され、第2ヒュージング回路
252は第3電流制御回路243と並列に連結され、第3ヒュー
ジング回路253は第2電流制御回路242と並列に連結され
る。従って、第1ヒュージング回路251が導通状態であれ
ば第4電流制御回路244は短絡され、第2ヒュージング回
路252が導通状態であれば第3電流制御回路243が短絡さ
れ、第3ヒュージング回路253が導通状態であれば第2電
流制御回路242が短絡される。
が第3電流制御回路241と並列に連結され、第2ヒュージ
ング回路252が第2電流制御回路242と並列に連結され、
第3ヒュージング回路253が第1電流制御回路241と並列に
連結された場合においても、図2に示す回路と同様の機
能を奏する。また、第1乃至第4電流制御回路241乃至244
は、PMOSトランジスタの代わりに、例えばNMOSトランジ
スタで構成してもよい。
識別回路を具備する半導体装置の概略的な回路図であ
る。図3に示すように、本発明の第3の実施の形態に係
る識別回路を具備する半導体装置301は、第1及び第2端
子311及び321、電流制御部340、第1乃至第3ヒュージン
グ回路351乃至353、並びに内部回路331を具備する。電
流制御部340は、第1乃至第4電流制御回路341乃至344を
具備する。
導体装置101と同一の構成要素を有するが、第1乃至第4
電流制御回路341乃至344と第1乃至第3ヒュージング回路
351乃至353の連結関係が異なる。従って、図1に示す実
施の形態と重複する説明は省略し、第1乃至第4電流制御
回路341乃至344と第1乃至第3ヒュージング回路351乃至3
53との連結関係についてのみ説明する。
は、各々第2乃至第4電流制御回路341乃至344のうち少な
くとも1つの電流制御回路と並列に連結される。この実
施の形態では、第1ヒュージング回路351は第4電流制御
回路344と並列に連結され、第2ヒュージング回路352は
第3電流制御回路343と並列に連結され、第3ヒュージン
グ回路353は第2及び第4電流制御回路342及び344と並列
に連結されている。
態であれば第4電流制御回路344は短絡され、第2ヒュー
ジング回路352が導通状態であれば第3電流制御回路343
が短絡され、第3ヒュージング回路353が導通状態であれ
ば第2乃至第4電流制御回路342乃至344が全て短絡され
る。
が第2電流制御回路342と並列に連結され、第2ヒュージ
ング回路352が第2電流制御回路343と並列に連結され、
第3ヒュージング回路353が第2乃至第4電流制御回路342
乃至344と並列に連結された場合においても、図3に示す
回路と同様の機能を奏する。
第3電流制御回路343と並列に連結され、第2ヒュージン
グ回路352が第2電流制御回路342と並列に連結され、第3
ヒュージング回路353が第1乃至第3電流制御回路341乃至
343と並列に連結された場合においても、図3に示す回路
と同様の機能を奏する。
第1電流制御回路341と並列に連結され、第2ヒュージン
グ回路352が第2電流制御回路342と並列に連結され、第3
ヒュージング回路353が第1乃至第3電流制御回路341乃至
343と並列に連結された場合においても、図3に示す回路
と同様の機能を奏する。
は、PMOSトランジスタの代わりに、例えばNMOSトランジ
スタで構成してもよい。
の形態によれば、第1乃至第3ヒュージング回路151乃至1
53、251乃至253、351乃至353の状態(導通、非導通)に
よって、半導体装置101、201、301は夫々4つの機能
(識別情報)を示し得る。
ング回路151乃至153、251乃至253、351乃至353と、第1
乃至第4電流制御回路141乃至144、241乃至244、341乃至
344の数を増加させると、半導体装置101、201、301の機
能(識別情報)数は増加し、第1乃至第3ヒュージング回
路151乃至153、251乃至253、351乃至353と、第1乃至第4
電流制御回路141乃至144、241乃至244、341乃至344の数
を減少させると、半導体装置101、201、301の機能(識
別情報)数は減少する。
ージング回路だけを使用すると2つの機能を示し、3つの
電流制御回路と2つのヒュージング回路を使用すると3つ
の機能を示し、5つの電流制御回路と4つのヒュージング
回路を使用すると5つの機能を示し得る。
識別回路を具備する半導体装置の概略的な回路図であ
る。図4に示すように、本発明の第4の実施の形態に係
る識別回路を具備する半導体装置401は、第1及び第2端
子411及び421、電流制御部440、第1乃至第3ヒュージン
グ回路451乃至453、並びに内部回路431を具備する。電
流制御部440は、NMOSトランジスタ461乃至464を具備す
る。図4に示すように、NMOSトランジスタを採用した場
合においても、例えば図2に示す回路と同様の機能を実
現することができる。
半導体装置の機能識別方法を説明するためのフローチャ
ートである。図5に示すように、本発明の好適な実施の
形態に係る半導体装置の機能識別方法は、ヒュージング
回路の選択的活性化段階501及び半導体装置の機能識別
段階511を含む。以下、図1に示す回路を一例として本発
明の好適な実施の形態に係る半導体装置の機能識別方法
を説明する。
では、第1乃至第3ヒュージング回路151乃至153の状態を
プログラムする。図1に示す回路は4種類の識別情報を
選択的に示すことができ、従って4つの機能を有し得
る。
導通状態に設定する場合に対応する。この場合、第2及
び第3ヒュージング回路152及び153が導通状態であるか
否かは関係ない。第2の機能は、第3ヒュージング回路1
53が非導通状態であり、第2ヒュージング回路152が導通
状態である場合に対応する。この場合、第1ヒュージン
グ回路151が導通状態であるか否かは関係ない。第3の
機能は第2及び第3ヒュージング回路152及び153が非導通
状態であり、第1ヒュージング回路152が導通状態である
場合に対応する。第4の機能は、第1乃至第3ヒュージン
グ回路151乃至153が全て非導通状態である場合に対応す
る。
子111と第2端子121との間に多様な大きさの電圧を順に
印加し、第1端子111と第2端子121との間に電流を流す臨
界電圧を検出することによって半導体装置101の機能を
識別する。この際、例えば、第2端子121には半導体装置
101の電源電圧Vccを印加し、第1端子111には電源電圧Vc
cより所定レベル以上高い電圧を印加して半導体装置101
の機能を識別することができる。また、例えば、第2端
子121に半導体装置101の接地電圧GNDを印加し、第1端子
111に接地電圧GNDより所定レベル以上低い負電圧を印加
して半導体装置101の機能を識別することもできる。
ュージング回路が導通状態であるとは、例えばヒュージ
ング回路が具備するレーザーヒューズが切断されていな
い状態(活性化状態)を意味し、ヒュージング回路が非
導通状態であるとは、例えばヒュージング回路が具備す
るレーザーヒューズが切断された状態(非活性化状態)
を意味する。
体装置101乃至401のパッドのうち少数のパッドだけを利
用した場合においても、半導体装置101乃至401に多様な
機能を設定し、これを外部から識別することができる。
また、この実施の形態によれば、少数のパッドだけを利
用するのでパッドの数が少ない半導体装置であっても、
半導体装置101乃至401に多様な機能を設定し、これを外
部から識別することができる。
載された発明の範囲を限定することを意図するものでは
なく、説明の便宜にのみ供するものである。
様な機能を識別させることができる。
備する半導体装置の概略的な回路図である。
備する半導体装置の概略的な回路図である。
備する半導体装置の概略的な回路図である。
備する半導体装置の概略的な回路図である。
機能識別方法を示すフローチャートである。
Claims (13)
- 【請求項1】 外部に自己の機能を識別させる機能を有
する半導体装置であって、 第1端子と、 第2端子と、 前記第1端子と第2端子との間に直列に連結され、所定の
電圧が印加されると、活性化されて電流が流れる多数個
の電流制御回路を具備する電流制御部と、 前記電流制御回路と並列に連結される少なくとも1つの
ヒュージング回路を具備し、 前記第1端子と前記第2端子に電圧差を印加し、その際の
電流を感知することによる当該半導体装置の機能の識別
を可能にしたことを特徴とする半導体装置。 - 【請求項2】 前記多数個の電流制御回路はダイオード
を具備することを特徴とする請求項1に記載の半導体装
置。 - 【請求項3】 前記ダイオードはNMOSトランジスタを具
備し、前記NMOSトランジスタのドレインとゲートが相互
に接続され、前記ドレイン及びゲートが前記ダイオード
のアノードとして機能し、前記NMOSトランジスタのソー
スが前記ダイオードのカソードとして機能することを特
徴とする請求項2に記載の半導体装置。 - 【請求項4】 前記ダイオードはPMOSトランジスタを具
備し、前記PMOSトランジスタのソースが前記ダイオード
のアノードとして機能し、前記PMOSトランジスタのゲー
トとドレインが相互に接続され、前記ゲート及びドレイ
ンが前記ダイオードのカソードとして機能することを特
徴とする請求項2に記載の半導体装置。 - 【請求項5】 前記ヒュージング回路は、レーザーによ
り切断され得るレーザーヒューズを含むことを特徴とす
る請求項1に記載の半導体装置。 - 【請求項6】 前記第2端子は、前記半導体装置の所定
の電源電圧を発生する電源に連結されることを特徴とす
る請求項1に記載の半導体装置。 - 【請求項7】 前記第1及び第2端子はデータが入力され
る入力パッドであることを特徴とする請求項1に記載の
半導体装置。 - 【請求項8】 前記第1及び第2端子は、データが出力さ
れる出力パッドであることを特徴とする請求項1に記載
の半導体装置。 - 【請求項9】 前記第2端子は前記半導体装置の接地電
圧を発生する接地パッドに連結されることを特徴とする
請求項1に記載の半導体装置。 - 【請求項10】 前記第1端子は前記半導体装置の信号
が入出力される入出力パッドであることを特徴とする請
求項1に記載の半導体装置。 - 【請求項11】 前記電流制御回路にヒュージング回路
が1つずつ並列に連結されていることを特徴とする請求
項1に記載の半導体装置。 - 【請求項12】 前記ヒュージング回路(n=1、2、...)
は、n個の電流制御回路と並列に連結されていることを
特徴とする請求項1に記載の半導体装置。 - 【請求項13】 第1及び第2端子と、該第1及び第2端子
との間に直列に連結された多数個の電流制御回路と、該
電流制御回路に各々並列に連結され、導通状態におい
て、並列接続された電流制御回路を短絡させる少なくと
も1つのヒュージング回路とを具備し、前記少なくとも
1つのヒュージング回路が導通状態であるか否かによっ
て、多様な機能のうちの特定の機能を示す半導体装置の
機能識別方法において、 前記少なくとも1つのヒュージング回路をプログラムし
て前記半導体装置の機能を示す情報を設定する工程と、 前記第1端子と前記第2端子との間に多様な大きさの電圧
を印加し、前記第1端子と前記第2端子との間に電流を流
すための臨界電圧を検出することによって、前記半導体
装置の機能を識別する工程と、 を含むことを特徴とする半導体装置の機能識別方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR98-15997 | 1998-05-04 | ||
KR1019980015997A KR100261223B1 (ko) | 1998-05-04 | 1998-05-04 | 식별 회로를 구비하는 반도체장치 및 그 기능 식별방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11330380A true JPH11330380A (ja) | 1999-11-30 |
JP3928908B2 JP3928908B2 (ja) | 2007-06-13 |
Family
ID=19537026
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29559398A Expired - Fee Related JP3928908B2 (ja) | 1998-05-04 | 1998-10-16 | 半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6225818B1 (ja) |
JP (1) | JP3928908B2 (ja) |
KR (1) | KR100261223B1 (ja) |
TW (1) | TW477054B (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000349130A (ja) * | 1999-06-03 | 2000-12-15 | Nec Ic Microcomput Syst Ltd | 半導体集積回路基板とその製造方法およびその特性チェック方法 |
US6430016B1 (en) * | 2000-02-11 | 2002-08-06 | Micron Technology, Inc. | Setpoint silicon controlled rectifier (SCR) electrostatic discharge (ESD) core clamp |
US20020083374A1 (en) * | 2000-12-26 | 2002-06-27 | Nortel Networks Limited | Identification module for a passive component of a system |
US7299203B1 (en) * | 2001-04-19 | 2007-11-20 | Xilinx, Inc. | Method for storing and shipping programmable ASSP devices |
US7131033B1 (en) * | 2002-06-21 | 2006-10-31 | Cypress Semiconductor Corp. | Substrate configurable JTAG ID scheme |
US7818640B1 (en) | 2004-10-22 | 2010-10-19 | Cypress Semiconductor Corporation | Test system having a master/slave JTAG controller |
KR100688518B1 (ko) * | 2005-01-12 | 2007-03-02 | 삼성전자주식회사 | 개별 칩들의 디바이스 정보를 직접 판독할 수 있는시그너처 식별 장치를 갖는 멀티 칩 패키지 |
KR101183975B1 (ko) | 2010-03-26 | 2012-09-19 | 한국전자통신연구원 | 단자 식별 장치 및 그를 이용한 단자 식별 방법 |
KR101803721B1 (ko) * | 2016-09-05 | 2017-12-01 | 주식회사 에스앤에스티 | 개선된 전기적 퓨즈 구조 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3587052A (en) * | 1968-10-28 | 1971-06-22 | Tektronix Inc | Transistor matrix |
US4480199A (en) | 1982-03-19 | 1984-10-30 | Fairchild Camera & Instrument Corp. | Identification of repaired integrated circuits |
US4716302A (en) * | 1986-12-22 | 1987-12-29 | Motorola, Inc. | Identity circuit for an integrated circuit using a fuse and transistor enabled by a power-on reset signal |
US4942358A (en) * | 1988-11-02 | 1990-07-17 | Motorola, Inc. | Integrated circuit option identification circuit and method |
DE58903298D1 (de) * | 1989-06-29 | 1993-02-25 | Siemens Ag | Schaltungsanordnung zur identifikation integrierter halbleiterschaltkreise. |
US5222043A (en) * | 1989-06-29 | 1993-06-22 | Siemens Aktiengesellschaft | Circuit configuration for identification of integrated semiconductor circuitries |
KR920007535B1 (ko) | 1990-05-23 | 1992-09-05 | 삼성전자 주식회사 | 식별회로를 구비한 반도체 집적회로 칩 |
US5459355A (en) * | 1992-12-09 | 1995-10-17 | Intel Corporation | Multiple layer programmable layout for version identification |
US5301143A (en) * | 1992-12-31 | 1994-04-05 | Micron Semiconductor, Inc. | Method for identifying a semiconductor die using an IC with programmable links |
US5347263A (en) * | 1993-02-05 | 1994-09-13 | Gnuco Technology Corporation | Electronic identifier apparatus and method utilizing a single chip microcontroller and an antenna coil |
US5553022A (en) * | 1994-12-27 | 1996-09-03 | Motorola Inc. | Integrated circuit identification apparatus and method |
US5731733A (en) * | 1995-09-29 | 1998-03-24 | Intel Corporation | Static, low current sensing circuit for sensing the state of a fuse device |
US5789970A (en) * | 1995-09-29 | 1998-08-04 | Intel Corporation | Static, low current, low voltage sensing circuit for sensing the state of a fuse device |
DE19537920C2 (de) * | 1995-10-12 | 1999-08-19 | Temic Semiconductor Gmbh | Integrierte Schaltungsanordnung mit Diodencharaktaristik |
US5787012A (en) * | 1995-11-17 | 1998-07-28 | Sun Microsystems, Inc. | Integrated circuit with identification signal writing circuitry distributed on multiple metal layers |
-
1998
- 1998-05-04 KR KR1019980015997A patent/KR100261223B1/ko not_active IP Right Cessation
- 1998-09-02 TW TW087114550A patent/TW477054B/zh not_active IP Right Cessation
- 1998-10-16 JP JP29559398A patent/JP3928908B2/ja not_active Expired - Fee Related
-
1999
- 1999-05-03 US US09/304,030 patent/US6225818B1/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
TW477054B (en) | 2002-02-21 |
KR19990084336A (ko) | 1999-12-06 |
JP3928908B2 (ja) | 2007-06-13 |
KR100261223B1 (ko) | 2000-07-01 |
US6225818B1 (en) | 2001-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8080873B2 (en) | Semiconductor device, semiconductor package, and method for testing semiconductor device | |
JP3928908B2 (ja) | 半導体装置 | |
US4458163A (en) | Programmable architecture logic | |
JPS61145931A (ja) | プログラム可能な出力極性素子 | |
US7403432B2 (en) | Differential read-out circuit for fuse memory cells | |
US6774702B2 (en) | Fuse trimming failure test circuit for CMOS circuit | |
US5402018A (en) | Semiconductor integrated circuit | |
KR100849121B1 (ko) | 전기 아이디 회로 및 방법 | |
JP4401194B2 (ja) | 半導体装置 | |
US6445558B1 (en) | Semiconductor integrated circuit device having pseudo-tuning function | |
JPH11281714A (ja) | 半導体装置の入力回路及びその半導体装置 | |
KR100190359B1 (ko) | 집적회로장치 | |
JPH08233914A (ja) | マイクロコントローラのテスト回路 | |
KR0183931B1 (ko) | 키 스캔 매트릭스 장치 | |
KR100253646B1 (ko) | 반도체메모리장치의시그너쳐회로. | |
JP3105808B2 (ja) | 半導体装置およびこの半導体装置のモード設定方法 | |
US6898745B2 (en) | Integrated device with operativity testing | |
KR100361531B1 (ko) | 리페어 회로 | |
JP3106993B2 (ja) | スイッチ回路 | |
JP3076267B2 (ja) | 半導体集積回路 | |
JP2000081855A (ja) | 表示パネルの駆動回路 | |
JPH0636635B2 (ja) | リモ−トコントロ−ル信号送信用半導体集積回路 | |
JPS62120546A (ja) | デコ−ダの試験装置 | |
JP2004047864A (ja) | 半導体装置 | |
JPH0827333B2 (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051003 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051007 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060106 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060322 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060713 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060731 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061010 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070109 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070202 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070302 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110316 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120316 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130316 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130316 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140316 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |