JPH113241A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH113241A JPH113241A JP9172818A JP17281897A JPH113241A JP H113241 A JPH113241 A JP H113241A JP 9172818 A JP9172818 A JP 9172818A JP 17281897 A JP17281897 A JP 17281897A JP H113241 A JPH113241 A JP H113241A
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- circuit
- iddq
- user circuit
- user
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【課題】内蔵ＲＯＭに格納されたテストルーチンを使用
して、マイクロコンピュータをＩＤＤＱテストを可能な
状態にし、ユーザ側でのパタン設計を容易にする半導体
集積回路の提供。 【解決手段】マイクロコンピュータ１０２は、ＩＤＤＱ
テストの制御を実行するプログラムが予め格納された内
蔵ＲＯＭ１１６を備え、ＩＤＤＱテストに際して、ＲＯ
Ｍ１１６に格納されてプログラムが実行され、プログラ
ム制御のもと、ユーザ回路の端子の値をラッチ１１２に
退避し、ラッチ１１２を選択してユーザ回路の端子に供
給し、ユーザ回路１０３の出力に代わってインヒビット
となる値を出力するラッチ１０９を選択してマイクロコ
ンピュータ１０２の入力に供給し、前記マイクロコンピ
ュータをＩＤＤＱ測定状態に遷移させた後、ユーザ回路
１０３へのクロック１１９の供給を停止し、測定装置１
０４によりＩＤＤＱ測定を行う。
して、マイクロコンピュータをＩＤＤＱテストを可能な
状態にし、ユーザ側でのパタン設計を容易にする半導体
集積回路の提供。 【解決手段】マイクロコンピュータ１０２は、ＩＤＤＱ
テストの制御を実行するプログラムが予め格納された内
蔵ＲＯＭ１１６を備え、ＩＤＤＱテストに際して、ＲＯ
Ｍ１１６に格納されてプログラムが実行され、プログラ
ム制御のもと、ユーザ回路の端子の値をラッチ１１２に
退避し、ラッチ１１２を選択してユーザ回路の端子に供
給し、ユーザ回路１０３の出力に代わってインヒビット
となる値を出力するラッチ１０９を選択してマイクロコ
ンピュータ１０２の入力に供給し、前記マイクロコンピ
ュータをＩＤＤＱ測定状態に遷移させた後、ユーザ回路
１０３へのクロック１１９の供給を停止し、測定装置１
０４によりＩＤＤＱ測定を行う。
Description
【０００１】
【発明の属する技術分野】本発明は半導体集積回路に関
し、特にＩＤＤＱテストに好適な半導体集積回路に関す
る。
し、特にＩＤＤＱテストに好適な半導体集積回路に関す
る。
【０００２】
【従来の技術】ＣＭＯＳ集積回路の場合、非動作時、す
なわち、静止状態における消費電流は数ＵＡ程度であ
る。しかしながら、製造不良により特定ノードが故障
し、電源もしくはグランドとショートした場合、電流が
流れることになる。この原理を利用して、静止時の電源
電流を測定することでテストを行うＩＤＤＱテスト（qu
iescent power supply current test；静止電源電
流試験）を利用することにより、短時間で集積回路の不
良を除去することができる。
なわち、静止状態における消費電流は数ＵＡ程度であ
る。しかしながら、製造不良により特定ノードが故障
し、電源もしくはグランドとショートした場合、電流が
流れることになる。この原理を利用して、静止時の電源
電流を測定することでテストを行うＩＤＤＱテスト（qu
iescent power supply current test；静止電源電
流試験）を利用することにより、短時間で集積回路の不
良を除去することができる。
【０００３】ＩＤＤＱテストによる不良除去率を向上さ
せるためには、すべてのノードが“１”または“０”に
なるテストパタンを用意できればよいが、実際にはその
ようなテストパタンを作成することは困難であるため、
内部ノードの変化する割合、すなわち、トグル率の高い
パタンでテストを行うことになる。
せるためには、すべてのノードが“１”または“０”に
なるテストパタンを用意できればよいが、実際にはその
ようなテストパタンを作成することは困難であるため、
内部ノードの変化する割合、すなわち、トグル率の高い
パタンでテストを行うことになる。
【０００４】マイクロコンピュータを使用したＡＳＩＣ
（Application Specific Integrated Circuit）で
は、ユーザが作成したプログラムにしたがい、マイクロ
コンピュータを静止状態にし、電源電流の測定を行って
いる。
（Application Specific Integrated Circuit）で
は、ユーザが作成したプログラムにしたがい、マイクロ
コンピュータを静止状態にし、電源電流の測定を行って
いる。
【０００５】図５は、従来技術を説明するための図であ
る。５０１は被測定デバイスであり、マイクロコンピュ
ータ５０２とユーザ回路５０３とが同一チップ上に集積
化されており、入力信号５０４、出力信号５０５により
相互に接続されている。アドレスデータバス５０６はユ
ーザ回路５０３を介して外部端子５０７に接続される。
５０８は測定装置である。端子５０７に命令コードを与
え、端子５０９に制御信号を入力することで、測定装置
５０８は被測定デバイス５０１を制御することができ
る。５１１はマイクロコンピュータ５０２が出力するク
ロックである。ユーザ回路５０３は、クロック５１１に
より動作し、クロック制御レジスタ５１２を操作するこ
とでクロック５１１を停止させることができる。
る。５０１は被測定デバイスであり、マイクロコンピュ
ータ５０２とユーザ回路５０３とが同一チップ上に集積
化されており、入力信号５０４、出力信号５０５により
相互に接続されている。アドレスデータバス５０６はユ
ーザ回路５０３を介して外部端子５０７に接続される。
５０８は測定装置である。端子５０７に命令コードを与
え、端子５０９に制御信号を入力することで、測定装置
５０８は被測定デバイス５０１を制御することができ
る。５１１はマイクロコンピュータ５０２が出力するク
ロックである。ユーザ回路５０３は、クロック５１１に
より動作し、クロック制御レジスタ５１２を操作するこ
とでクロック５１１を停止させることができる。
【０００６】図６は、図５の構成でＩＤＤＱテストを行
う場合の処理フローを示したフローチャートである。ス
テップ６０１では、端子５０７から与えられた命令コー
ドにより、マイクロコンピュータ５０２は、ユーザ回路
５０３を、ＩＤＤＱテストを行う状態に遷移させる。信
号５０５により制御できない部分は、測定装置５０８か
らの信号で、直接端子５０９を操作することで実現す
る。
う場合の処理フローを示したフローチャートである。ス
テップ６０１では、端子５０７から与えられた命令コー
ドにより、マイクロコンピュータ５０２は、ユーザ回路
５０３を、ＩＤＤＱテストを行う状態に遷移させる。信
号５０５により制御できない部分は、測定装置５０８か
らの信号で、直接端子５０９を操作することで実現す
る。
【０００７】ユーザ回路５０３の状態遷移が完了した
後、ステップでマイクロコンピュータ５０２を停止させ
るために、内部レジスタ５１２に静止状態に移行するた
めのフラグを書き込み、続くステップ６０３にて、停止
命令を実行することで、マイクロコンピュータ５０２は
停止し、かつ、クロック５１１の出力が停止するため
に、ユーザ回路５０３の動作も停止し、結果的に、被測
定回路５０１全体を静止状態になる。
後、ステップでマイクロコンピュータ５０２を停止させ
るために、内部レジスタ５１２に静止状態に移行するた
めのフラグを書き込み、続くステップ６０３にて、停止
命令を実行することで、マイクロコンピュータ５０２は
停止し、かつ、クロック５１１の出力が停止するため
に、ユーザ回路５０３の動作も停止し、結果的に、被測
定回路５０１全体を静止状態になる。
【０００８】
【発明が解決しようとする課題】ところで、ＩＤＤＱテ
ストを行うに際して、不良検出率をあげるために、内部
接続点が可能なかぎり変化するテストパタンを作成しな
ければならない。これは、変化箇所の多いタイミングで
静止電流を測定することで、不良検出率を向上させるこ
とができるためである。
ストを行うに際して、不良検出率をあげるために、内部
接続点が可能なかぎり変化するテストパタンを作成しな
ければならない。これは、変化箇所の多いタイミングで
静止電流を測定することで、不良検出率を向上させるこ
とができるためである。
【０００９】通常のＣＭＯＳロジックの場合、定常的な
電流パスは存在しないため、クロックの立ち上がり時な
どの過渡状態を除けば、任意の時点で静止電流を測定す
ることができる。
電流パスは存在しないため、クロックの立ち上がり時な
どの過渡状態を除けば、任意の時点で静止電流を測定す
ることができる。
【００１０】しかし、マイクロコンピュータの場合、ダ
イナミック回路や、センスアンプを有するメモリなどを
含む場合があり、クロックを停止させるだけでは、電流
が流れてしまう場合がある。このため、特定の条件を満
たさなければ、回路を静止状態にすることができない。
イナミック回路や、センスアンプを有するメモリなどを
含む場合があり、クロックを停止させるだけでは、電流
が流れてしまう場合がある。このため、特定の条件を満
たさなければ、回路を静止状態にすることができない。
【００１１】また、静止電流を正確に測定するために
は、一連のシーケンスをプログラムし、静止状態にしな
ければならないが、この静止状態は、かならずしも、Ｉ
ＤＤＱテストを行うのに相応しい内部状態になっていな
い場合がある。すなわち、マイクロコンピュータを含む
回路で、検出率の高いＩＤＤＱテストを行うには、マイ
クロコンピュータ内部をＩＤＤＱテストのための状態へ
遷移するように設計されたプログラムを実行しなければ
ならない。
は、一連のシーケンスをプログラムし、静止状態にしな
ければならないが、この静止状態は、かならずしも、Ｉ
ＤＤＱテストを行うのに相応しい内部状態になっていな
い場合がある。すなわち、マイクロコンピュータを含む
回路で、検出率の高いＩＤＤＱテストを行うには、マイ
クロコンピュータ内部をＩＤＤＱテストのための状態へ
遷移するように設計されたプログラムを実行しなければ
ならない。
【００１２】しかし、マイクロコンピュータを使用する
ユーザにとって、マイクロコンピュータ内部は、ブラッ
クボックスであり、ＩＤＤＱテストを行うに相応しい内
部状態にするプログラムを作成することは、実際上不可
能である。
ユーザにとって、マイクロコンピュータ内部は、ブラッ
クボックスであり、ＩＤＤＱテストを行うに相応しい内
部状態にするプログラムを作成することは、実際上不可
能である。
【００１３】したがって、本発明は、上記問題点に鑑み
てなされたものであって、その目的は、テストルーチン
を使用することで、マイクロコンピュータをＩＤＤＱテ
ストを可能な状態にし、また、ユーザ側でのＩＤＤＱテ
ストのためのテストパタン設計を容易とする、半導体装
置を提供することにある。
てなされたものであって、その目的は、テストルーチン
を使用することで、マイクロコンピュータをＩＤＤＱテ
ストを可能な状態にし、また、ユーザ側でのＩＤＤＱテ
ストのためのテストパタン設計を容易とする、半導体装
置を提供することにある。
【００１４】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、半導体集積回路において、マイクロコン
ピュータに内蔵される記憶装置と、前記記憶装置に予め
格納された、ＩＤＤＱテストの制御を実行するためのプ
ログラムにより回路を静止状態にする手段と、を備え、
前記プログラムを使用することでＩＤＤＱテストを行
う、ことを特徴とする。
め、本発明は、半導体集積回路において、マイクロコン
ピュータに内蔵される記憶装置と、前記記憶装置に予め
格納された、ＩＤＤＱテストの制御を実行するためのプ
ログラムにより回路を静止状態にする手段と、を備え、
前記プログラムを使用することでＩＤＤＱテストを行
う、ことを特徴とする。
【００１５】本発明は、好ましくは、マイクロコンピュ
ータとユーザ回路とを備えた半導体集積回路において、
前記マイクロコンピュータが、ＩＤＤＱテストの制御を
前記マイクロコンピュータのＣＰＵで実行するプログラ
ムが予め格納された記憶手段を備え、ＩＤＤＱテストに
際して、前記記憶手段に格納されたプログラムが実行さ
れ、前記プログラム制御のもと、前記ユーザ回路の状態
を破壊せずに、前記マイクロコンピュータを動作させる
ために、前記ユーザ回路の端子の値を記憶部に退避し、
且つ、前記ユーザ回路の出力する値によらず、前記マイ
クロコンピュータを停止させるために、前記ユーザ回路
の出力に代わってインヒビット値を前記マイクロコンピ
ュータの入力に与え、前記マイクロコンピュータをＩＤ
ＤＱ測定状態に遷移させた後、前記ユーザ回路へのクロ
ックの供給を停止し、測定装置によりＩＤＤＱ測定を行
う、ことを特徴とする。
ータとユーザ回路とを備えた半導体集積回路において、
前記マイクロコンピュータが、ＩＤＤＱテストの制御を
前記マイクロコンピュータのＣＰＵで実行するプログラ
ムが予め格納された記憶手段を備え、ＩＤＤＱテストに
際して、前記記憶手段に格納されたプログラムが実行さ
れ、前記プログラム制御のもと、前記ユーザ回路の状態
を破壊せずに、前記マイクロコンピュータを動作させる
ために、前記ユーザ回路の端子の値を記憶部に退避し、
且つ、前記ユーザ回路の出力する値によらず、前記マイ
クロコンピュータを停止させるために、前記ユーザ回路
の出力に代わってインヒビット値を前記マイクロコンピ
ュータの入力に与え、前記マイクロコンピュータをＩＤ
ＤＱ測定状態に遷移させた後、前記ユーザ回路へのクロ
ックの供給を停止し、測定装置によりＩＤＤＱ測定を行
う、ことを特徴とする。
【００１６】
【発明の実施の形態】本発明の実施の形態について以下
に説明する。本発明の半導体装置は、その好ましい実施
の形態において、マイクロコンピュータとユーザ回路と
を備えた半導体集積回路において、マイクロコンピュー
タ（図１の１０２）が、ＩＤＤＱテストの制御を前記マ
イクロコンピュータのＣＰＵで実行するプログラムを格
納した記憶手段（図１の１１６）を備え、ユーザ回路
（図１の１０３）からの出力信号及び第１のラッチ回路
（図１の１０９）からの出力のいずれかを選択して前記
マイクロコンピュータに供給する第１のセレクタ（図１
の１０８）と、マイクロコンピュータ（図１の１０２）
からの出力信号及び第２のラッチ回路（図１の１１２）
からの出力のいずれかを選択してユーザ回路に供給する
第２のセレクタ（図１の１１３）と、を備え、マイクロ
コンピュータは第１、第２のセレクタへの選択制御信号
（図１の１１５）を供給し、またマイクロコンピュータ
はクロック信号（図１の１１９）をユーザ回路に供給し
ている。
に説明する。本発明の半導体装置は、その好ましい実施
の形態において、マイクロコンピュータとユーザ回路と
を備えた半導体集積回路において、マイクロコンピュー
タ（図１の１０２）が、ＩＤＤＱテストの制御を前記マ
イクロコンピュータのＣＰＵで実行するプログラムを格
納した記憶手段（図１の１１６）を備え、ユーザ回路
（図１の１０３）からの出力信号及び第１のラッチ回路
（図１の１０９）からの出力のいずれかを選択して前記
マイクロコンピュータに供給する第１のセレクタ（図１
の１０８）と、マイクロコンピュータ（図１の１０２）
からの出力信号及び第２のラッチ回路（図１の１１２）
からの出力のいずれかを選択してユーザ回路に供給する
第２のセレクタ（図１の１１３）と、を備え、マイクロ
コンピュータは第１、第２のセレクタへの選択制御信号
（図１の１１５）を供給し、またマイクロコンピュータ
はクロック信号（図１の１１９）をユーザ回路に供給し
ている。
【００１７】ＩＤＤＱテストに際して、ユーザ回路をＩ
ＤＤＱ測定状態へ遷移させるためにマイクロコンピュー
タをプログラム動作させ、記憶手段（図１の１１６）に
格納されたプログラム（ＩＤＤＱルーチン）を実行し、
プログラム制御のもと、ユーザ回路の状態を破壊せず
に、マイクロコンピュータを動作させるために、ユーザ
回路の端子の値を、第２のラッチ回路（図１の１１２）
に書き込んだ後、第２のセレクタ（図１の１１３）が第
２のラッチ回路が選択されるよう切り換え、またユーザ
回路の出力する値によらず、マイクロコンピュータを停
止させるために、第１のラッチ回路にインヒビットにな
る値を書き込み第１のセレクタが第１のラッチ回路が選
択されるように切り換えた後に、マイクロコンピュータ
をＩＤＤＱ測定状態に遷移させ、つづいてユーザ回路へ
のクロックの供給を停止し、測定装置によりＩＤＤＱ測
定を行う。
ＤＤＱ測定状態へ遷移させるためにマイクロコンピュー
タをプログラム動作させ、記憶手段（図１の１１６）に
格納されたプログラム（ＩＤＤＱルーチン）を実行し、
プログラム制御のもと、ユーザ回路の状態を破壊せず
に、マイクロコンピュータを動作させるために、ユーザ
回路の端子の値を、第２のラッチ回路（図１の１１２）
に書き込んだ後、第２のセレクタ（図１の１１３）が第
２のラッチ回路が選択されるよう切り換え、またユーザ
回路の出力する値によらず、マイクロコンピュータを停
止させるために、第１のラッチ回路にインヒビットにな
る値を書き込み第１のセレクタが第１のラッチ回路が選
択されるように切り換えた後に、マイクロコンピュータ
をＩＤＤＱ測定状態に遷移させ、つづいてユーザ回路へ
のクロックの供給を停止し、測定装置によりＩＤＤＱ測
定を行う。
【００１８】なお、マイクロコンピュータへの動作クロ
ックは外部から供給するような構成としてもよい。この
場合、マイクロコンピュータはＩＤＤＱ測定状態に遷移
した時点で外部の測定装置にその旨を通知し、これを受
けて外部からのクロックの供給を停止し、ＩＤＤＱ測定
を行う。
ックは外部から供給するような構成としてもよい。この
場合、マイクロコンピュータはＩＤＤＱ測定状態に遷移
した時点で外部の測定装置にその旨を通知し、これを受
けて外部からのクロックの供給を停止し、ＩＤＤＱ測定
を行う。
【００１９】
【実施例】上記した本発明の実施の形態について更に詳
細に説明すべく、本発明の実施例について図面を参照し
て以下に説明する。図１は、本発明の一実施例の構成を
示す図である。図１を参照すると、本実施例において、
被測定デバイス１０１は、マイクロコンピュータ１０２
と、ユーザ回路１０３から構成され、測定装置１０４に
接続され、測定装置１０４は被測定デバイス１０１の端
子の制御を行う。測定装置１０４と被測定デバイス１０
１は信号線１０５を介して接続される。
細に説明すべく、本発明の実施例について図面を参照し
て以下に説明する。図１は、本発明の一実施例の構成を
示す図である。図１を参照すると、本実施例において、
被測定デバイス１０１は、マイクロコンピュータ１０２
と、ユーザ回路１０３から構成され、測定装置１０４に
接続され、測定装置１０４は被測定デバイス１０１の端
子の制御を行う。測定装置１０４と被測定デバイス１０
１は信号線１０５を介して接続される。
【００２０】マイクロコンピュータ１０２とユーザ回路
１０３はバス１０６を介して接続され、セレクタ１０
８、及びセレクタ１１３には、マイクロコンピュータ１
０２からの信号線１１５が選択制御信号として接続され
る。ラッチ１０９、１１２は、バス１０６の信号線が接
続されている。
１０３はバス１０６を介して接続され、セレクタ１０
８、及びセレクタ１１３には、マイクロコンピュータ１
０２からの信号線１１５が選択制御信号として接続され
る。ラッチ１０９、１１２は、バス１０６の信号線が接
続されている。
【００２１】またマイクロコンピュータ１０２の内蔵Ｒ
ＯＭ１１６はマイクロコンピュータ１０２の内部命令デ
ータバス１１８を介して制御部１１７に接続される。マ
イクロコンピュータ１０２からの出力クロック１１９に
よりユーザ回路１０３は動作し、マイクロコンピュータ
１０２の命令により、クロック制御レジスタ１２０に値
を書き込むことによりより出力クロック１１９は停止す
る。
ＯＭ１１６はマイクロコンピュータ１０２の内部命令デ
ータバス１１８を介して制御部１１７に接続される。マ
イクロコンピュータ１０２からの出力クロック１１９に
よりユーザ回路１０３は動作し、マイクロコンピュータ
１０２の命令により、クロック制御レジスタ１２０に値
を書き込むことによりより出力クロック１１９は停止す
る。
【００２２】図２は、図１に示した本実施例の構成にお
いて、ＩＤＤＱテストを行う場合の処理フローを示すフ
ローチャートである。図１及び図２を参照して、本実施
例のＩＤＤＱテストの動作について説明する。
いて、ＩＤＤＱテストを行う場合の処理フローを示すフ
ローチャートである。図１及び図２を参照して、本実施
例のＩＤＤＱテストの動作について説明する。
【００２３】ステップ２０１では、ユーザ回路１０３を
ＩＤＤＱ測定状態へ遷移させるために、マイクロコンピ
ュータ１０２をプログラムし、動作させる。これらの処
理は測定装置１０４から与えられたデータに基づき実行
される。
ＩＤＤＱ測定状態へ遷移させるために、マイクロコンピ
ュータ１０２をプログラムし、動作させる。これらの処
理は測定装置１０４から与えられたデータに基づき実行
される。
【００２４】測定装置１０４から与えられた命令はバス
１０６を介し、マイクロコンピュータ１０２に与えられ
る。通常動作時のマイクロコンピュータ１０２への入力
はユーザ回路１０３の出力端子１１０からセレクタ１０
８を介して行われる。
１０６を介し、マイクロコンピュータ１０２に与えられ
る。通常動作時のマイクロコンピュータ１０２への入力
はユーザ回路１０３の出力端子１１０からセレクタ１０
８を介して行われる。
【００２５】同様に、通常動作時、マイクロコンピュー
タ１０２からの出力は、セレクタ１１３を介してユーザ
回路１０３に接続される。
タ１０２からの出力は、セレクタ１１３を介してユーザ
回路１０３に接続される。
【００２６】続くステップ２０２では、内蔵ＲＯＭ１１
６に格納されているサブルーチンをコールする。ここま
でがユーザがプログラムする内容であり、以下のステッ
プは内蔵ＲＯＭ１１６に格納されるＩＤＤＱルーチンが
実行する。
６に格納されているサブルーチンをコールする。ここま
でがユーザがプログラムする内容であり、以下のステッ
プは内蔵ＲＯＭ１１６に格納されるＩＤＤＱルーチンが
実行する。
【００２７】ステップ２０１で設定したユーザ回路１０
３の状態を破壊せずに、マイクロコンピュータ１０２を
動作させるために、ステップ２０３では、マイクロコン
ピュータ１０２からバス１０６を介してユーザ回路１０
３の端子の値をラッチ１１２に書き込み、セレクタ制御
信号１１５をラッチ１１２が選択されるよう切り換え
る。
３の状態を破壊せずに、マイクロコンピュータ１０２を
動作させるために、ステップ２０３では、マイクロコン
ピュータ１０２からバス１０６を介してユーザ回路１０
３の端子の値をラッチ１１２に書き込み、セレクタ制御
信号１１５をラッチ１１２が選択されるよう切り換え
る。
【００２８】また、ユーザ回路１０３の出力する値によ
らず、マイクロコンピュータ１０２を停止させるため
に、ラッチ１０９にインヒビット（Inhibit）になる値
をデータバス１０６を介して書き込み、セレクタ１０８
をラッチ１０９が選択されるように切り換える。
らず、マイクロコンピュータ１０２を停止させるため
に、ラッチ１０９にインヒビット（Inhibit）になる値
をデータバス１０６を介して書き込み、セレクタ１０８
をラッチ１０９が選択されるように切り換える。
【００２９】ステップ２０４において、内蔵ＲＯＭ１１
６に格納されたＩＤＤＱルーチンを実行し、マイクロコ
ンピュータ１０２内部を、ＩＤＤＱ測定状態に遷移させ
る。
６に格納されたＩＤＤＱルーチンを実行し、マイクロコ
ンピュータ１０２内部を、ＩＤＤＱ測定状態に遷移させ
る。
【００３０】ステップ２０５でクロック制御レジスタ１
２０にフラグを書き込み、ステップ２０６で停止命令を
実行することで、マイクロコンピュータ１０２から出力
されるクロック１１９が停止し、ＩＤＤＱ測定を行う。
２０にフラグを書き込み、ステップ２０６で停止命令を
実行することで、マイクロコンピュータ１０２から出力
されるクロック１１９が停止し、ＩＤＤＱ測定を行う。
【００３１】図３は、本発明の第２の実施例の構成を示
す図である。図３を参照すると、測定デバイス３０１
は、マイクロコンピュータ３０２と、ユーザ回路３０３
から構成され、測定装置３０４に接続され、測定装置３
０４は測定デバイス３０１の端子の制御を行う。測定装
置３０４と測定デバイス３０１は信号線３０５を介して
接続される。
す図である。図３を参照すると、測定デバイス３０１
は、マイクロコンピュータ３０２と、ユーザ回路３０３
から構成され、測定装置３０４に接続され、測定装置３
０４は測定デバイス３０１の端子の制御を行う。測定装
置３０４と測定デバイス３０１は信号線３０５を介して
接続される。
【００３２】マイクロコンピュータ３０２とユーザ回路
３０３はバス３０６を介して接続され、セレクタ３０
８、及びセレクタ３１３には、マイクロコンピュータ３
０２からの信号線３１５が選択制御信号として接続され
る。
３０３はバス３０６を介して接続され、セレクタ３０
８、及びセレクタ３１３には、マイクロコンピュータ３
０２からの信号線３１５が選択制御信号として接続され
る。
【００３３】ラッチ３０９、３１２にはバス３０６が接
続され、マイクロコンピュータ３０２の内蔵ＲＯＭ３１
６は、マイクロコンピュータ３０２の内部命令データバ
ス３１８を介して制御部３１７に接続される。
続され、マイクロコンピュータ３０２の内蔵ＲＯＭ３１
６は、マイクロコンピュータ３０２の内部命令データバ
ス３１８を介して制御部３１７に接続される。
【００３４】測定装置３０４からクロック３２１が出力
され、マイクロコンピュータ３０２に接続される。マイ
クロコンピュータ３０２からはＩＤＤＱ測定状態になっ
たことを示す信号３２２が出力され、測定装置３０４に
入力される。
され、マイクロコンピュータ３０２に接続される。マイ
クロコンピュータ３０２からはＩＤＤＱ測定状態になっ
たことを示す信号３２２が出力され、測定装置３０４に
入力される。
【００３５】図４は、図３に示した本発明の第２の実施
例においてＩＤＤＱテストの処理フローを示すフローチ
ャートである。図３及び図４を参照して、本発明の第２
の実施例のＩＤＤＱテストの動作を以下に説明する。
例においてＩＤＤＱテストの処理フローを示すフローチ
ャートである。図３及び図４を参照して、本発明の第２
の実施例のＩＤＤＱテストの動作を以下に説明する。
【００３６】ステップ４０１では、ユーザ回路３０３を
ＩＤＤＱ測定状態へ遷移させるためにマイクロコンピュ
ータ３０２をプログラムし、動作させる。これらの処理
は、測定装置３０４から与えられたデータに基づき実行
される。
ＩＤＤＱ測定状態へ遷移させるためにマイクロコンピュ
ータ３０２をプログラムし、動作させる。これらの処理
は、測定装置３０４から与えられたデータに基づき実行
される。
【００３７】測定装置３０４から与えられた命令はバス
３０６を介し、マイクロコンピュータ３０２に与えられ
る通常動作時のマイクロコンピュータ３０２への入力は
ユード回路３０３の出力端子３１０からセレクタ３０８
を介して行われる。同様にマイクロコンピュータ３０２
からの出力はセレクタ３１３を介してユーザ回路３０３
に接続される。
３０６を介し、マイクロコンピュータ３０２に与えられ
る通常動作時のマイクロコンピュータ３０２への入力は
ユード回路３０３の出力端子３１０からセレクタ３０８
を介して行われる。同様にマイクロコンピュータ３０２
からの出力はセレクタ３１３を介してユーザ回路３０３
に接続される。
【００３８】続く、ステップ４０２では、内蔵ＲＯＭ３
１６に設定されているサブルーチンをコールする。ここ
までがユーザがプログラムする内容であり、以下のシー
ケンスは内蔵ＲＯＭ３１６に格納されたＩＤＤＱルーチ
ンが実行する。
１６に設定されているサブルーチンをコールする。ここ
までがユーザがプログラムする内容であり、以下のシー
ケンスは内蔵ＲＯＭ３１６に格納されたＩＤＤＱルーチ
ンが実行する。
【００３９】ステップ４０１で設定したユーザ回路３０
３の状態を破壊せずに、マイクロコンピュータ３０２を
動作させるために、ステップ４０３では、マイクロコン
ピュータ３０２からバス３０６を介してユーザ回路３０
３の端子の値をラッチ３１２に書き込み、セレクタ制御
信号３１５をラッチ３１２が選択されるよう切り替え
る。また、ユーザ回路３０３の出力する値によらず、マ
イクロコンピュータ３０２を停止させるために、ラッチ
３０９にインヒビットになる値をデータバス３０６を介
して書き込み、選択制御信号３１５によりセレクタ３０
８をラッチ３０９が選択されるように切り換える。
３の状態を破壊せずに、マイクロコンピュータ３０２を
動作させるために、ステップ４０３では、マイクロコン
ピュータ３０２からバス３０６を介してユーザ回路３０
３の端子の値をラッチ３１２に書き込み、セレクタ制御
信号３１５をラッチ３１２が選択されるよう切り替え
る。また、ユーザ回路３０３の出力する値によらず、マ
イクロコンピュータ３０２を停止させるために、ラッチ
３０９にインヒビットになる値をデータバス３０６を介
して書き込み、選択制御信号３１５によりセレクタ３０
８をラッチ３０９が選択されるように切り換える。
【００４０】ステップ４０４において内蔵ＲＯＭ３１６
に格納されたＩＤＤＱルーチンを実行し、マイクロコン
ピュータ３０２内部をＩＤＤＱ測定状態に遷移させる。
に格納されたＩＤＤＱルーチンを実行し、マイクロコン
ピュータ３０２内部をＩＤＤＱ測定状態に遷移させる。
【００４１】ステップ４０５でマイクロコンピュータ３
０２はＩＤＤＱ測定状態を示す信号３２２を出力する。
０２はＩＤＤＱ測定状態を示す信号３２２を出力する。
【００４２】ステップ４０６で、測定装置３０４はクロ
ック３２１の供給を停止させ、ＩＤＤＱ測定を行う。
ック３２１の供給を停止させ、ＩＤＤＱ測定を行う。
【００４３】
【発明の効果】以上説明したように、本発明によれば、
ＩＤＤＱテストのためのテストパタンの作成を容易化す
る、という効果を奏する。その理由は、本発明において
は、ＩＤＤＱ測定ルーチンを格納した内蔵ＲＯＭを有す
ることで、マイクロコンピュータをＩＤＤＱテストが可
能な状態にすることができると共に、その際、ユーザ側
は、予め用意されたＩＤＤＱ測定用のサブルーチンの呼
び出しを行うプログラムを容易するだけでよいためであ
る。
ＩＤＤＱテストのためのテストパタンの作成を容易化す
る、という効果を奏する。その理由は、本発明において
は、ＩＤＤＱ測定ルーチンを格納した内蔵ＲＯＭを有す
ることで、マイクロコンピュータをＩＤＤＱテストが可
能な状態にすることができると共に、その際、ユーザ側
は、予め用意されたＩＤＤＱ測定用のサブルーチンの呼
び出しを行うプログラムを容易するだけでよいためであ
る。
【図１】本発明の第１の実施例の構成を示す図である。
【図２】本発明の第１の実施例の処理フローを説明する
ためのフローチャートである。
ためのフローチャートである。
【図３】本発明の第２の実施例の構成を示す図である。
【図４】本発明の第２の実施例の処理フローを説明する
ためのフローチャートである。
ためのフローチャートである。
【図５】従来技術の構成を示す図である。
【図６】従来技術の処理フローを説明するためのフロー
チャートである。
チャートである。
１０１、３３０、５０１ 測定デバイス １０２、３０２、５０２ マイクロコンピュータ １０３、３０３、５０３ ユーザ回路 １０４、３０４、５０４ 測定装置 １０５、１０６、１１８、３０５、３０６、３１８、５
０５ バス １０７、１１１、１１５、１１９、３０７、３１１、３
１５、３１９、３２１、３２２ 信号線 １０８、１１３、３０８、３１３ セレクタ １０９、１１２、３０９、３１２ レジスタ １１０、１１４、３１０、３１４ 端子 １１６、３１６ 記憶装置 １１７、３１７ 中央処理装置
０５ バス １０７、１１１、１１５、１１９、３０７、３１１、３
１５、３１９、３２１、３２２ 信号線 １０８、１１３、３０８、３１３ セレクタ １０９、１１２、３０９、３１２ レジスタ １１０、１１４、３１０、３１４ 端子 １１６、３１６ 記憶装置 １１７、３１７ 中央処理装置
Claims (3)
- 【請求項１】半導体集積回路において、 マイクロコンピュータに内蔵される記憶装置と、 前記記憶装置に予め格納された、ＩＤＤＱテストの制御
を実行するためのプログラムにより回路を静止状態にす
る手段と、 を備え、 前記プログラムを使用することでＩＤＤＱテストを行
う、ことを特徴とする半導体集積回路。 - 【請求項２】マイクロコンピュータとユーザ回路とを備
えた半導体集積回路において、 前記マイクロコンピュータが、ＩＤＤＱテストの制御を
前記マイクロコンピュータのＣＰＵで実行するプログラ
ムが予め格納された記憶手段を備え、 ＩＤＤＱテストに際して、前記記憶手段に格納されたプ
ログラムが実行され、 前記プログラム制御のもと、前記ユーザ回路の状態を破
壊せずに、前記マイクロコンピュータを動作させるため
に、前記ユーザ回路の端子の値を記憶部に退避し、且
つ、前記ユーザ回路の出力する値によらず、前記マイク
ロコンピュータを停止させるために、前記ユーザ回路の
出力に代わってインヒビット値を前記マイクロコンピュ
ータの入力に与え、前記マイクロコンピュータをＩＤＤ
Ｑ測定状態に遷移させた後、前記ユーザ回路へのクロッ
クの供給を停止し、測定装置によりＩＤＤＱ測定を行
う、ことを特徴とする半導体装置。 - 【請求項３】マイクロコンピュータとユーザ回路とを備
えた半導体集積回路において、 前記マイクロコンピュータが、ＩＤＤＱテストを制御す
るために前記マイクロコンピュータのＣＰＵで実行する
プログラムが予め格納された記憶手段を備え、 前記ユーザ回路からの出力信号及び第１のラッチ回路か
らの出力のいずれかを選択して前記マイクロコンピュー
タに供給する第１のセレクタと、 前記マイクロコンピュータからの出力信号及び第２のラ
ッチ回路からの出力のいずれかを選択して前記ユーザ回
路に供給する第２のセレクタと、を備え、 前記マイクロコンピュータは前記第１、第２のセレクタ
への選択制御信号を供給し、 ＩＤＤＱテストに際して、前記記憶手段に格納されたプ
ログラムが実行され、 前記プログラム制御のもと、前記ユーザ回路の状態を破
壊せずに、前記マイクロコンピュータを動作させるため
に、前記ユーザ回路の端子の値を、前記第２のラッチ回
路に書き込んだ後、前記第２のセレクタが前記第２のラ
ッチ回路が選択されるよう切り換え、 前記ユーザ回路の出力する値によらず、前記マイクロコ
ンピュータを停止させるために、前記第１のラッチ回路
の出力をインヒビット状態とする値を書き込み前記第１
のセレクタが前記第１のラッチ回路が選択されるように
切り換えた後に、 前記マイクロコンピュータをＩＤＤＱ測定状態に遷移さ
せ、且つ前記ユーザ回路へのクロックの供給を停止し、
測定装置によりＩＤＤＱ測定を行う、ことを特徴とする
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9172818A JP3016379B2 (ja) | 1997-06-13 | 1997-06-13 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9172818A JP3016379B2 (ja) | 1997-06-13 | 1997-06-13 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH113241A true JPH113241A (ja) | 1999-01-06 |
| JP3016379B2 JP3016379B2 (ja) | 2000-03-06 |
Family
ID=15948948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9172818A Expired - Fee Related JP3016379B2 (ja) | 1997-06-13 | 1997-06-13 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3016379B2 (ja) |
-
1997
- 1997-06-13 JP JP9172818A patent/JP3016379B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3016379B2 (ja) | 2000-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100248258B1 (ko) | 제이택을이용한응용주문형집적회로에서의메가셀테스트방법및장치 | |
| JP2001513874A (ja) | Ｊｔａｇを用いたｉ／ｏトグル試験方法 | |
| JP3640350B2 (ja) | マイクロコードと有限状態機械セルフテストを組み合わせるプログラマブル・メモリビルトイン・セルフテスト | |
| JP3304399B2 (ja) | 半導体集積論理回路 | |
| US7080299B2 (en) | Resetting latch circuits within a functional circuit and a test wrapper circuit | |
| JP2007017236A (ja) | 半導体集積回路、および、半導体集積回路のテスト方法 | |
| JP4518344B2 (ja) | 多重電圧発生回路チップ内の電圧発生回路を制御するための装置及びダイナミックランダムアクセスメモリ（ｄｒａｍ）チップ | |
| US7571402B2 (en) | Scan chain modification for reduced leakage | |
| JP3016379B2 (ja) | 半導体集積回路 | |
| US7724024B2 (en) | Semiconductor device with its test time reduced and a test method therefor | |
| KR100277770B1 (ko) | 시퀀스 제어회로 | |
| JPH10197603A (ja) | 半導体集積回路および半導体集積回路の検査方法 | |
| JP3963158B2 (ja) | 半導体回路装置及びそのテスト方法 | |
| US20030182607A1 (en) | Semiconductor memory device and method of testing same | |
| JP2001243797A (ja) | 半導体装置及びその試験方法 | |
| JPH05264664A (ja) | 半導体集積回路 | |
| JP2009053130A (ja) | 半導体装置 | |
| JPH0618628A (ja) | 集積回路装置 | |
| JPH056669Y2 (ja) | ||
| US6888367B1 (en) | Method and apparatus for testing integrated circuit core modules | |
| JP2001085619A (ja) | 半導体集積回路およびそのテスト方法 | |
| JPH05151017A (ja) | マイクロコンピユータ | |
| JPH04128666A (ja) | 半導体集積回路 | |
| JPH04332019A (ja) | マイコン | |
| JP2998386B2 (ja) | マイクロコンピュータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991124 |
|
| LAPS | Cancellation because of no payment of annual fees |