JPH04332019A - マイコン - Google Patents
マイコンInfo
- Publication number
- JPH04332019A JPH04332019A JP3102456A JP10245691A JPH04332019A JP H04332019 A JPH04332019 A JP H04332019A JP 3102456 A JP3102456 A JP 3102456A JP 10245691 A JP10245691 A JP 10245691A JP H04332019 A JPH04332019 A JP H04332019A
- Authority
- JP
- Japan
- Prior art keywords
- mode
- power consumption
- low power
- signal
- microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000011156 evaluation Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 8
- 230000007704 transition Effects 0.000 description 6
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Power Sources (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、通常の動作モードに加
えて、低消費電力動作が可能なマイコンに係り、ソフト
ウェア処理の簡易化，デバッグ、及び評価に適用して有
効な技術に関する。
えて、低消費電力動作が可能なマイコンに係り、ソフト
ウェア処理の簡易化，デバッグ、及び評価に適用して有
効な技術に関する。
【０００２】
【従来の技術】従来の低消費電力動作が可能なマイコン
は、通常の動作モードにおいて、ＣＰＵ停止命令を発行
し、ＣＰＵの動作を停止させることにより消費電力を低
減させている。あるいは、前述のＣＰＵ停止命令と異な
る命令によりＣＰＵを停止させ、かつ、この命令により
クロックまで停止させることにより、更に消費電力を低
減することを可能にしている。
は、通常の動作モードにおいて、ＣＰＵ停止命令を発行
し、ＣＰＵの動作を停止させることにより消費電力を低
減させている。あるいは、前述のＣＰＵ停止命令と異な
る命令によりＣＰＵを停止させ、かつ、この命令により
クロックまで停止させることにより、更に消費電力を低
減することを可能にしている。
【０００３】また、通常の動作モードに比較して、低周
波のクロックを使用することにより、ＣＰＵを動作させ
た状態で消費電力を低減させる方法もとられている。
波のクロックを使用することにより、ＣＰＵを動作させ
た状態で消費電力を低減させる方法もとられている。
【０００４】
【発明が解決しようとする課題】このように上記従来技
術では、ＣＰＵの停止，クロックの停止、および低周波
のクロックの使用等により、低消費電力モードを実現し
ている。この際、低消費電力モードから、通常の動作モ
ードへ遷移する手段としては、割込み信号を用いる方法
が一般的である。
術では、ＣＰＵの停止，クロックの停止、および低周波
のクロックの使用等により、低消費電力モードを実現し
ている。この際、低消費電力モードから、通常の動作モ
ードへ遷移する手段としては、割込み信号を用いる方法
が一般的である。
【０００５】さて、このような様々な低消費電力モード
を有するマイコンでは、各低消費電力モードにおいて、
異なる周波数のクロックを使用したり、あるいは、停止
させているため、割込みにより通常のモードに復帰した
際、例えばタイマ等は、通常の動作モードのみで使用し
た時に比較して異なる動作となってしまう。このためプ
ログラマは、割込み処理ルーチンにて、それぞれの低消
費電力モードに応じた処理を行なうプログラムを作成す
る必要がある。
を有するマイコンでは、各低消費電力モードにおいて、
異なる周波数のクロックを使用したり、あるいは、停止
させているため、割込みにより通常のモードに復帰した
際、例えばタイマ等は、通常の動作モードのみで使用し
た時に比較して異なる動作となってしまう。このためプ
ログラマは、割込み処理ルーチンにて、それぞれの低消
費電力モードに応じた処理を行なうプログラムを作成す
る必要がある。
【０００６】ところが、上記従来技術においては、遷移
してきた低消費電力モードを判断できる回路を有してい
ない。このため、プログラマは各低消費電力モードに対
応するため、プログラムの流れの中で常に動作モードを
把握しておく必要があった。また、動作モードを直接知
る手段が無いため、低消費電力モードを遷移するプログ
ラムのデバッグが大変困難であるという問題点があった
。
してきた低消費電力モードを判断できる回路を有してい
ない。このため、プログラマは各低消費電力モードに対
応するため、プログラムの流れの中で常に動作モードを
把握しておく必要があった。また、動作モードを直接知
る手段が無いため、低消費電力モードを遷移するプログ
ラムのデバッグが大変困難であるという問題点があった
。
【０００７】
【課題を解決するための手段】本願において、開示され
る発明のうち、代表的なものの概要を簡単に説明すれば
、以下の通りである。
る発明のうち、代表的なものの概要を簡単に説明すれば
、以下の通りである。
【０００８】すなわち、通常の動作モードに加えて複数
の低消費電力モードを持つマイコンは、特に制限されな
いが、内部信号より通常の動作モード及び各低消費電力
モードに対応した信号を発生させる回路を有する。
の低消費電力モードを持つマイコンは、特に制限されな
いが、内部信号より通常の動作モード及び各低消費電力
モードに対応した信号を発生させる回路を有する。
【０００９】更にこの信号を記憶するための、特に制限
されないが、例えばフリップフロップの様な記憶回路を
有する。この記憶回路の数は、特に制限されるものでは
なく、低消費電力モードの数だけ設ければよい。この記
憶回路の内容は、ＣＰＵの命令により、ＣＰＵ内のアキ
ュムレータあるいはレジスタに取り込むことができる。 あるいは、フラグとして扱える様にしてもよい。
されないが、例えばフリップフロップの様な記憶回路を
有する。この記憶回路の数は、特に制限されるものでは
なく、低消費電力モードの数だけ設ければよい。この記
憶回路の内容は、ＣＰＵの命令により、ＣＰＵ内のアキ
ュムレータあるいはレジスタに取り込むことができる。 あるいは、フラグとして扱える様にしてもよい。
【００１０】また、上記手段に加えて、上記記憶回路の
出力値を直接マイコンのピンに出力させる手段でもよい
。これは、専用のピンを設けてもよいし、設定により汎
用のＩ／Ｏポートピンに出力できるようにしてもよい。 ピン出力により、ＣＰＵを介さずに、低消費電力モード
を知ることができるようになるため、ＣＰＵが停止して
いる低消費電力モードでも即座に動作モードを知ること
ができるようになる。
出力値を直接マイコンのピンに出力させる手段でもよい
。これは、専用のピンを設けてもよいし、設定により汎
用のＩ／Ｏポートピンに出力できるようにしてもよい。 ピン出力により、ＣＰＵを介さずに、低消費電力モード
を知ることができるようになるため、ＣＰＵが停止して
いる低消費電力モードでも即座に動作モードを知ること
ができるようになる。
【００１１】
【作用】上記手段によれば、プログラマは遷移してきた
動作モードを直接知ることができる様になるため、常に
プログラム中で動作モードの遷移状態を把握しておくこ
とは不要となる。このため、割込み処理ルーチンの簡易
化が図れ、ソフトウェアの負荷低減が可能となる。
動作モードを直接知ることができる様になるため、常に
プログラム中で動作モードの遷移状態を把握しておくこ
とは不要となる。このため、割込み処理ルーチンの簡易
化が図れ、ソフトウェアの負荷低減が可能となる。
【００１２】また、各低消費電力モードを明確に知るこ
とができるようになるため、低消費電力モードを遷移す
るプログラムのデバッグが容易になる。
とができるようになるため、低消費電力モードを遷移す
るプログラムのデバッグが容易になる。
【００１３】更に低消費電力モードでは、各モードでの
消費電流が重要であるが、上記手段によれば、各低消費
電力モードの状態を直接ピンに出力できるようになるた
め、オシロスコープ等を用い、ピンの電圧を測定するこ
とにより、各低消費電力モードを確実に判断でき、正確
な消費電流の評価が可能となる。
消費電流が重要であるが、上記手段によれば、各低消費
電力モードの状態を直接ピンに出力できるようになるた
め、オシロスコープ等を用い、ピンの電圧を測定するこ
とにより、各低消費電力モードを確実に判断でき、正確
な消費電流の評価が可能となる。
【００１４】
実施例１
図１には、請求項１の実施例に係る、遷移した低消費電
力動作モードを記憶する事ができるマイコン１が示され
る。
力動作モードを記憶する事ができるマイコン１が示され
る。
【００１５】このマイコン１は、特に制限されないが、
公知の半導体回路製造技術によりシリコンのような１個
の半導体基板に形成される。このマイコン１は、特に制
限されないが、公知のシステム構成に加えて、動作モー
ド信号発生回路２，記憶回路３，読み出し回路４，書き
込み回路５によって構成される。
公知の半導体回路製造技術によりシリコンのような１個
の半導体基板に形成される。このマイコン１は、特に制
限されないが、公知のシステム構成に加えて、動作モー
ド信号発生回路２，記憶回路３，読み出し回路４，書き
込み回路５によって構成される。
【００１６】このマイコン１は、通常の動作モードに加
えて、複数の低消費電力動作モードを有しており、内部
信号から動作モード信号発生回路２により、それぞれの
モードに応じた信号を発生させる。ここでは、動作モー
ドＡ及び動作モードＢを経た後、遷移した動作モードを
読み出し、クリアする動作が示される。図２に、本動作
に係るタイミング図を示す。マイコン１が動作モードＡ
にある時、動作モード信号発生回路２からは、動作モー
ドＡ内のあるタイミングにてＭｏｄｅＡ 信号が出力さ
れる。 記憶回路３は、特に制限されないが、この場合、ＳＲタ
イプのフリップフロップであり、ＭｏｄｅＡ 信号によ
りセットされ、ＯｕｔＡ信号を出力する。同様にマイコ
ン１が動作モードＢに遷移すると、ＭｏｄｅＢ 信号に
より記憶回路３がセットされ、ＯｕｔＢ信号を出力する
。読み出し時には、ｒｅａｄ信号により読み出し回路４
を介して、ＯｕｔＡ信号，ＯｕｔＢ信号がバス６を経由
してＣＰＵ７に取り込まれる。以上により、遷移してき
た動作モードを記憶し、認識する事が可能となる。また
、該当ビットに１を書き込む事により、書き込み回路５
を介してＣｌｅａｒＡ信号，ＣｌｅａｒＢ信号にて記憶
された動作モードは、リセットされる。
えて、複数の低消費電力動作モードを有しており、内部
信号から動作モード信号発生回路２により、それぞれの
モードに応じた信号を発生させる。ここでは、動作モー
ドＡ及び動作モードＢを経た後、遷移した動作モードを
読み出し、クリアする動作が示される。図２に、本動作
に係るタイミング図を示す。マイコン１が動作モードＡ
にある時、動作モード信号発生回路２からは、動作モー
ドＡ内のあるタイミングにてＭｏｄｅＡ 信号が出力さ
れる。 記憶回路３は、特に制限されないが、この場合、ＳＲタ
イプのフリップフロップであり、ＭｏｄｅＡ 信号によ
りセットされ、ＯｕｔＡ信号を出力する。同様にマイコ
ン１が動作モードＢに遷移すると、ＭｏｄｅＢ 信号に
より記憶回路３がセットされ、ＯｕｔＢ信号を出力する
。読み出し時には、ｒｅａｄ信号により読み出し回路４
を介して、ＯｕｔＡ信号，ＯｕｔＢ信号がバス６を経由
してＣＰＵ７に取り込まれる。以上により、遷移してき
た動作モードを記憶し、認識する事が可能となる。また
、該当ビットに１を書き込む事により、書き込み回路５
を介してＣｌｅａｒＡ信号，ＣｌｅａｒＢ信号にて記憶
された動作モードは、リセットされる。
【００１７】本実施例では、遷移した動作モード全てを
記憶できるので、ＣＰＵが停止する低消費電力動作モー
ドに対し特に有効である。
記憶できるので、ＣＰＵが停止する低消費電力動作モー
ドに対し特に有効である。
【００１８】実施例２
実施例１では、遷移した低消費電力動作モード全てを記
憶する事ができるマイコンの実施例を示した。ところで
、プログラム中では、現在の動作モードのみ認識できれ
ば良い場合も多い。ここでは、その際の実施例を図３に
、タイミング図を図４に示す。本実施例では、認識にＣ
ＰＵを用いるため動作モード内でＣＰＵが動作可能であ
る事が必要である。この時、動作モード信号発生回路２
からは、動作モードＡにある時は常にＭｏｄｅＡ 信号
が出力されている。動作モードＡ内の読み出し動作によ
るｒｅａｄ信号にて読み出し回路４により、バス６を経
由して、モード信号はＣＰＵ７に取り込まれる。
憶する事ができるマイコンの実施例を示した。ところで
、プログラム中では、現在の動作モードのみ認識できれ
ば良い場合も多い。ここでは、その際の実施例を図３に
、タイミング図を図４に示す。本実施例では、認識にＣ
ＰＵを用いるため動作モード内でＣＰＵが動作可能であ
る事が必要である。この時、動作モード信号発生回路２
からは、動作モードＡにある時は常にＭｏｄｅＡ 信号
が出力されている。動作モードＡ内の読み出し動作によ
るｒｅａｄ信号にて読み出し回路４により、バス６を経
由して、モード信号はＣＰＵ７に取り込まれる。
【００１９】動作モードＢに遷移すると、モード信号は
ＭｏｄｅＡ信号からＭｏｄｅＢ信号に切り替わり、同様
の読み出し動作により、モード信号の認識ができる。
ＭｏｄｅＡ信号からＭｏｄｅＢ信号に切り替わり、同様
の読み出し動作により、モード信号の認識ができる。
【００２０】実施例３
実施例２では、動作モードの認識にＣＰＵを用いたため
、動作モード内でＣＰＵが動作可能である事が必要であ
った。実施例３では、請求項３に係るＣＰＵが停止して
いる状態においても、動作モードを認識できるマイコン
を示す。このブロック図を図５に示す。
、動作モード内でＣＰＵが動作可能である事が必要であ
った。実施例３では、請求項３に係るＣＰＵが停止して
いる状態においても、動作モードを認識できるマイコン
を示す。このブロック図を図５に示す。
【００２１】即ち、マイコン１は動作モード信号を外部
に出力できるピン８を有する。ピン８の電圧レベルによ
り動作モードを即座に知る事ができるため、ＣＰＵが停
止する低消費電力動作モードにおいても、動作モードを
認識できるようになる。
に出力できるピン８を有する。ピン８の電圧レベルによ
り動作モードを即座に知る事ができるため、ＣＰＵが停
止する低消費電力動作モードにおいても、動作モードを
認識できるようになる。
【００２２】また、図６に示す様に、切り替え回路９を
用い、動作モード信号を、一般のＩ／Ｏ信号等とマルチ
プレクスする事によりピン数の増大を防ぐ事ができる。 動作モード信号の出力は、テストモードのみで有効であ
るようにしてもよい。
用い、動作モード信号を、一般のＩ／Ｏ信号等とマルチ
プレクスする事によりピン数の増大を防ぐ事ができる。 動作モード信号の出力は、テストモードのみで有効であ
るようにしてもよい。
【００２３】
【発明の効果】本願において開示される発明によって得
られる効果を簡単に説明すれば下記の通りである。即ち
、通常の動作モードに加えて、低消費電力動作が可能な
マイコンにおいて、遷移した動作モードの記憶、あるい
は、現在の動作モードの認識が容易に行なえる様になる
。これにより、ソフトウェア処理の簡易化が図れ、低消
費電力動作モードのプログラムデバッグ、及び、評価を
容易に効率的に行なえるという効果がある。
られる効果を簡単に説明すれば下記の通りである。即ち
、通常の動作モードに加えて、低消費電力動作が可能な
マイコンにおいて、遷移した動作モードの記憶、あるい
は、現在の動作モードの認識が容易に行なえる様になる
。これにより、ソフトウェア処理の簡易化が図れ、低消
費電力動作モードのプログラムデバッグ、及び、評価を
容易に効率的に行なえるという効果がある。
【図１】請求項１の一実施例に係る遷移した低消費電力
モードを記憶できるマイコンのブロック図である。
モードを記憶できるマイコンのブロック図である。
【図２】図１のタイミング図である。
【図３】請求項２の一実施例に係る現在の低消費電力モ
ードを認識できるマイコンのブロック図である。
ードを認識できるマイコンのブロック図である。
【図４】図３のタイミング図である。
【図５】請求項３の一実施例に係る低消費電力モード信
号を外部に出力できるマイコンのブロック図である。
号を外部に出力できるマイコンのブロック図である。
【図６】動作モード信号を汎用ピンとマルチプレクスし
たマイコンのブロック図である。
たマイコンのブロック図である。
１…低消費電力動作モードを持つマイコン、２…動作モ
ード信号発生回路、３…記憶回路、４…読み出し回路、
５…書き込み回路、６…バス、７…ＣＰＵ、８…ピン、
９…ピン切り替え回路。
ード信号発生回路、３…記憶回路、４…読み出し回路、
５…書き込み回路、６…バス、７…ＣＰＵ、８…ピン、
９…ピン切り替え回路。
Claims (3)
- 【請求項１】通常の動作モードに加えて、複数の低消費
電力動作モードを持つマイコンにおいて、遷移した動作
モードを記憶することができる回路を有することを特徴
とするマイコン。 - 【請求項２】請求項１記載のマイコンにおいて、現在の
動作モードのみを認識することができる回路を有するこ
とを特徴とするマイコン。 - 【請求項３】請求項１記載のマイコンにおいて、動作モ
ードを記憶した回路の内容を、信号として外部に出力す
ることができることを特徴とするマイコン。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3102456A JPH04332019A (ja) | 1991-05-08 | 1991-05-08 | マイコン |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3102456A JPH04332019A (ja) | 1991-05-08 | 1991-05-08 | マイコン |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04332019A true JPH04332019A (ja) | 1992-11-19 |
Family
ID=14327973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3102456A Pending JPH04332019A (ja) | 1991-05-08 | 1991-05-08 | マイコン |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04332019A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0694851A3 (en) * | 1994-07-29 | 1996-04-03 | Texas Instruments Deutschland | Low power consumption microcontroller |
| JP2008040559A (ja) * | 2006-08-01 | 2008-02-21 | Renesas Technology Corp | 半導体集積回路 |
-
1991
- 1991-05-08 JP JP3102456A patent/JPH04332019A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0694851A3 (en) * | 1994-07-29 | 1996-04-03 | Texas Instruments Deutschland | Low power consumption microcontroller |
| JP2008040559A (ja) * | 2006-08-01 | 2008-02-21 | Renesas Technology Corp | 半導体集積回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7721174B2 (en) | Full-speed BIST controller for testing embedded synchronous memories | |
| JPH0447856B2 (ja) | ||
| KR100474985B1 (ko) | 메모리로직복합반도체장치 | |
| JP2008059300A (ja) | マイクロコンピュータ | |
| JPH04178580A (ja) | 半導体メモリの故障自己診断装置 | |
| JPH04332019A (ja) | マイコン | |
| KR100277770B1 (ko) | 시퀀스 제어회로 | |
| JPH11282709A (ja) | インサーキットエミュレータ | |
| US6493833B1 (en) | Microcomputer | |
| US7191323B2 (en) | Information processing unit selecting one of reset vector addresses | |
| JP2001243797A (ja) | 半導体装置及びその試験方法 | |
| US6226753B1 (en) | Single chip integrated circuit with external bus interface | |
| KR100336152B1 (ko) | 마이크로컴퓨터 | |
| KR19980083772A (ko) | 반도체 메모리 | |
| JP2000298664A (ja) | シングルチップマイクロコンピュータ | |
| JPH06324906A (ja) | シングルチップマイクロコンピュータ | |
| US5307313A (en) | Flag circuit for memory | |
| KR20040002116A (ko) | 반도체 테스트 회로 | |
| JPH0370055A (ja) | 半導体集積回路装置 | |
| JPS6319027B2 (ja) | ||
| JP2861001B2 (ja) | 入出力回路 | |
| JPH09106359A (ja) | 半導体集積回路 | |
| JP2007018710A (ja) | 半導体装置及びその試験方法 | |
| JPS59211123A (ja) | 半導体集積回路 | |
| JP2003187597A (ja) | 混載型半導体メモリ |