JPH056669Y2 - - Google Patents

Description

【考案の詳細な説明】 〔考案の技術分野〕 本考案は、テスト回路を備えた集積回路の改良
に関する。

〔考案の技術的背景とその問題点〕

近年、電子機器では回路の小形化のために集積
回路が多く使用されるようになつているが、この
集積回路の中には集積回路本体のテスト回路をパ
ツケージ内に収納し、このテスト回路によりシユ
ミレーシヨンや検査時に集積回路本体の論理や動
作状態等をテストするようにしたものがある。第
２図は、このテスト回路を備えた集積回路の構成
の一例を示すもので、パツケージ内に集積回路本
体としてのロジツク回路１およびそのテスト回路
２をそれぞれ収納し、かつ上記ロジツク回路１に
対するデータの入出力を行なうデータ入力端子３
および出力端子４と、上記テスト回路２に対しテ
ストデータを供給するテスト用入力端子５とを設
けている。尚、３ａ，４ａ，５ａはそれぞれバツ
フア回路である。

しかして、この様な構成においてテストを行な
う場合は、データ入力端子３を所定の論理レベル
に固定しておき、この状態でテスト用入力端子５
からテストデータを入力してテスト回路２を動作
させ、このとき出力端子４から出力されるデータ
を予め設定してある基準データと比較することに
より、ロジツク回路１の良否を判定する。

ところが、この様な従来の回路は、テスト用入
力端子５のピン数がテストデータのビツト数分だ
け必要であるため、回路全体としてのピン数が多
くなる欠点があつた。通常、テスト用入力端子５
は製造検査時にしか使用せず、回路を実装した後
はほとんど使用しないものであるため、このテス
ト用入力端子５によりパツケージが大形化するこ
とは非常に好ましくない。

また検査の一項目として、データ入力端子３お
よび出力端子４に付設されたバツフア回路３ａ，
４ａの直流テスト等があるが、この種のテストを
行なう場合、前記従来の回路では出力バツフア回
路４ａへの電圧印加を必ずロジツク回路１を介し
て行なわなければならないため、テスト電圧の入
力設定条件が複雑となり、またテストに時間がか
かる欠点があつた。

〔考案の目的〕

本考案は、出力回路の直流テストのために集積
回路本体のデータ入力端子を使用するにも拘ら
ず、集積回路本体の入力設定条件を気にすること
なく出力回路の直流テストを行なえるようにし、
これにより出力回路の直流テストを簡単かつ短時
間にしかも少数の入力端子により行なうことがで
きる集積回路を提供することを目的とする。

〔考案の概要〕

本考案は、上記目的を達成するために、データ
の迂回回路と、選択回路と、この選択回路に対し
テスト用データの特定のビツトを選択制御信号と
して供給するための回路とを設けている。そし
て、データ入力端子から入力されたのち入力回路
を通過したデータを上記迂回回路により集積回路
本体を迂回して流路させ、この迂回されたデータ
と上記集積回路本体から出力されたデータとを、
上記選択回路により択一的に選択して出力回路に
供給するように構成したものである。

この結果本考案によれば、選択制御信号となる
特定ビツトを出力回路テスト用に論理設定したテ
スト用データをテスト用入力端子に入力し、この
状態で出力回路の直流テストを行なうためのデー
タをデータ入力端子に入力すれば、この直流テス
ト用のデータは迂回回路により集積回路本体を迂
回したのち、選択回路によつて選択されて出力回
路に供給されることになる。すなわち、直流テス
ト用のデータは、集積回路本体を通らずに出力回
路に直接供給されることになる。

したがつて、集積回路本体の入力設定条件には
何ら制限を受けることなく、直流テスト用のデー
タを出力回路に供給することができ、これにより
出力回路の直流テストを簡単にかつ短時間に行な
うことが可能になる。

また、本考案では、集積回路本体のデータ入力
端子を用いて出力回路の直流テスト用データを入
力している。すなわち、集積回路本体用のデータ
入力端子を、集積回路本体へのデータ入力用と、
出力回路への直流テスト用データの入力用として
共用している。

このため、例えば出力回路への直流テスト用デ
ータを、別に設けた直流テスト用入力端子を用い
て入力する場合に比べて、端子数を減すことがで
き、これにより集積回路の簡単小形化を図ること
ができる。

〔考案の実施例〕

第１図は、本考案の一実施例における集積回路
の構成を示すもので、前記第２図と同一部分には
同一符号を付して説明を行なう。テスト回路２の
入力側には、直並列変換回路としてのシフトレジ
スタ６と、このシフトレジスタ６にテストデータ
TDおよびシフトクロツクCKをそれぞれ入力す
るための２ピンからなるテスト用入力端子７とが
設けてある。上記シフトレジスタ６は、テスト用
入力端子７からバツフア回路７ａを経て入力され
た直列信号形態のテストデータTDをシフトクロ
ツクCKに同期して並列信号形態に変換し、この
変換したテストデータTDをテスト回路２に供給
するものである。

一方、出力バツフア回路４ａの入力側には、ア
ンドゲートおよびオアゲートを組合わせて構成し
た選択回路８が設けてある。また、入力バツフア
回路３ａと上記選択回路８との間には、迂回回路
９が設けてある。この迂回回路９は、データ入力
端子３に入力されかつ入力バツフア回路３ａから
出力された直流テスト用の電圧を、ロジツク回路
１を迂回して選択回路８に直接供給するものであ
る。上記選択回路８は、データ入力端子３に入力
されたのち入力バツフア回路３ａおよび上記迂回
回路９をそれぞれ介して供給された直流テスト用
の電圧と、ロジツク回路１の出力データとを、前
記シフトレジスタ６の特定のビツトから出力され
る選択制御信号SSに従つて択一的に選択して出
力バツフア回路４ａに供給するものである。尚、
８ａは選択制御信号SSを反転するためのインバ
ータである。

この様な構成であるから、ロジツク回路１のテ
ストを行なう場合は、データ入力端子３を所定の
論理レベルに固定した上で、テスト用入力端子７
より直列信号形態のテストデータTDおよびシフ
トクロツクCKをそれぞれ入力する。そうすると、
テストデータTDはシフトレジスタ６で直列信号
形態から並列信号形態に変換されてテスト回路２
に供給され、この結果テスト回路２によりロジツ
ク回路１に対する所定のテストが行なわれてロジ
ツク回路１からそのテスト結果に相当するデータ
が出力される。このとき、上記テストデータTD
の特定の１ビツトは“０”レベルに設定してお
く。そうすると、シフトレジスタ６からは“０”
レベルの選択制御信号SSが発生され、これによ
り選択回路８はデータ入力端子３側のゲートが
閉、ロジツク回路１側のゲートが開となるため、
出力端子４には上記ロジツク回路１の出力データ
が導かれ出力される。かくしてロジツク回路１の
テスト回がなされる。

一方、入力バツフア回路３ａおよび出力バツフ
ア回路４ａの直流テストを行なう場合は、テスト
用入力端子７から選択制御信号用の特定の１ビツ
トを“１”レベルとしたテストデータTDをシフ
トクロツクCKとともに入力する。そうすると、
シフトレジスタ６からは“１”レベルの選択制御
信号SSが発生されるため、選択回路８はデータ
入力端子３側がゲート側、ロジツク回路１側が閉
状態となる。したがつて、この状態でデータ入力
端子３にテスト電圧を供給すると、このテスト電
圧は、入力バツフア回路３ａを経たのち、迂回回
路９を介して選択回路８に入力され、この選択回
路８から出力バツフア回路４ａに供給される。そ
して、テスト電圧は、この出力バツフア回路４ａ
を通過して出力端子４から出力される。したがつ
て、検査者はこの出力端子４の出力電圧を検出す
ることにより、入力バツフア回路３ａおよび出力
バツフア回路４ａの良否を判定できる。

このように本実施例であれば、テストデータ
TDを直列入力してこれをシフトレジスタ６で並
列信号形態に変換してテスト回路２に供給するよ
うにしたので、テスト用入力端子７は上記テスト
データTDの入力用ピンとシフトレジスタ６のシ
フトクロツクCKの入力用ピンとからなる計２本
の端子で済むことになり、この結果従来に比べて
ピン数が大幅に低減されてパツケージの小形化を
図ることができる。また、選択回路８および迂回
回路９を設けてデータ入力端子３側とロジツク回
路１側とを択一的に選択するようにしたので、入
力バツフア回路３ａおよび出力バツフア回路４ａ
の直流テストの場合に、テスト用の電圧を迂回回
路９を通すことによりロジツク回路１を通さずに
入力バツフア回路３ａから出力バツフア回路４ａ
へ直接供給することができる。この結果、テスト
電圧をロジツク回路１の入力設定条件には何等制
限を受けることなく供給することができ、しかも
ロジツク回路１を通過しないことから高速にテス
トを行なうことができ、これによりテストを簡単
化するとともにテスト時間を短縮することができ
る。

尚、本考案は上記実施例に限定されるものでは
なく、例えば直並列変換回路および選択回路の構
成や、ロジツク回路の種類、テストの種類、入出
力端子のピンの数等については、本考案の要旨を
逸脱しない範囲で種々変形して実施できる。

〔考案の効果〕

以上詳述したように本考案は、データ入力端子
から入力されたのち入力回路を通過したデータを
迂回回路により集積回路本体を迂回して流路さ
せ、この迂回されたデータと集積回路本体から出
力されたデータとを、選択回路により択一的に選
択して出力回路に供給するように構成し、これに
より上記出力回路をテストする場合には、上記迂
回回路により集積回路本体を迂回したデータが出
力回路に供給されるようにしたものである。

したがつて本考案によれば、出力回路の直流テ
ストのために集積回路本体のデータ入力端子を使
用するにも拘らず、集積回路本体の入力設定条件
を気にすることなく出力回路の直流テストを行な
うことができ、これにより出力回路の直流テスト
を簡単かつ短時間にしかも少数の入力端子により
行なうことができる集積回路を提供することがで
きる。

【図面の簡単な説明】

第１図は本考案の一実施例における集積回路の
構成を示すブロツク図、第２図は従来の集積回路
の構成を一例を示すブロツク図である。 １……ロジツク回路、２……テスト回路、３…
…データ入力端子、３ａ……入力バツフア回路、
４……出力端子、４ａ……出力バツフア回路、６
……シフトレジスタ、７……テスト用入力端子、
７ａ……バツフア回路、８……選択回路、８ａ…
…インバータ、９……迂回回路、TD……テスト
データ、CK……シフトクロツク、SS……選択制
御信号。

Claims (1)

1. 【実用新案登録請求の範囲】 集積回路本体およびそのテスト回路をパツケー
   ジ内に収容してなり、データ入力端子から入力さ
   れたデータを上記集積回路本体に供給するととも
   に、テスト用入力端子から入力されたテスト用デ
   ータを上記テスト回路に供給し、かつ上記集積回
   路本体から出力されたデータを出力回路を介して
   データ出力端子から出力するように構成された集
   積回路において、 前記データ入力端子から入力されたデータを、
   前記集積回路本体を迂回して流路させるための迂
   回回路と、 この迂回回路により前記集積回路本体を迂回さ
   れたデータと前記集積回路本体から出力されたデ
   ータとを択一的に選択して前記出力回路に供給す
   るための選択回路と、 前記テスト用入力端子から入力されたテスト用
   データの特定のビツトを選択制御信号として前記
   選択回路に供給し、この選択制御信号に応じて前
   記選択回路のデータ選択動作を制御するための回
   路とを具備し、 前記出力回路の直流テストを行なう場合には、
   前記テスト用データの特定のビツトに応じて、前
   記迂回回路により前記集積回路本体を迂回された
   データが前記選択回路により選択されて前記出力
   回路に供給されることを特徴とする集積回路。