JPH1131759A - 吸湿保護膜を有する実装回路基板及び実装回路基板の吸湿保護膜形成方法 - Google Patents

Abstract

(57)【要約】 【課題】 防湿性を備え、しかも冷熱サイクルに対する
信頼性が確保される吸湿保護膜を有する実装回路基板及
び、実装回路基板の吸湿保護膜形成方法を提供する。 【解決手段】 異方性導電膜１０を介してＬＳＩベアチ
ップ１１のフリップチップ実装が為された実装回路基板
２上の少なくとも異方性導電膜１０の露出部分１０ａ、
１０ｂを覆う吸湿保護膜３を成膜させる。この吸湿保護
膜３はＤＬＣコート層あるいは窒化シリコン層で構成さ
れ、その膜厚は５００オングストローム以下に構成され
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、耐吸湿性を有する
実装回路基板ならびに実装回路基板の吸湿保護方法に関
し、とりわけ異方性導電膜が搭載され、さらに耐吸湿性
を有する実装回路基板ならびに、異方性導電膜が搭載さ
れた実装回路基板の吸湿保護膜形成方法に関するもので
ある。

【０００２】

【従来の技術】近年、ノート型パソコンをはじめとして
様々な情報通信機器等が、薄型軽量の小型化・信号の高
速化といった技術革新の流れにある。この流れにあっ
て、半導体装置や電子部品の多ピン狭ピッチ領域への実
装をベアチップを用いて行う技術が強く要請されるに至
っている。

【０００３】このような要請から、半導体チップの実装
方法としてマルチチップモジュールを構成する、フリッ
プチップ実装等が注目されている。このフリップチップ
実装における接続方法としては、以下のものが知られて
いる。

【０００４】すなわち、半導体チップ接続パッド上に高
融点はんだによるバンプを形成し、実装配線板上にはん
だプリコートを行って接続するはんだフリップチップ
法、半導体チップ接続パッド上にＡｕスタッドバンプを
形成させ、Ａｇペースト等の導電性ペーストをスタッド
バンプ上に適量転写した後、直接実装配線板上にマウン
ト接続する導電性樹脂フリップチップ法、あるいは、半
導体チップ接続パッド上にＡｕバンプを形成し、フイル
ム状の導電接着剤とりわけ異方性導電接着膜を介してフ
リップチップ実装を行うベアチップ実装技術等がある。

【０００５】これらの内でも、異方性導電接着膜を介し
てフリップチップ実装を行うベアチップ実装技術は、は
んだバンプ間を接続するフリップチップ実装技術等に比
べ、より狭ピッチの接続を可能にするという特徴があ
る。さらに、封止工程・洗浄工程がなく簡便であるとい
う特徴を有する。

【０００６】

【発明が解決しようとする課題】ところが、前記のよう
な技術において、異方性導電膜の接着力は吸湿すること
で弱くなり、吸湿に対する信頼性が低下するという問題
があった。そこで、例えば従前のはんだパンプ間を接続
するフリップチップ実装技術等において封止として用い
られていた樹脂を流用して、ベアチップを接続している
異方性導電膜をベアチップとともにポッティングする等
の構成で、異方性導電膜を覆って、外部の水分から遮断
する方法が提案された。

【０００７】しかしながら、このような封止用樹脂によ
って被覆を設ける構成では、その一方において吸湿に対
する信頼性は高くなるものの、他方においてベアチップ
やサブストレートとは熱膨張係数の異なる物質が新たに
一種類積載されることになるため、これによって冷熱サ
イクルに対する信頼性が低下するという不都合の生じる
ことが実験で確認されている。

【０００８】また、樹脂によるポッティングでは実装済
み回路基板上の必要な一部分だけを選択的に被覆するの
に不適当であるという欠点があった。

【０００９】本発明は前記のような従来技術における問
題点を解決するためなされたもので、部分的あるいは全
体的に吸湿防止対策を要する実装済み回路基板の当該部
分あるいは全部についてＤＬＣ（Ｄｉａｍｏｎｄ Ｌｉ
ｋｅ Ｃａｒｂｏｎ）コート等の吸湿保護膜を成膜する
ことにより吸湿を軽減し、さらに吸湿保護膜をオングス
トロームオーダーの薄膜で構成することにより、冷熱サ
イクルに対する信頼性に優れる吸湿保護膜を有する実装
回路基板を提供し、さらにこれら吸湿保護膜の形成方法
を提供することを目的とする。

【００１０】

【課題を解決するための手段】前記の課題を解決するた
め本発明の請求項１に係る吸湿保護膜を有する実装回路
基板は、異方性導電膜を介してベアチップのフリップチ
ップ実装が為された実装回路基板において、前記実装回
路基板上の少なくとも前記異方性導電膜の露出部分を覆
う吸湿保護膜が成膜されたことを特徴とする。

【００１１】前記の構成によれば、とりわけ吸湿保護が
要求される異方性導電膜の露出部分が吸湿保護膜によっ
て覆われる結果、吸湿保護膜による水分の遮断によって
異方性導電膜の吸湿が防止される。

【００１２】本発明の請求項２に係る吸湿保護膜を有す
る実装回路基板は、請求項１記載のものにおいて、前記
吸湿保護膜がＤＬＣコート層であることを特徴とする。

【００１３】前記の構成によれば、ダイヤモンド状炭素
（Ｄｉａｍｏｎｄ Ｌｉｋｅ Ｃａｒｂｏｎ）による被
膜が形成されることで、水分の確実な遮断がなされる。

【００１４】本発明の請求項３に係る吸湿保護膜を有す
る実装回路基板は、請求項２記載のものにおいて、前記
ＤＬＣコートによる吸湿保護膜の膜厚を、１０ｎｍ以上
１μｍ以下に構成したことを特徴とする。

【００１５】前記の構成によれば、ダイヤモンド状炭素
による被膜形成で水分の確実な遮断がなされ、かつ薄い
膜厚形成によって熱膨張により発生する応力の影響が軽
減される。

【００１６】本発明の請求項４に係る吸湿保護膜を有す
る実装回路基板は、請求項１記載のものにおいて、前記
吸湿保護膜が窒化シリコン層であることを特徴とする。

【００１７】前記の構成によれば、窒化シリコン層によ
る被膜が形成されることで硬度が確保され、かつ、確実
な水分の遮断がなされる。

【００１８】本発明の請求項５に係る吸湿保護膜を有す
る実装回路基板は、請求項４記載のものにおいて、前記
窒化シリコン層による吸湿保護膜の膜厚を１０ｎｍ以上
１μｍ以下に構成したことを特徴とする。

【００１９】前記の構成によれば、窒化シリコンによる
被膜形成で水分の確実な遮断がなされ、また硬度が確保
され、かつ薄い膜厚形成によって熱膨張により発生する
応力の影響が軽減される。

【００２０】本発明の請求項６に係る実装回路基板の吸
湿保護膜形成方法は、異方性導電膜を介してベアチップ
のフリップチップ実装が為された実装回路基板上に、吸
湿保護膜を少なくとも前記異方性導電膜の露出部分を覆
うように形成させることを特徴とする。

【００２１】前記の構成によれば、吸湿保護膜が異方性
導電膜の露出部分を覆うように形成され、よって異方性
導電膜が水分から遮断される。

【００２２】本発明の請求項７に係る実装回路基板の吸
湿保護膜形成方法は、請求項６記載のものにおいて、前
記吸湿保護膜をＤＬＣコート層により形成することを特
徴とする。

【００２３】前記の構成によれば、水分の確実な遮断が
可能なＤＬＣコート層の形成がなされる。

【００２４】本発明の請求項８に係る実装回路基板の吸
湿保護膜形成方法は、請求項７記載のものにおいて、前
記ＤＬＣコート層の膜厚を、１０ｎｍ以上１μｍ以下に
成膜させることを特徴とする。

【００２５】前記の構成によれば、水分の確実な遮断が
可能であり、かつ薄い膜厚により、熱膨張により発生す
る応力の影響が軽減されるＤＬＣコート層の成膜がなさ
れる。

【００２６】本発明の請求項９に係る実装回路基板の吸
湿保護膜形成方法は、請求項６記載のものにおいて、前
記吸湿保護膜を窒化シリコン層により形成することを特
徴とする。

【００２７】前記の構成によれば、硬度が確保され、か
つ水分の確実な遮断が可能な窒化シリコン層の形成がな
される。

【００２８】本発明の請求項１０に係る実装回路基板の
吸湿保護膜形成方法は、請求項９記載のものにおいて、
前記窒化シリコン層の膜厚を、１０ｎｍ以上１μｍ以下
に成膜させることを特徴とする。

【００２９】前記の構成によれば、硬度が確保され、水
分の確実な遮断が可能であり、かつ薄い膜厚により、熱
膨張により発生する応力の影響が軽減される窒化シリコ
ン層の成膜がなされる。

【００３０】

【発明の実施の形態】以下、この発明の好適な実施形態
を添付図を参照して詳細に説明する。なお、以下に述べ
る実施形態は、この発明の好適な具現例の一部であり、
技術構成上好ましい種々の限定が付されているが、この
発明の範囲は、以下の説明において特にこの発明を限定
する旨の記載がない限り、これらの形態に限られるもの
ではない。

【００３１】本発明の吸湿保護膜を有する実装回路基板
は、部分的あるいは全体的に吸湿防止対策を要する実装
済み回路基板の少なくとも一部分に、発水性、絶縁性の
優れたＤＬＣコート等の吸湿保護膜を成膜させることに
より吸湿特性を改善し、しかも該吸湿保護の膜厚を、冷
熱サイクル下において発生する熱応力による回路基板へ
の影響を軽減可能とする程度に薄い薄膜とすることで、
信頼性を確保する構成としたものである。

【００３２】図１は、本発明の第１実施形態に係る吸湿
保護膜を有する実装回路基板の模式断面図である。図１
に示されるように、本発明の第１実施形態に係る吸湿保
護膜を有する実装回路基板１は、異方性導電膜１０を介
してＬＳＩベアチップ１１のフリップチップ実装が為さ
れた実装回路基板２の表面に、ＤＬＣコート等の吸湿保
護膜３を成膜して構成する。

【００３３】コア基材である実装回路基板２表面には導
体配線２ａが設けられ、一方、ＬＳＩベアチップ１１に
は電極１１ａが設けられ、これらは介在する異方性導電
膜１０により電気的接続がなされる。異方性導電膜１０
は同時に、その有する接着力により、ＬＳＩベアチップ
１１を実装回路基板２表面に積層接着して機械的に接合
させる。なおＬＳＩベアチップ１１の電極１１ａには、
防錆ならびに接触抵抗低減の目的でＡｕバンプ（図示さ
れない）が設けられることがある。

【００３４】ところで異方性導電膜１０はその端部にお
いて、露出部分１０ａ、１０ｂが存在している。こうし
た露出部分１０ａ、１０ｂは外気にさらされることによ
り吸湿して、その導電特性や接着特性を劣化させ易い。

【００３５】そこで本発明の構成では、吸湿保護膜３を
少なくとも異方性導電膜１０のこれら露出部分１０ａ、
１０ｂを覆い封じる領域に成膜させる。これにより、異
方性導電膜１０の露出部分１０ａ、１０ｂを防湿するこ
とができる。

【００３６】このような吸湿保護膜３は、ＤＬＣ被膜
（ＤＬＣコート）あるいは窒化シリコン被膜（ＳｉＮコ
ート）によるものが好ましい。

【００３７】ＤＬＣコートは、ダイヤモンド状炭素（Ｄ
ｉａｍｏｎｄ Ｌｉｋｅ Ｃａｒｂｏｎ）の被膜であ
り、軟質金属に対する凝着性と耐摩耗性に代表される優
れたトライボロジー特性を備え、広く金型・治工具・摺
動部品に広範囲に適用されている密着性の高い硬質薄膜
である。

【００３８】ＤＬＣコートは、一般的に高真空中で炭化
水素ガス（Ｃ₂ Ｈ₂ 、ＣＨ₄ 、Ｃ₆Ｈ₆ など）をプラズ
マ放電によりイオン化し、この炭化水素イオンを、異方
性導電膜を介してフリップチップ実装済みの基板に印加
した負のバイアス電圧により加速衝突させ成膜させる。

【００３９】このＤＬＣコートは、濃度によって撥水
性、絶縁性をコントロールできるため、たとえば実装後
の回路基板にマスク等を施さずにＤＬＣコートしても、
配線の絶縁特性を維持したままで、実装回路基板の所望
する部分あるいは実装回路基板全面に耐吸湿特性を付与
することができる。

【００４０】また、ＤＬＣコートは金等のように表面が
酸化していない金属には被膜を形成させないため、部品
を実装するランド等に予め金めっき等を施せば、部品実
装前のコートも可能である。

【００４１】ところで、ＬＳＩベアチップ１１等の電子
部品は通電により一般的に発熱するから、周囲の構成部
材にも熱伝達されて昇温するが、各構成部材によって熱
膨張係数が異なるから、この結果接合界面において応力
が発生する。

【００４２】とりわけ、電子機器の作動と停止が反復さ
れる使用条件では、チップ昇温と冷却が反復されるか
ら、各構成部材の膨張と収縮も反復されることになり、
接合界面においてクラックの発生や剥離といった不都合
が生じるおそれがさらに増大する。

【００４３】このような熱膨張係数の差に基づく応力発
生は、構成部材が厚く形成されている場合に特に顕著と
なることが確認されている。そこで本発明では、前記吸
湿保護膜３の膜厚を薄く形成させることによって、熱膨
張／収縮にともなう応力特性を改善させるものである。

【００４４】ところで、吸湿保護膜３の膜厚が厚い場合
は水分の遮断特性は改善されるが、一方において前記の
ように熱応力特性が劣化する。逆に、膜厚を薄くすると
熱応力特性は改善されるが、一方において耐候性が劣化
することになる。加えて、膜厚が薄い場合、表面からの
水分子などの浸透通過、すなわちパーミアビリティの劣
化という問題も発生する。

【００４５】したがって本発明の構成においては、前記
各特性を勘案して、これらのトレードオフによって最適
な膜厚が決定される。例えば、前記のＤＬＣコートある
いはＳｉＮコートの場合、使用環境や接合材質などにも
よるが、一例として１０ｎｍ以上１μｍ以下程度に膜厚
を形成させることが好ましい。また、４０ｎｍ以上５０
０ｎｍ以下に膜厚を形成させることが更に好ましい。

【００４６】以下、本発明の吸湿保護膜の形成方法の実
施の形態を述べる。図２は、本発明の第２実施形態とし
て、ＤＬＣによる吸湿保護膜の形成方法の一実施例を示
す模式図である。

【００４７】同図に示されるように、本実施形態では原
料の炭化水素ガスとして気化したベンゼン５０を用い、
プラズマ源として熱フィラメント５１とリフレクタ５２
とアノード５３との３極構造からなる直流放電イオン源
５４を利用して、イオンプレーティング法に基づき被成
膜物である実装回路基板（以下、基板と略記する）５５
にＤＬＣ膜を成膜する。

【００４８】また、図示されていないが、適切なマスク
パターンを用いて被成膜物を部分的にマスキングするこ
とにより、基板５５の所望部分のみにＤＬＣ膜を成膜さ
せることが可能である。例えば、基板５５上に搭載され
て一部分が露出している異方性導電膜の露出部分を含
み、該露出部分よりも広い範囲の開口を有するマスクパ
ターンを適用することにより、異方性導電膜の露出部分
を選択的に覆うＤＬＣ膜を成膜させることが可能にな
る。

【００４９】また、形成されたＤＬＣ膜の膜厚はイオン
プレーティング装置の操業条件を調節することにより制
御可能であり、熱膨張係数の差による発生応力を低減さ
せるのに適切な膜厚、好ましくは１０ｎｍ以上１μｍ以
下、さらに好ましくは４０ｎｍ以上５００ｎｍ以下に制
御される。

【００５０】図３は、本発明の第３実施形態として、Ｄ
ＬＣによる吸湿保護膜の形成方法の他の実施例としてＲ
Ｆスパッタリングによる成膜を示す模式図である。

【００５１】同図に示されるように、本実施形態ではＲ
Ｆ電極６０を用いて加速した気体イオン６１（アルゴン
ガスイオン）を高速でターゲットである固体炭素源６２
を叩き、発生した活性状態の炭素原子によって基板６３
上にＤＬＣ被膜を形成させる。

【００５２】また、形成されたＤＬＣ膜の膜厚はＲＦス
パッタリング装置の操業条件を調節することにより制御
可能であり、熱膨張係数の差による発生応力を低減させ
るのに適切な膜厚、好ましくは１０ｎｍ以上１μｍ以
下、さらに好ましくは４０ｎｍ以上５００ｎｍ以下に制
御される。

【００５３】このＲＦスパッタリングにより、とりわけ
水素を含まないＤＬＣ膜の形成が可能になる。なお、こ
のような水素を排除したＤＬＣ膜の形成には、ＲＦスパ
ッタリングの他にも電子ビーム蒸発、陰極アーク放電を
利用することもできる。

【００５４】図４は、本発明の第４実施形態として、Ｄ
ＬＣによる吸湿保護膜の形成方法の他の実施例としてイ
オンビームスパッタによる成膜を示す模式図である。

【００５５】同図に示されるように、本実施形態ではイ
オンガン７０とアシストガン７１がターゲット７２に対
して斜に配置される。イオンガン７０によるイオンの発
生は、図示されない熱陰極電子衝撃型のイオン源や、冷
陰極放電、低電圧アーク放電（いずれも図示されない）
が適用される。

【００５６】イオンガン７０から発生したイオンビーム
は斜方向でターゲット７２に入射し、活性状態の炭素原
子を発生させ、この炭素原子に基づいて基板７３上にＤ
ＬＣ被膜を形成させる。一方アシストガン７１は、スパ
ッタされた正イオンのターゲットへの逆流や、負イオン
およびγ電子の加速等の制御に寄与する。

【００５７】なお、前記と同様に、適切なマスクパター
ン（図示されない）を用いて被成膜物を部分的にマスキ
ングすることにより、基板７３の所望部分のみにＤＬＣ
膜を成膜させることが可能である。例えば、基板７３上
に搭載されて一部分が露出している異方性導電膜の露出
部分を含み、該露出部分よりも広い範囲の開口を有する
マスクパターンを適用することにより、異方性導電膜の
露出部分を選択的に覆うＤＬＣ膜を成膜させることが可
能になる。

【００５８】また、成膜されたＤＬＣ膜の膜厚はイオン
ビームスパッタ装置の操業条件を調節することにより制
御可能であり、熱膨張係数の差による発生応力を低減さ
せるのに適切な膜厚、好ましくは１０ｎｍ以上１μｍ以
下、さらに好ましくは４０ｎｍ以上５００ｎｍ以下に制
御される。

【００５９】図５は、本発明の第５実施形態として、Ｒ
Ｆスパッタリングによる窒化シリコン（ＳｉＮ）の吸湿
保護膜の形成方法を示す模式図である。

【００６０】同図に示されるように、本実施形態ではＲ
Ｆ電極８０を用いて加速し、Ａｒ（アルゴン）ガスと窒
素ガスの混合気体をプラズマ化した気体イオン８１を高
速でシリコンターゲット８２に衝突させ、発生した活性
状態のシリコン原子および原子状窒素によって基板８３
上にＳｉＮｘ（ｘ＝１．０〜１．３）の膜をスパッタ成
膜させる。

【００６１】成膜されたＳｉＮｘ（ｘ＝１．０〜１．
３）膜の膜厚はＲＦスパッタリング装置の操業条件を調
節することにより制御可能であり、熱膨張係数の差によ
る発生応力を低減させるのに適切な膜厚、好ましくは１
０ｎｍ以上１μｍ以下、さらに好ましくは４０ｎｍ以上
５００ｎｍ以下に制御される。

【００６２】さらに前記実施形態と同様に、適切なマス
クパターン（図示されない）を用いて基板８３を部分的
にマスキングすることにより、基板８３の所望部分のみ
にＳｉＮ膜を成膜させることが可能である。例えば、基
板８３上に搭載されて一部分が露出している異方性導電
膜の露出部分を含み、該露出部分よりも広い範囲の開口
を有するマスクパターンを適用することにより、異方性
導電膜の露出部分を選択的に覆うＳｉＮ膜を成膜させる
ことが可能になる。

【００６３】なお、本発明の吸湿保護膜については、発
水性、絶縁性に優れた薄膜であれば特に限定されず、前
述したＤＬＣ膜あるいはＳｉＮ膜以外の堆積膜なども適
用が可能である。

【００６４】上述のように本発明によれば、異方性導電
膜を介してフリップチップ実装済みの実装回路基板等に
ＤＬＣコート等の撥水性、絶縁性に優れた吸湿保護膜を
成膜することによって、吸湿に対する信頼性が高く、ま
た、オングストロームオーダーあるいはナノメートルオ
ーダーの薄膜により冷熱サイクルに対する信頼性も維持
可能な実装基板を供給することができる。

【００６５】

【発明の効果】以上詳述したように、本発明の請求項１
に係る吸湿保護膜を有する実装回路基板は、異方性導電
膜を介してベアチップのフリップチップ実装が為された
実装回路基板上の少なくとも異方性導電膜の露出部分を
覆う吸湿保護膜が成膜された構成とするものであるか
ら、とりわけ吸湿保護が要求される異方性導電膜の露出
部分を吸湿保護膜によって覆う結果、吸湿保護膜が水分
を遮断して、異方性導電膜の吸湿による接着特性などの
劣化を極めて効果的に防止できる。

【００６６】本発明の請求項２に係る吸湿保護膜を有す
る実装回路基板は、請求項１記載のものにおいて、吸湿
保護膜をＤＬＣコート層で構成するから、ダイヤモンド
状炭素による被膜により水分を確実な遮断することが可
能になる。

【００６７】本発明の請求項３に係る吸湿保護膜を有す
る実装回路基板は、請求項２記載のものにおいて、ＤＬ
Ｃコートによる吸湿保護膜の膜厚を１０ｎｍ以上１μｍ
以下に構成するものであるから、ダイヤモンド状炭素に
よる被膜形成で水分を確実に遮断でき、かつ形成される
膜厚を薄くすることによって熱膨張により発生する応力
の影響を軽減させることが可能になる。

【００６８】本発明の請求項４に係る吸湿保護膜を有す
る実装回路基板は、請求項１記載のものにおいて、吸湿
保護膜を窒化シリコン層で構成するものであるから、硬
度特性にすぐれる窒化シリコン層被膜が形成されること
で硬度を確保でき、かつ、確実な水分の遮断が可能にな
る。

【００６９】本発明の請求項５に係る吸湿保護膜を有す
る実装回路基板は、請求項４記載のものにおいて、窒化
シリコン層による吸湿保護膜の膜厚を１０ｎｍ以上１μ
ｍ以下に構成するものであるから、窒化シリコンによる
被膜形成で水分を確実に遮断でき、また硬度が確保で
き、かつ形成される膜厚を薄くすることによって熱膨張
により発生する応力の影響を軽減させることが可能にな
る。

【００７０】本発明の請求項６に係る実装回路基板の吸
湿保護膜形成方法は、異方性導電膜を介してベアチップ
のフリップチップ実装が為された実装回路基板上に、吸
湿保護膜を少なくとも前記異方性導電膜の露出部分を覆
うように形成させるものであるから、吸湿保護膜が異方
性導電膜の露出部分を覆うように形成でき、よって異方
性導電膜を水分から遮断可能な吸湿保護膜を形成させる
ことが可能になる。

【００７１】本発明の請求項７に係る実装回路基板の吸
湿保護膜形成方法は、請求項６記載のものにおいて、吸
湿保護膜をＤＬＣコート層により形成するものであるか
ら、水分の確実な遮断が可能なＤＬＣコート層を実装回
路基板の、とりわけ水分遮断が必要な異方性導電膜の露
出部分上に、これを覆うように形成させることが可能に
なる。

【００７２】本発明の請求項８に係る実装回路基板の吸
湿保護膜形成方法は、請求項７記載のものにおいて、前
記ＤＬＣコート層の膜厚を１０ｎｍ以上１μｍ以下に成
膜させるものであるから、水分の確実な遮断が可能にな
り、かつ薄い膜厚により、熱膨張により発生する応力の
影響を軽減できるＤＬＣコート層を成膜させることが可
能になる。

【００７３】本発明の請求項９に係る実装回路基板の吸
湿保護膜形成方法は、請求項６記載のものにおいて、吸
湿保護膜を窒化シリコン層により形成させるものである
から、窒化シリコンによって硬度を確保でき、かつ水分
の確実な遮断が可能な窒化シリコン層を成膜させること
が可能になる。

【００７４】本発明の請求項１０に係る実装回路基板の
吸湿保護膜形成方法は、請求項９記載のものにおいて、
窒化シリコン層の膜厚を好ましくは１０ｎｍ以上１μｍ
以下、さらに好ましくは４０ｎｍ以上５００ｎｍ以下に
成膜させるものであるから、硬度を確保でき、水分の確
実な遮断が可能であり、かつ薄い膜厚により、熱膨張に
より発生する応力の影響を軽減できる窒化シリコン層を
成膜させることが可能になる。

【図面の簡単な説明】

【図１】本発明の第１実施形態に係る吸湿保護膜を有す
る実装回路基板の模式断面図である。

【図２】本発明の第２実施形態に係る、ＤＬＣによる吸
湿保護膜の形成方法を示す模式図である。

【図３】本発明の第３実施形態に係る、ＤＬＣによる吸
湿保護膜の形成方法としてＲＦスパッタリングによる成
膜を示す模式図である。

【図４】本発明の第４実施形態に係る、ＤＬＣによる吸
湿保護膜の形成方法としてイオンビームスパッタによる
成膜を示す模式図である。

【図５】本発明の第５実施形態に係る、ＲＦスパッタリ
ングによる窒化シリコン（ＳｉＮ）の吸湿保護膜の形成
方法を示す模式図である。

【符号の説明】

１…本発明に係る吸湿保護膜を有する実装回路基板、２
…実装回路基板、２ａ…導体配線、３…吸湿保護膜、１
０…異方性導電膜、１０ａ…露出部分、１０ｂ…露出部
分、１１…ＬＳＩベアチップ、１１ａ…電極

Claims (10)

【特許請求の範囲】
1. 【請求項１】 異方性導電膜を介してベアチップのフリ
   ップチップ実装が為された実装回路基板において、 前記実装回路基板上の少なくとも前記異方性導電膜の露
   出部分を覆う吸湿保護膜が成膜されたことを特徴とする
   吸湿保護膜を有する実装回路基板。
2. 【請求項２】 前記吸湿保護膜がＤＬＣコート層である
   ことを特徴とする請求項１記載の吸湿保護膜を有する実
   装回路基板。
3. 【請求項３】 前記ＤＬＣコート層の膜厚を、１０ｎｍ
   以上１μｍ以下に構成したことを特徴とする請求項２記
   載の吸湿保護膜を有する実装回路基板。
4. 【請求項４】 前記吸湿保護膜が窒化シリコン層である
   ことを特徴とする請求項１記載の吸湿保護膜を有する実
   装回路基板。
5. 【請求項５】 前記ＳｉＮ層の膜厚を、１０ｎｍ以上１
   μｍ以下に構成したことを特徴とする請求項４記載の吸
   湿保護膜を有する実装回路基板。
6. 【請求項６】 異方性導電膜を介してベアチップのフリ
   ップチップ実装が為された実装回路基板上に、吸湿保護
   膜を少なくとも前記異方性導電膜の露出部分を覆うよう
   に形成させることを特徴とする実装回路基板の吸湿保護
   膜形成方法。
7. 【請求項７】 前記吸湿保護膜をＤＬＣコート層により
   形成することを特徴とする請求項６記載の実装回路基板
   の吸湿保護膜形成方法。
8. 【請求項８】 前記ＤＬＣコート層の膜厚を、１０ｎｍ
   以上１μｍ以下に成膜させることを特徴とする請求項７
   記載の実装回路基板の吸湿保護膜形成方法。
9. 【請求項９】 前記吸湿保護膜を窒化シリコン層により
   形成することを特徴とする請求項６記載の実装回路基板
   の吸湿保護膜形成方法。
10. 【請求項１０】 前記窒化シリコン層の膜厚を、５１０
    ｎｍ以上１μｍ以下に成膜させることを特徴とする請求
    項９記載の実装回路基板の吸湿保護膜形成方法。