JPH06204282A - ハーメチックシール集積回路 - Google Patents

ハーメチックシール集積回路

Info

Publication number
JPH06204282A
JPH06204282A JP5236014A JP23601493A JPH06204282A JP H06204282 A JPH06204282 A JP H06204282A JP 5236014 A JP5236014 A JP 5236014A JP 23601493 A JP23601493 A JP 23601493A JP H06204282 A JPH06204282 A JP H06204282A
Authority
JP
Japan
Prior art keywords
integrated circuit
ceramic
containing silicon
oxygen
passivation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5236014A
Other languages
English (en)
Inventor
Keith W Michael
ウィントン ミッシェル ケイス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dow Silicones Corp
Original Assignee
Dow Corning Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dow Corning Corp filed Critical Dow Corning Corp
Publication of JPH06204282A publication Critical patent/JPH06204282A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

(57)【要約】 【目的】 ハーメチックシール集積回路の提供。 【構成】 これらの集積回路は、一次不動態化層と該不
動態化層に開口している１個以上のボンド・パッドを備
えた回路のサブアセンブリから成る。その一次不動態化
層に物理蒸着法（ＰＶＤ）又は化学蒸着法（ＣＶＤ）に
よってケイ素を含有するセラミック層を付加する。さら
に、そのセラミック層は、開口が一次不動態化層に存在
する開口より小さく、かつそれによってボンド・パッド
がより効果にシールされるようにボンド・パットの一部
も被覆する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、環境から保護される集
積回路に関する。これらの集積回路は、製造コストが低
くかつ優れた性能と信頼度を有する。
【０００２】
【従来の技術】最近の電子回路は、水分、イオン、熱お
よび摩耗のような広範囲の環境条件に耐えれなければな
らない。かかる電子回路を該環境条件にさらすのを最小
限にすることによって、電子回路の性能、信頼度および
寿命を高めるために、相当量の仕事が種々の保護手段に
向けられてきた。
【０００３】電子回路を保護する多くの従来の方法は、
回路の相互接続後に回路の密封又はエンキヤプスレーシ
ョンを含む。例えば、シリコーン、ポリイミド、エポキ
シド、他の有機物質およびプラスチックの保護層を使用
することが知られている。しかしながら、かかる材料
は、殆んどが環境の水分およびイオンを浸透させるので
極めて限定される。同様に、相互に接続された回路はセ
ラミック・パ−ケ−ジ内に密封されている。この方法は
装置の信頼度の向上には比較的有効であって、最近特定
の用途に使用されている。しかしながら、この方法に伴
う寸法、重量およびコストの増加は電子産業における広
範囲な用途を妨げている。
【０００４】電子デバイス上に軽量セラミック保護塗料
の使用も示唆されている。例えば、米国特許第４，７５
６，９７７号および第４，７４９，６３１号は、気密バ
リヤー用に水素シルセスキオキサンおよびシリケート・
エステルからそれぞれ誘導されたセラミック・シリカ塗
料並びにさらに別のセラミック層の使用を開示してい
る。本発明者らは、かかる塗料がウエーハの段階で集積
回路に塗布されて、外部接点が後で塗膜部分を除去する
ことによって開放されても、得られた回路はハーメチッ
クシールのままで高い信頼度と寿命を示すことを見出し
た。
【０００５】ウエーハ段階での回路のシールも技術的に
知られている。例えば、製造された集積回路を化学蒸着
法によってシリカおよび／または窒化ケイ素のようなセ
ラミック材料でコーティングすることが知られている。
これらの被膜は、次にリード線を付加するためにボンド
・パッドにおいてエッチングされる。しかしながら、こ
の方法で塗工したウエーハは、特にボンド・パッドの部
分で劣化する。
【０００６】
【発明が解決しようとする課題】本発明者らは、集積回
路の気密保護に伴う前記問題点を、ＣＶＤ法で付加した
さらに別のセラミック層でシールすることによって解決
した。
【０００７】
【課題を解決するための手段】本発明は、ハーメチック
シール集積回路に関する。これらの集積回路は、一次不
動態化層および該不動態層に開口した１個以上のボンド
・パッドを有する回路サブアセンブリから成る。その一
次不動態化層に、物理蒸着法（ＰＶＤ）又は化学蒸着法
（ＣＶＤ）によってケイ素を含有するセラミック層を付
加する。さらに、そのセラミック層は、開口が一次不動
態化層およびボンド・パッドに存在する開口より小さ
く、それによってボンド・パッドがより効果的にシール
されるようにボンド・パッドの一部も被覆する。
【０００８】また、本発明は、かかる集積回路の製造法
に関する。該方法は、回路サブアセンブリ全体の上にＰ
ＶＣ又はＣＶＣ法によって１層以上のセラミック層を付
加し、ボンド・パッドを被覆するセラミック層の少なく
とも一部を除去することから成る。
【０００９】
【作用】本発明は、集積回路は、一次不動態化層の上に
セラミック被膜を付加することによってハーメチックシ
ールすることができるという我々の発見に基づく。これ
らのシールされた回路は回路の信頼性と性能を高める。
さらに、このプロセスは一般にウエーハの段階で実施さ
れるから、製造を単純化することができ、従ってコスト
を下げることができる。
【００１０】
【実施例】本発明に使用される集積回路のサブアセンブ
リは決定的なものではなくて、技術的に既知のもの或い
は工業的に製造されているものはいずれも有用である。
該集積回路の製造に用いられる方法は周知であって本発
明には決定的なものではない。その集積回路の例として
は、エピタキシヤル層を成長させている半導体基板（例
えば、シリコン、ガリウム・アーセナイド等）から成る
ものである。このエピタキシヤル層は適当にドーピング
されて、デバイスの活性領域を構成するＰＮ−接合領域
を形成する。これらの活性領域はダイオードとトランジ
スタであって、それらは適当なパターンの金属層によっ
て相互に接続される集積回路を形成する。これらの相互
接続層は回路サブアセンブリの外面上の外部接点で終わ
る。
【００１１】集積回路の外表面を保護するために、一次
不動態化層（不活性層）を付加し、次にボンド・パッド
部においてその不動態化層をエッチングし後続の回路の
ダイシングおよび相互接続をさせて、能動デバイスを形
成する。図１は、かかる半導体基板の横断面を示し、
（１）は半導体基板、（２）はボンド・パッド、そして
（３）は不動態化層である。これらのプロセスは一般に
ウエーハの段階で行われる。
【００１２】上記の不動態化層は、通常ＣＶＤ法によっ
て蒸着される１層以上の被膜から成る。これらの被膜
は、例えば、シランおよび酸素、亜酸化窒素、窒素、ア
ンモニア等のような前駆物質から誘導されたシリカ、窒
化ケイ素又はシリコン・オキシニトリドから成る。
【００１３】これらの集積回路は不動態化層を有するに
もかかわらず、それらは環境によって損われる傾向にあ
る。例えば、その不動態化層は欠陥や割れを介して水お
よび／または種々の分解性イオンの浸透を受ける傾向に
ある。上記のように、産業界はこれらの問題を集積回路
の相互接続後にさらに別の保護手段によって解決する試
みを行ってきた。一方、本発明は集積回路の相互接続前
にさらに別の手段を採ることを記載する。
【００１４】本発明の方法において、上記回路は一次不
動態化層をＰＶＤ又はＣＶＤ法によるさらに別の１層以
上のセラミック層で被覆することによってシールされ
る。これを図１に示す、図の（４）がさらに別のセラミ
ック層である。これらのセラミック層は、例えばケイ素
・酸素を含有する被膜、ケイ素を含有する被膜、ケイ素
・炭素を含有する被膜、ケイ素、窒素を含有する被膜、
ケイ素・酸素・炭素を含有する被膜、ケイ素・酸素・炭
素・窒素を含有する被膜および／またはダイヤモンド状
炭素被膜を含む。
【００１５】かかるセラミック被膜を形成する材料およ
び方法は、本発明に決定的なものではなく多くのものが
知られている。適用できる方法としては、例えば、ＣＶ
Ｄ法、光化学蒸着法、プラズマ促進化学蒸着法（ＰＥＣ
ＶＤ）、電子サイクロトロン共鳴法（ＥＣＲ）、ジェッ
ト蒸着法、電子ビーム蒸着法、等を含む。これらの方法
は蒸着した物質にエネルギーを加えて必要な反応をさせ
たり、材料の固体試料にエネルギーを集中させて付着を
させる。
【００１６】ＣＶＤ法における被膜は、加熱された基質
上に必要な前駆体ガスを通すことによって蒸着される。
前駆体ガスが加熱表面と接触すると、それらは反応して
被膜を蒸着する。１００〜１０００℃の範囲内の基質温
度は、必要な被膜の前駆体および厚さに依存してこれら
の被膜を数分〜数時間で形成するのに十分な温度であ
る。必要成らば、反応性の金属を該プロセスに使用して
蒸着を促進することができる。
【００１７】ＰＥＣＶＤ法における必要な前駆体ガスは
それらをプラズマの場に通すことによって反応する。そ
れによって生成された反応性物質は、次に基質に集中さ
れて容易に付着する。一般に、この方法の熱蒸着法より
も優れた点は、低い基質温度を使用できることである。
例えば、２０〜６００℃の基質温度が実用的である。該
プロセスに使用されるプラズマは、電子放電、無線周波
数又はマイクロ波領域の電磁界、レーザ又は粒子ビーム
のような種々のソースから得られるエネルギーから成
る。大部分のプラズマ蒸着法では、中位の電力密度
（０．１〜５ワット／ｃｍ2 ）で無線周波数（１０ｋＨ
ｚ〜１０2 ＭＨｚ）又はマイクロ波（０．１〜１０ＧＨ
ｚの使用が一般に望ましい。しかしながら、使用する前
駆体ガスおよび装置に特別の周波数、電力および圧力を
適合するようにする。
【００１８】ケイ素を含有する被膜の蒸着に適切な方法
は、例えば、（ａ）シラン、ハロシラン、ハロジシラ
ン、ハロポリシラン又はそれらの混合体のＣＶＤ法（化
学蒸着）法、（ｂ）シラン、シロシラン、ハロジシラ
ン、ハロポリシラン又はそれらの混合体のＰＥＣＶＤ法
又は（ｃ）シラン、ハロシラン、ハロジシラン、ハロポ
リシラン又はそれらの混合体の金属補助化学蒸着法（Ｍ
ＡＣＶＤ）を含む。
【００１９】ケイ素・炭素を含有する被膜を蒸着するの
に適当な方法は、例えば、（１）炭素原子が１〜６個の
炭化水素又はアルキルシランの存在下でシラン、アルキ
ルシラン、ハロシラン、ハロジシラン、ハロポリシラン
又はそれらの混合体のＣＶＤ法、（２）炭素原子１〜６
個の炭化水素又はアルキルシランの存在下でシラン、ア
ルキルシラン、ハロシラン、ハロジシラン、ハロポリシ
ラン又はそれらの混合体のＰＥＣＶＤ法又は（３）米国
特許第５，０１１，７０６号にさらに記載されているよ
うなシラシクロブタン又はジシラシクロブタンのＰＥＣ
ＶＤ法を含む。ケイ素、酸素、炭素を含有する被膜の蒸
着をするのに適当な方法は、例えば、（１）炭素原子が
１〜６個の炭化水素又はアルキルシランの存在下、そし
てさらに空気、酸素、オゾン、亜酸化窒素、等のような
酸化性ガスの存在下で、シラン、アルキルシラン、ハロ
シラン、ハロジシラン、ハロポリシラン又はそれらの混
合体のＣＶＤ法、（２）炭素原子が１〜６個の炭化水素
又はアルキルシランの存在下、そしてさらに空気、酸
素、オゾン、亜酸化窒素、等のような酸化性ガスの存在
下でシラン、アルキルシラン、ハロシラン、ハロジシラ
ン、ハロポリシラン又はそれらの混合体のＰＥＣＶＤ法
又は（３）空気、酸素、オゾン、亜酸化窒素、等のよう
な酸化性ガスの存在下で米国特許第５，０１１，７０６
号に記載されているようなシラシクロブタン又はジシラ
シクロブタンのＰＥＣＶＤ法を含む。
【００２０】ケイ素、窒素を含有する被膜の蒸着に適当
な方法は、例えば、（Ａ）アンモニアの存在下でシラ
ン、ハロシラン、ハロジシラン、ハロポリシラン又はそ
れらの混合体のＣＶＤ法、（Ｂ）アンモニアの存在下で
シラン、ハロシラン、ハロジシラン、ハロポリシラン又
はそれらの混合体のＰＥＣＶＤ法、（Ｃ）イオン系又は
加藤ら（Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａ
ｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ， Ｖｏｌ．２２，＃
５，ｐｐ１３２１−１３２３）によって記載されている
ようなＳｉＨ4 −Ｎ2 の混合体のＰＥＣＶＤ法又は
（Ｄ）Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｉｎｔｅｒｎａｔ
ｏｎａｌ，ｐ３４，Ｎｏ．８，１９８７に記載されてい
ような反応性スパッタリング法を含む。
【００２１】ケイ素、酸素、窒素を含有する被膜を蒸着
するのに適当な方法は、例えば、（Ａ）アンモニアの存
在下および空気、酸素、オゾン、亜酸化窒素、等のよう
な酸化性ガスの存在下でシラン、ハロシラン、ハロジシ
ラン、ハロポリシラン又はそれらの混合体のＣＶＤ法、
（Ｂ）アンモニアの存在下および空気、酸素、オゾン、
亜酸化窒素、等のような酸化性ガスの存在下でシラン、
ハロシラン、ハロジシラン、ハロポリシラン又はそれら
の混合体のＰＥＣＶＤ法、（Ｃ）イオン・システム又は
加藤ら（Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａ
ｐｐｌｉｅｄＰｈｙｓｉｃｓ，Ｖｏｌ．２２，＃５，ｐ
ｐ１３２１−１３２３）によって記載されているよう空
気、酸素、オゾン、亜酸化窒素、等のような酸化ガスの
存在下でＳｉＨ4 −Ｎ2 の混合体のＰＥＣＶＤ法又は
（Ｄ）Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｉｎｔｅｒｎａｔ
ｉｏｎａｌ．ｐ３４，Ａｕｇｕｓｔ １９８７に記載さ
れているような空気、酸素、オゾン、亜酸化窒素、等の
存在下での反応性スパッタリングを含む。
【００２２】ケイ素、酸素、を含有する被膜を蒸着する
のに適当な方法は、例えば、（Ａ）空気、酸素、オゾ
ン、亜酸化窒素、等のような酸化性ガスの存在下でシラ
ン、ハロシラン、ハロジシラン、ハロポリシラン又はそ
れらの混合体のＣＶＤ法、（Ｂ）空気、酸素、オゾン、
亜酸化窒素、等のような酸化性ガスの存在下でシラン、
ハロシラン、ハロジシラン、ハロポリシラン又はそれら
の混合体のＰＥＣＶＤ法、（Ｃ）空気、酸素、オゾン、
亜酸化窒素、等のような酸化性ガスの存在下でテトラエ
チルオルトシリケート、メチルトリメトキシシラン、ジ
メチルジメキシシラン、メチル水素シロキサン、ジメチ
ルシロキサン等のＣＶＤ法又はＰＥＣＶＤ法、又は
（Ｄ）米国特許第５，１６５，９５５号記載されている
ような空気、酸素、オゾン、亜酸化窒素、等のような酸
化性ガスの存在下のＣＶＤ法又はＰＥＣＶＤ法を含む。
【００２３】ケイ素、炭素、窒素を含有する被膜を蒸着
するのに適当な方法は、例えば（ｉ）ヘキサメチルシラ
ザンのＣＶＤ法、（ｉｉ）ヘキサメチルジシラザンのＰ
ＥＣＶＤ法、（ｉｉｉ）炭素原子が１〜６個の炭化水素
又はアルキルシランそしてアンモニアの存在下でシラ
ン、アルキルシラン、ハロシラン、ハロジシラン、ハロ
ポリシラン又はそれらの混合体のＣＶＤ法、又は（ｉ
ｖ）炭素原子が１〜６個の炭化水素又はアルキルシラン
の存在そしてさらにアンモニアの存在下でシラン、アル
キルシラン、ハロシラン、ハロジシラン、ハロポリシラ
ン又はそれらの混合体のＰＥＣＶＤ法を含む。
【００２４】ケイ素、酸素、炭素、窒素を含有する被膜
を蒸着に適当な方法は、例えば（ｉ）空気、酸素、オゾ
ン、亜酸化窒素、等の存在下でヘキサメチルジシラザン
のＣＶＤ法、（ｉｉ）空気、酸素、オゾン、亜酸化窒
素、等の存在下でヘキサチルジシラザンのＰＥＣＶＤ
法、（ｉｉｉ）炭素原子が１〜６個の炭化水素又はアル
キルシランの存在下そしてさらにアンモニアおよび空
気、酸素、オゾン、亜酸化窒素、等のような酸化性ガス
の存在下でシラン、アルキルシラン、ハロシラン、ハロ
ジシラン、ハロポリシラン又はそれらの混合体のＣＶＤ
法又は（ｉｖ）炭化原子が１〜６個の炭化水素又はアル
キルシランの存在下そしてさらにアンモニアおよび空
気、酸素、オゾン、亜酸化窒素、等のような酸化性ガス
の存在下でシラン、アルキルシラン、ハロシラン、ハロ
ジシラン、ハロポリシラン又はそれらの混合体のＰＥＣ
ＶＤ法を含む。
【００２５】ダイヤモンド状炭素被膜の蒸着に適当な方
法は、例えばＮＡＳＡ ＴｅｃｈＢｒｉｅｆｓ，Ｎｏｖ
ｅｍｂｅｒ １９８９に記載の方法又はスペア（Ｓｐｅ
ａｒ ｉｎ Ｊ．Ａｍ．Ｃｅｒａｍ．Ｓｏｃ．，７２，
１７１−１９１（１９８９）によって記載された方法の
１つによって基質を炭化水素含有のアルゴン・ビームに
さらすことを含む。
【００２６】セラミック層の付加後、ボンド・パッドを
被覆している被膜は部分的にエッチングしてリードを装
着するようにする。エッチングの方法は決定的なもので
はなく、技術的に既知の方法がここでは実用的であり、
例えば、乾エッチング（例えば、プラズマ）、湿式エッ
チング（例えば、水性フッ化水素酸で）および／または
レーザ融食法を含む。必要ならば、開口ボンド・パッド
は次にそれらを１層以上の非腐食性導電層で被覆するこ
とによってシールすることができる。この層に用いる材
料は決定的なものではなく、環境において安定で導電性
かつ回路の相互接続に有用なものにすることができる。
該材料は、例えば、金、銅、銀、タングステン、はん
だ、銀充てんエポキシ、等を含む。図２はボンド・パッ
ド（２）、一次不動態化層（３）、追加セラミック層
（４）および非腐食性導電層（６）を有する半導体基板
の横断面を示す。
【００２７】これらの単層又は複数層を付加する方法
は、同様に決定的なものではない。かかる方法は、例え
ば、スパッター法、電子ビーム蒸着法又は単に材料をボ
ンド・パッド部に分与する方法を含む。これらの方法お
よび他の方法も集積回路の多重層の形成に使用されるも
のとして技術的に既知であって、ここでも実用的であ
る。 ボンド・パッドの材料（例えば、アルミニウム）
は非腐食性、導電層の材料（例えば、金）と非相容性で
あるので、それらが相互に接触すると金属間化合物（ｐ
ｕｒｐｌｅ ｐｌａｇｕｅ）を形成して回路をしばしば
損うことに留意する必要がある。かかる損傷を防ぐため
に、最初にボンド・パッドに拡散遮断金属層を付加し、
続いて上記の導電層をコーテイングすることは本発明の
範囲内である。ここで有用な拡散遮断金属層も技術的に
既知であって、回路の多重層を作るために集積回路内に
使用されている。一般にかかる層はタングステン、チタ
ン−タングステン、窒化チタン等のような金属および金
属合金から成る。
【００２８】拡散遮断金属層の形成法は決定的なもので
はなく、多くの方法が知られている。一般的な方法は回
路の表面に遮断金属層をスパッタ−して、次にエッチン
グすることを含む。
【００２９】ボンド・パッドをこの導電層でシールする
場合には、さらに集積回路をシールするために前記方法
によって上記セラミック層にさらに別のセラミック被膜
を付加することができる。
【００３０】上記方法はウエーハの段階で又はダイシン
グの後で行うことができるが、効率の点からウエーハの
段階で上記方法を実施することが望ましい。
【００３１】開口ボンド・バッドの口径は、この方法に
よって一次不動態化層における原エッチングがさらにシ
ールされるように小さくされる。図１および図２に示す
ように、ボンド・パッド（２）上の開口の口径は追加セ
ラミック層（４）によって小さくなっている。これは、
例えば、原エッチングによる一次不動態層の側部および
接合部（例えば、ボンド・パッドおよびストリートにお
いて）のシールを含む。図２に示すように、ホンド・パ
ッド（２）における一次不動態化層の縁部およびストリ
ート（５）が追加セラミック層（４）によってシールさ
れている。さらに、原不動態層の全ての割れ、ピンホー
ル又は欠陥がシールされる。
【００３２】該集積回路は次に相互に、リードフレーム
と、回路盤と、或いは外部構成部分と相互接続される。
かかる相互接続は、従来のボンド・ワイヤ又は技術的に
周知のＴＡＢやフィリップチップ法のような方法によっ
て行うことができる。
【００３３】相互接続後、そのデバイスは技術的に既知
の従来の方法で実装することもできる。例えば、デバイ
スはポリイミド、エポキシ又はＰＡＲＹＬＥＮ（商品
名）のような封入剤内に埋め込んだり、さらに保護する
ためにプラスチック・パッケージに入れることができ
る。
【図面の簡単な説明】
【図１】 本発明の不動態化層を有する半導体デバイス
の横断面図である。
【図２】 本発明の不動態化層および金属化層を有する
半導体デバイスの横断面図である。
【符号の説明】
１ 半導体基板 ２ ボンド・パッド ３ 一次不動態化層 ４ 追加セラミック層 ５ ストリート ６ 非腐食性導電層

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 ボンド・パットを有する回路のサブアセ
    ンブリ；ボンド・アセンブリおよびストリートにおいて
    エッチングされるサブアセンブリ表面上の一次不動態化
    層；および一次不動態化層およびボンド・パッドおよび
    ストリートにおいてエッチングされることによって生じ
    る一次不動態化層の側部を被覆する１層以上のセラミッ
    ク層から成り；前記セラミック層が、化学蒸着法又は物
    理蒸着法によって付着されるセラミック層から成ること
    を特徴とするハーメチックシール集積回路。
  2. 【請求項２】 ボンド・パッドを被覆する非腐食性導電
    層をさらに特徴とする請求項１の集積回路。
  3. 【請求項３】 非腐食性導電層が、金、銀、タングステ
    ン、はんだ、銀充てんエポキシおよび銅から成る群から
    選んだ材料から成ることを特徴とする請求項２の集積回
    路。
  4. 【請求項４】 ボンド・パッドを被覆する拡散遮断金属
    層をさらに特徴とする請求項２の集積回路。
  5. 【請求項５】 セラミック層を、ケイ素を含有するセラ
    ミックス、ケイ素・酸素を含有するセラミックス、ケイ
    素・窒素を含有するセラミックス、ケイ素・酸素・窒素
    を含有するセラミックス、ケイ素・酸素・炭素を含有す
    るセラミックス、ケイ素・炭素・窒素を含有するセラミ
    ックス、ケイ素・酸素・炭素・窒素を含有するセラミッ
    クス、ケイ素・炭素を含有するセラミックスおよびダイ
    ヤモンド状炭素を含有するセラミックスから成る群から
    選ぶことを特徴とする請求項１、２又は４の集積回路。
  6. 【請求項６】 拡散遮断金属層をチタン、チタンとタン
    グステンの合金および窒化チタンから成る群から選ぶこ
    とを特徴とする請求項５の集積回路。
  7. 【請求項７】 相互接続され、かつ有機封入剤又はシリ
    コーン封入剤から成る群から選んだ材料内に埋め込まれ
    ていることを特徴とする請求項１、２又は４の集積回
    路。
JP5236014A 1992-09-23 1993-09-22 ハーメチックシール集積回路 Pending JPH06204282A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/948570 1992-09-23
US07/948,570 US5825078A (en) 1992-09-23 1992-09-23 Hermetic protection for integrated circuits

Publications (1)

Publication Number Publication Date
JPH06204282A true JPH06204282A (ja) 1994-07-22

Family

ID=25488012

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5236014A Pending JPH06204282A (ja) 1992-09-23 1993-09-22 ハーメチックシール集積回路

Country Status (6)

Country Link
US (1) US5825078A (ja)
EP (1) EP0589678A3 (ja)
JP (1) JPH06204282A (ja)
KR (1) KR940008030A (ja)
CA (1) CA2106694A1 (ja)
TW (1) TW232095B (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0720223B1 (en) * 1994-12-30 2003-03-26 STMicroelectronics S.r.l. Process for the production of a semiconductor device having better interface adhesion between dielectric layers
US5960306A (en) * 1995-12-15 1999-09-28 Motorola, Inc. Process for forming a semiconductor device
US5693565A (en) * 1996-07-15 1997-12-02 Dow Corning Corporation Semiconductor chips suitable for known good die testing
US5956605A (en) * 1996-09-20 1999-09-21 Micron Technology, Inc. Use of nitrides for flip-chip encapsulation
DE19718618C2 (de) 1997-05-02 1999-12-02 Daimler Chrysler Ag Komposit-Struktur mit einem mehrere mikroelektronische Bauteile und eine Diamantschicht aufweisenden Wachstums-Substrat sowie Verfahren zur Herstellung der Komposit-Struktur
DE19718517C2 (de) * 1997-05-02 2000-08-10 Daimler Chrysler Ag Verfahren zum Aufbringen von Diamant auf einem mikroelektronischen Bauteil
US6150719A (en) * 1997-07-28 2000-11-21 General Electric Company Amorphous hydrogenated carbon hermetic structure and fabrication method
US6046101A (en) * 1997-12-31 2000-04-04 Intel Corporation Passivation technology combining improved adhesion in passivation and a scribe street without passivation
US6660656B2 (en) 1998-02-11 2003-12-09 Applied Materials Inc. Plasma processes for depositing low dielectric constant films
US6054379A (en) 1998-02-11 2000-04-25 Applied Materials, Inc. Method of depositing a low k dielectric with organo silane
US6303523B2 (en) 1998-02-11 2001-10-16 Applied Materials, Inc. Plasma processes for depositing low dielectric constant films
US6287990B1 (en) 1998-02-11 2001-09-11 Applied Materials, Inc. CVD plasma assisted low dielectric constant films
US6159871A (en) 1998-05-29 2000-12-12 Dow Corning Corporation Method for producing hydrogenated silicon oxycarbide films having low dielectric constant
US6352940B1 (en) * 1998-06-26 2002-03-05 Intel Corporation Semiconductor passivation deposition process for interfacial adhesion
FR2782388B1 (fr) * 1998-08-11 2000-11-03 Trixell Sas Detecteur de rayonnement a l'etat solide a duree de vie accrue
US6605526B1 (en) 2000-03-16 2003-08-12 International Business Machines Corporation Wirebond passivation pad connection using heated capillary
US6263930B1 (en) * 2000-04-11 2001-07-24 Scott A. Wiley Stump grinder
US7127286B2 (en) * 2001-02-28 2006-10-24 Second Sight Medical Products, Inc. Implantable device using ultra-nanocrystalline diamond
US6709721B2 (en) 2001-03-28 2004-03-23 Applied Materials Inc. Purge heater design and process development for the improvement of low k film properties
US6777349B2 (en) * 2002-03-13 2004-08-17 Novellus Systems, Inc. Hermetic silicon carbide
US20040102022A1 (en) * 2002-11-22 2004-05-27 Tongbi Jiang Methods of fabricating integrated circuitry
US20060121717A1 (en) * 2004-12-02 2006-06-08 Taiwan Semiconductor Manufacturing Co., Ltd. Bonding structure and fabrication thereof
US7612457B2 (en) 2007-06-21 2009-11-03 Infineon Technologies Ag Semiconductor device including a stress buffer
US9340880B2 (en) 2009-10-27 2016-05-17 Silcotek Corp. Semiconductor fabrication process
JP5735522B2 (ja) 2009-10-27 2015-06-17 シルコテック コーポレイション 化学気相成長コーティング、物品、及び方法
KR101854162B1 (ko) 2010-10-05 2018-06-20 실코텍 코포레이션 내마모성 코팅, 물건 및 방법
WO2014186470A1 (en) 2013-05-14 2014-11-20 Silcotek Corp. Vapor phase treatment of amorphous carbon films with (perfluoro 1,1,2,2 tetrahydroalkyl)trialkoxysilane
US11292924B2 (en) 2014-04-08 2022-04-05 Silcotek Corp. Thermal chemical vapor deposition coated article and process
US9915001B2 (en) 2014-09-03 2018-03-13 Silcotek Corp. Chemical vapor deposition process and coated article
US10316408B2 (en) 2014-12-12 2019-06-11 Silcotek Corp. Delivery device, manufacturing system and process of manufacturing
US10876206B2 (en) 2015-09-01 2020-12-29 Silcotek Corp. Thermal chemical vapor deposition coating
US10323321B1 (en) 2016-01-08 2019-06-18 Silcotek Corp. Thermal chemical vapor deposition process and coated article
US10487403B2 (en) 2016-12-13 2019-11-26 Silcotek Corp Fluoro-containing thermal chemical vapor deposition process and article
WO2020252306A1 (en) 2019-06-14 2020-12-17 Silcotek Corp. Nano-wire growth

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4001872A (en) * 1973-09-28 1977-01-04 Rca Corporation High-reliability plastic-packaged semiconductor device
JPS5748247A (en) * 1980-09-05 1982-03-19 Oki Electric Ind Co Ltd Semiconductor integrated circuit device
JPS58166748A (ja) * 1982-03-29 1983-10-01 Hitachi Ltd 半導体装置
US4622576A (en) * 1984-10-22 1986-11-11 National Semiconductor Corporation Conductive non-metallic self-passivating non-corrodable IC bonding pads
US4972251A (en) * 1985-08-14 1990-11-20 Fairchild Camera And Instrument Corp. Multilayer glass passivation structure and method for forming the same
GB2184288A (en) * 1985-12-16 1987-06-17 Nat Semiconductor Corp Oxidation inhibition of copper bonding pads using palladium
US5134460A (en) * 1986-08-11 1992-07-28 International Business Machines Corporation Aluminum bump, reworkable bump, and titanium nitride structure for tab bonding
JPS6461934A (en) * 1987-09-02 1989-03-08 Nippon Denso Co Semiconductor device and manufacture thereof
US4849296A (en) * 1987-12-28 1989-07-18 Dow Corning Corporation Multilayer ceramic coatings from metal oxides and hydrogen silsesquioxane resin ceramified in ammonia
FR2625839B1 (fr) * 1988-01-13 1991-04-26 Sgs Thomson Microelectronics Procede de passivation d'un circuit integre
US4986878A (en) * 1988-07-19 1991-01-22 Cypress Semiconductor Corp. Process for improved planarization of the passivation layers for semiconductor devices
US5104820A (en) * 1989-07-07 1992-04-14 Irvine Sensors Corporation Method of fabricating electronic circuitry unit containing stacked IC layers having lead rerouting
US5177589A (en) * 1990-01-29 1993-01-05 Hitachi, Ltd. Refractory metal thin film having a particular step coverage factor and ratio of surface roughness
JP2814009B2 (ja) * 1990-06-05 1998-10-22 三菱電機株式会社 半導体装置の製造方法
US5130275A (en) * 1990-07-02 1992-07-14 Digital Equipment Corp. Post fabrication processing of semiconductor chips
US5117273A (en) * 1990-11-16 1992-05-26 Sgs-Thomson Microelectronics, Inc. Contact for integrated circuits
JP2593965B2 (ja) * 1991-01-29 1997-03-26 三菱電機株式会社 半導体装置
US5136364A (en) * 1991-06-12 1992-08-04 National Semiconductor Corporation Semiconductor die sealing

Also Published As

Publication number Publication date
US5825078A (en) 1998-10-20
CA2106694A1 (en) 1994-03-24
EP0589678A2 (en) 1994-03-30
TW232095B (ja) 1994-10-11
KR940008030A (ko) 1994-04-28
EP0589678A3 (en) 1995-04-12

Similar Documents

Publication Publication Date Title
JPH06204282A (ja) ハーメチックシール集積回路
US5563102A (en) Method of sealing integrated circuits
US5405808A (en) Fluid-filled and gas-filled semiconductor packages
US5693565A (en) Semiconductor chips suitable for known good die testing
EP0590781B1 (en) Method for producing an integrated circuit with hermetic protection based on a caramic layer
US6316285B1 (en) Passivation layer for packaged integrated circuits
JP2814009B2 (ja) 半導体装置の製造方法
US5599742A (en) Interconnection forming method
JPH07161813A (ja) 半導体装置の製造方法
US6268262B1 (en) Method for forming air bridges
KR20040038507A (ko) 실리콘온인슐레이터 기판을 이용한 열 방출 구조를 가진반도체 장치 및 그의 제조방법
US8603910B2 (en) Method of processing a contact pad
JPH05198572A (ja) 半導体ウエハーをパッシベーション化する方法
EP0661742B1 (en) Method of passivating an integrated circuit
US5908316A (en) Method of passivating a semiconductor substrate
US6479402B1 (en) Method to improve adhesion of molding compound by providing an oxygen rich film over the top surface of a passivation layer
EP0590780B1 (en) Method for producing an integrated circuit with hermetic protection based on a ceramic layer
JPH02185025A (ja) 半導体装置の製造方法
JP3093224B2 (ja) 半導体装置
EP0588577A2 (en) Hermetically sealed integrated circuits
US6004877A (en) Method of forming a tungsten layer with N2 plasma treatment
KR100463236B1 (ko) 반도체소자의 베리어메탈
JPH0794639A (ja) 半導体装置及び製造方法
KR100208437B1 (ko) 반도체 소자의 금속층 형성방법
JPS58158952A (ja) 半導体装置及びその製造法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020618