JPH11312732A

JPH11312732A - 誘電体分離基板の製造方法

Info

Publication number: JPH11312732A
Application number: JP11816798A
Authority: JP
Inventors: Kenji Kumahara; 賢治熊原; Toshimichi Suzuki; 利通鈴木; Toyoichi Nemoto; 豊一根本; Yuji Takayanagi; 雄治高柳; Koji Sakuraba; 康二桜庭
Original assignee: Hitachi Ltd; Hitachi Haramachi Electronics Ltd
Current assignee: Hitachi Ltd; Hitachi Power Semiconductor Device Ltd
Priority date: 1998-04-28
Filing date: 1998-04-28
Publication date: 1999-11-09
Anticipated expiration: 2018-04-28
Also published as: JP3390660B2

Abstract

(57)【要約】【課題】貼り合わせ誘電体分離基板外周部におけるボイ
ドの発生を低減する。【解決手段】素子形成側基板又は支持体側基板のどちら
か一方の基板の外周に段差を設けた加工をした後、貼り
合わせる。【効果】外周端にまで未接着領域のおよぶボイドの発生
を低減することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、パワーＩＣなどの
半導体装置が形成される誘電体分離基板の製造方法に関
する。

【０００２】

【従来の技術】誘電体分離基板では、支持体中に複数の
単結晶分離島領域が形成され、各単結晶島領域は絶縁膜
によって支持体と電気的に絶縁されている。単結晶島領
域には、単結晶島領域間が絶縁膜によって絶縁分離され
ているため、数１００Ｖ程度の比較的高耐圧の半導体素
子を形成することができる。従って、誘電体分離基板
は、種々のパワーＩＣに好適な半導体基板である。

【０００３】従来の誘電体分離基板の製造方法を図３を
用いて以下説明する。図３は従来の製造方法におけるシ
リコン基板の外周部の断面を図示している。（３ａ）は
素子を形成する側の単結晶シリコン基板１７である。
（３ａ）において基板１７は一方の表面に、複数の分離
溝１８をエッチングなどによって形成し、分離溝形成面
に絶縁膜としてシリコン酸化膜１９を形成し、シリコン
酸化膜１９上に気相成長法によって多結晶シリコン層２
０を堆積する。次に（３ｂ）に示すように基板１７の外
周及び裏面近傍に堆積した多結晶シリコン層２０を除去
するため所定の形状に加工し、（３ｃ）において多結晶
シリコン層２０の表面を、研削及び研磨により平坦化さ
せ鏡面に加工する。

【０００４】基板１７と支持体となる単結晶シリコン基
板２１を洗浄処理した後、（３ｄ）に示すように基板１
７の多結晶シリコン層２０の表面と基板２１の鏡面とを
貼り合わせ、熱処理により接合させる。接合した基板は
（３ｅ）に示す斜線２２の領域を加工除去する。さら
に、分離溝１８が形成された単結晶基板１７の他方の表
面を研削及び研磨して（３ｆ）に示す複数の単結晶島領
域をもつ誘電体分離基板２３を作製する。

【０００５】なお、上記従来の誘電体分離基板の製造方
法には、例えば、特公昭58−45182号公報に記載の技術
が関連する。

【０００６】

【発明が解決しようとする課題】貼り合わせの方法は、
まず位置合わせ治具にウエハの鏡面を上にして水平に置
き、このウエハにもう１枚のウエハの鏡面を対向して重
ねる。位置合わせ用の治具は、ウエハ同士のズレ防止の
ために使用する。これは前記のウエハを重ねた状態では
ウエハ間にある水分子のために、上に重ねたウエハは浮
上したままであり水平方向に自由にずれるからである。
次に重ねたウエハの面内の１部を数百ｇの力で押さえる
とウエハ同士の結合が始まる。結合は押さえた部分から
始まり数cm／秒の速度で波及し、貼り合わせ面全域が結
合する。このウエハ同士を結合させる力として考えられ
ているものの一つに、ウエハ鏡面に吸着している水分子
やＯＨ基の間に働く水素結合がある。貼り合わせたウエ
ハは１０００℃以上の高温で熱処理することにより、ウ
エハ同士が完全に接合する。

【０００７】図４は従来の製造方法により作製した誘電
体分離基板の貼り合わせ界面に発生したボイドを図示し
たものである。ボイドとはウエハ間が未接合のままの領
域である。ボイドは外周部に集中して発生する傾向にあ
り、ボイドの状態には大きく分けて点状のボイド２４と
外周端部にまで領域の広がったボイド２５がある。点状
のボイド２４は空間的に閉ざされており、以降の素子工
程での熱処理によって接合が進み消滅していく傾向を示
すので、工程進行中に他のウエハや装置に悪影響を与え
ることはない。しかしボイド２５は外周端にまで未接合
の領域が広がっているため、以降の熱処理やホトリソグ
ラフィー，洗浄などの工程で、貼り合わせ界面中への薬
液の浸入やウエハ搬送中での衝撃などにより単結晶島領
域が貼り合わせ界面から剥がれる危険性がある。こうな
れば剥がれたウエハだけではなく、剥がれた部分が異物
となり他のウエハはおろか半導体製造装置にも悪影響を
及ぼす。よってボイド２５が発生したウエハは直ちに不
良としなければならないため歩留まりが著しく低下す
る。

【０００８】ボイド２５の発生には以下に示す２つの要
因が考えられる。

【０００９】一つは、貼り合わせの際にウエハ同士の位
置合わせをするための治具である。一般的に貼り合わせ
る２枚の半導体基板ウエハの外径は公差±０.５mm 程度
のほぼ同じ大きさであり、ウエハの外周で貼り合わせ時
の位置合わせをする場合には、図５の（５ａ）に示すよ
うに位置ズレを防ぐためにウエハの外周に沿った穴２６
を設けるかまたは、図５の（５ｂ）に示すようにウエハ
の外周に沿って間隔的に棒状のピン２７を設けた治具が
用いられる。図６はウエハ同士を貼り合わせたときの外
周部の部分断面図である。貼り合わせの際、ウエハと治
具の位置合わせ用のピン又は壁２８の接触が強いと、ウ
エハ外周部の弾性変形による応力のために、ウエハ同士
の結合がその接触部分近傍では妨げられて波及しないた
め、図４に示すような閉じた空間をもたないボイド２５
が発生する。

【００１０】もう一つは、貼り合わせ以前の工程にてウ
エハの外周端部に発生したチッピングである。チッピン
グが起きると、チッピングとその近傍の領域には結晶歪
みが生じる。すなわちチッピングの範囲がウエハ表面に
まで及ぶと、結晶歪みはウエハ表面にも生じる。この結
晶歪みによりウエハ同士の結合の波がチッピング近傍で
妨げられ同様のボイド２５が発生すると考えられる。実
際、ウエハのチッピングの位置とボイド２５の位置は良
く合致しており、ボイド２５の発生はチッピングも大き
く関係しているといえる。

【００１１】本発明の目的は２枚の半導体基板を貼り合
わせて作製する誘電体分離基板の製造方法において、ウ
エハ外周部のボイドの発生を防止し、ウエハの歩留まり
低下を抑える誘電体分離基板の製造方法を提供すること
である。

【００１２】

【課題を解決するための手段】本発明の誘電体分離基板
の製造方法は前記の課題を解決するため、（１）半導体
素子を形成する主面を持つ第１の単結晶半導体基板の外
周部に堆積した多結晶シリコン層を加工除去する工程に
おいて、多結晶半導体層側の外周部に段差を設け、さら
にその外径を支持体となる第２の単結晶半導体基板に合
わせた加工を施すことと、また（２）支持体となる第２
の単結晶半導体基板の貼り合わせをする表面の外周部に
段差を設け、さらにその外径を第１の単結晶半導体基板
に合わせた加工を施し、貼り合わせを行うことを特徴と
する。

【００１３】本発明による誘電体分離基板の製造方法に
ついて、若干詳しく説明する。

【００１４】（Ａ）半導体素子を形成する主面を持つ第
１の単結晶半導体基板の多結晶半導体層は気相成長法に
より形成させるため、基板ウエハの外周壁面にも表面と
ほぼ同じ厚さの多結晶半導体層が形成される。多結晶半
導体層が厚ければその分基板ウエハの外周径を大きくし
てしまい、そのうえ外周壁面の裏面近傍に堆積した多結
晶半導体層は剥がれやすく異物発生の要因ともなるため
除去する必要があることから、まずこの外周壁面を所定
の外径を持った形状に加工する。このとき多結晶半導体
層側の外周部に段差を設けた構造に加工する。以降の工
程で多結晶半導体層の表面を研削し第１の基板面内の厚
み分布を揃え、表面を研磨することにより研削特有のキ
ズを除去し貼り合わせのための平坦な鏡面に仕上げる。

【００１５】この段差を設けた加工により、貼り合わせ
時にウエハが治具の位置合わせ部分と強く接触した場
合、応力集中のポイントは貼り合わせ面ではなく段差を
設けた部分にあることから、貼り合わせ面に対するウエ
ハ最外周部の影響が緩和されるのでボイドは発生しにく
くなる。さらに外周端にチッピングが発生しても、段差
のため貼り合わせ面はチッピングの位置から離れるの
で、チッピングの影響によるボイドも発生しにくくな
る。

【００１６】次に支持体となる第２の単結晶半導体基板
の外周部に段差を設けた加工をすることに関し以下説明
する。

【００１７】（Ｂ）支持体となる第２の単結晶半導体基
板の貼り合わせする面の外周部に、前記第１の基板と同
様の段差を設けた加工を行う。加工後貼り合わせる面を
薄く研磨し平坦化と鏡面仕上げを行う。そして従来方法
により作製した第１の単結晶半導体基板と貼り合わせ
る。この加工を行うことで（Ａ）と同様の作用により、
前記で述べた治具起因によるボイドの発生を低減するこ
とができる。また、従来方法での第１の単結晶半導体基
板にチッピングが存在していても、第２の単結晶半導体
基板の段差のため貼り合わせ領域は基板の最外周よりも
内側に入った範囲となるのでチッピングの影響が緩和さ
れ、チッピング起因のボイドが低減できる。

【００１８】さらに（Ａ）（Ｂ）はウエハの外径を変え
ないため、貼り合わせ時のウエハ同士の位置合わせが従
来方法と同じ要領で行うことができる。

【００１９】

【発明の実施の形態】以下、図面を用いて本発明の実施
例について詳細に説明する。

【００２０】（実施例１）図１は、本発明の実施例を単
結晶シリコン基板の外周部断面図を用いて示している。

【００２１】まず同図(１ａ)に示すように、単結晶シリ
コン基板の一方の表面にアルカリエッチング法などの異
方性エッチングによってＶ字状の分離溝２を複数形成
し、基板全面に熱酸化により所定の膜厚のシリコン酸化
膜３を形成させた単結晶シリコン基板１の分離溝２を形
成面側に、気相成長法により多結晶シリコン層４を堆積
し基板５を作製する。本実施例の単結晶シリコン基板は
ウエハ外径１２５±0.5mm（５インチ）のものを使用す
る。次に（１ｂ）に示すように基板５の多結晶シリコン
層４側に段差を設けた加工をする。これはオリフラ部も
含め全周に渡り（１ｂ）に示す形状に加工する。本実施
例では段差部はｒ＝０.２５mm の曲面で、加工長さＬ１
＝０.６mm、段差Ｔ１＝０.２mmの加工寸法とする。本実
施例の段差Ｔ１は作業環境における基板外周の強度を考
慮した値であり、基板外周に強度的負担をかけない作業
環境が確保できるならば段差Ｔ１を大きくしても差し支
えない。また、基板５の外径は１２５±０.２mm で、裏
面側の傾斜部６は多結晶シリコン層４が残らないように
加工する。次に（１ｃ）において基板５の多結晶シリコ
ン層４の表面を研削及び研磨し、多結晶シリコン層４の
表面を平坦化させ貼り合わせのための鏡面に仕上げる。

【００２２】次に（１ｄ）に示すように基板５と、支持
体となる外径１２５±０.２mm の単結晶シリコン基板７
を洗浄処理した後に貼り合わせる。基板５の外径は単結
晶シリコン基板７の外径と同じ大きさなので、ウエハ同
士の位置合わせも従来方法と同じ要領で行うことができ
る。貼り合わせた基板８は１１００〜１２００℃の酸素
雰囲気中で１〜２時間熱処理を行い、基板５と基板７の
界面を接合させる。熱処理の後（１ｅ）に示すように接
合した基板８の斜線９の領域を、一般に使用されている
ウエハ外周研削機により加工除去する。このとき加工長
さＬ２は(１ｂ)に示したＬ１よりも長くする必要があ
る。本実施例ではＬ２＝１.０mm とする。貼り合わせ界
面の最外周部１０は、基板１の貼り合わせ面の研磨ダレ
などにより周辺０.１〜０.２mmの未接合部が残る。Ｌ２
はこの未接合部を除去するためであり、Ｌ２≧Ｌ１＋
０.４mm であれば完全に除去できる。そして基板５側を
研削，研磨し（１ｆ）に示すような複数の単結晶島１１
を形成した誘電体分離基板１２が完成する。

【００２３】従来方法と本実施例で各５０枚の誘電体分
離基板を作製し、超音波反射法により双方のボイド発生
状態を評価した結果、図４に示すような閉じた空間を持
たないボイド２５は、従来方法では４枚発生したのに対
し本実施例では発生しなかった。また、（１ｃ）の段階
で基板５の外周にダイヤモンドカッターで意図的にチッ
ピングをつくり、貼り合わせをする実験を行ったが前記
のボイドは発生しなかった。

【００２４】（実施例２）図２は本発明の誘電体分離基
板の製造方法の他の実施例である。

【００２５】同図（２ａ）は支持体となる単結晶シリコ
ン基板１３の外周部の断面図である。まず（２ｂ）に示
すように基板１３のオリフラ部を含めた外周全域を、貼
り合わせ面側に段差を設けた形状に加工する。外周端の
加工長さＬ３は１.０mm とし、段差Ｔ２は５０μｍ、段
差部の角度αは１２０°とした。また基板１３の加工外
径は従来方法と同じく１２５±０.２mm である。外周加
工の後、表面を薄く研磨し段差のエッジ部１４を滑らか
に仕上げる。次に（２ｃ）に示すように基板１３と、従
来方法にて加工した素子を形成する単結晶シリコン基板
１５を洗浄処理した後に貼り合わせる。基板１３と基板
１５の外径は同じ大きさなので、貼り合わせの際の位置
合わせも従来方法と同じ要領で行うことができる。実施
例１と同じ熱処理を行った後、（２ｄ）に示すように基
板１５の外周と基板１３の貼り合わせ側の一部の領域
を、一般に使用されているウエハ外周研削機により加工
除去する。このとき角度βはβ＞αとなるよう加工す
る。またＬ４の長さはＬ４≧Ｌ３であればよい。そして
基板１５側を研削及び研磨することにより（２ｅ）に示
す誘電体分離基板１６が完成する。

【００２６】本実施例にて誘電体分離基板を５０枚作製
したが、実施例１と同様にボイドは発生しなかった。ま
た、基板１５の外周に実施例１と同様に意図的にチッピ
ングをつくり貼り合わせをする実験を行ったが、ボイド
は発生しなかった。

【００２７】本実施例の実施例１と異なる点は、素子を
形成する単結晶半導体基板側は従来の製造方法を変えず
に、支持体となる単結晶半導体基板の外周に段差を設け
た加工をする点にあり、実施例１と同様の効果が得られ
る。

【００２８】段差部の形状は、カーブ状の加工でも角度
をもたせた形状でも同様の効果が得られる。

【００２９】また本発明は５インチだけではなく他のウ
エハサイズの単結晶半導体基板を使用しても差し支えな
い。さらに支持体となる半導体基板の表面は、単結晶で
も多結晶でも酸化膜でも差し支えない。

【００３０】

【発明の効果】以上のように、貼り合わせによる誘電体
分離基板の製造方法において、貼り合わせる片側一方の
基板の外周に段差を設けた加工を施すことにより、外周
端にまで領域の及ぶボイドの発生が低減できる。

【図面の簡単な説明】

【図１】本発明の実施例の半導体基板外周部断面図。

【図２】本発明の他の実施例の半導体基板外周部断面
図。

【図３】従来の製造方法の半導体基板外周部断面図。

【図４】従来の製造方法における誘電体分離基板の発生
ボイドの状態図。

【図５】貼り合わせ時の位置合わせ用の治具。

【図６】貼り合わせ時の半導体基板と治具の外周部の状
態図。

【符号の説明】

１，１７…単結晶シリコン基板、２，１８…分離溝、
３，１９…シリコン酸化膜、４，２０…多結晶シリコン
層、５，１５，１７…素子形成側シリコン基板、７，１
３，２１…支持体側単結晶シリコン基板、８…接着させ
たシリコン基板、１１…単結晶島、１２，１６，２３…
誘電体分離基板、２４，２５…ボイド、２６…貼り合わ
せ治具のウエハ位置合わせ用の穴、２７…貼り合わせ治
具のウエハ位置合わせ用のピン、２８…貼り合わせ治具
のウエハ位置合わせ用の外壁又はピン。

───────────────────────────────────────────────────── フロントページの続き (72)発明者根本豊一茨城県日立市幸町三丁目１番１号株式会社日立製作所日立工場内 (72)発明者高柳雄治茨城県日立市幸町三丁目１番１号株式会社日立製作所日立工場内 (72)発明者桜庭康二茨城県日立市幸町三丁目１番１号株式会社日立製作所日立工場内

Claims

【特許請求の範囲】

【請求項１】第１の単結晶半導体基板の一方の表面に分
離溝を形成する工程と、前記分離溝を形成した後に、前記単結晶基板の前記一方
の表面に絶縁膜を形成する工程と、前記絶縁膜上に、多結晶半導体層を形成する工程と、前記単結晶半導体基板の側面に堆積した前記多結晶半導
体層を加工除去する工程と、前記多結晶半導体層の表面を平坦化する工程と、平坦化された前記多結晶半導体層の表面に第２の単結晶
半導体基板を貼り合わせる工程と、前記第１の単結晶半導体基板に研削及び研磨を施して単
結晶島領域を形成する工程と、を備える誘電体分離基板
の製造方法において、貼り合わせの前に前記第１の単結晶半導体基板の多結晶
半導体層側表面の全外周部に段差を設けることを特徴と
する誘電体分離基板の製造方法。
【請求項２】第１の円形の単結晶半導体基板の一方の表
面に分離溝を形成する工程と、前記分離溝を形成した後に、前記単結晶基板の前記一方
の表面に絶縁膜を形成する工程と、前記絶縁膜上に、多結晶半導体層を形成する工程と、前記単結晶半導体基板の側面にも堆積した前記多結晶半
導体層を加工除去する工程と、前記多結晶半導体層の表面を平坦化する工程と、平坦化された前記多結晶半導体層の表面に第２の円形の
単結晶半導体基板を貼り合わせる工程と、前記第１の単結晶半導体基板に研削及び研磨を施して単
結晶島領域を形成する工程と、を備える誘電体分離基板
の製造方法において、貼り合わせの前に前記第２の単結晶半導体基板の貼り合
わせをする側の表面の全外周部に段差を設けることを特
徴とする誘電体分離基板の製造方法。