JPH11306342A

JPH11306342A - 画像処理装置

Info

Publication number: JPH11306342A
Application number: JP10111017A
Authority: JP
Inventors: Masaaki Moriya; 正明森谷
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1998-04-21
Filing date: 1998-04-21
Publication date: 1999-11-05

Abstract

(57)【要約】【課題】１画面の最後尾付近のラインにおける画素マ
トリックスデータを正確に生成できる画像処理装置を提
供する。【解決手段】入力画像データの１ラインをカウントす
る第１のラインカウンタ３０１と、入力画像データを１
画面分入力した後、前記入力画像データの１ラインをカ
ウントする第２のカウンタ３０２と、入力画像データの
画素データを複数ライン分記憶するＦＩＦＯメモリ３０
６と、ＦＩＦＯメモリ３０６に記憶された複数ラインの
画素データに基づき、画素マトリックスデータを生成す
る際に、１画面分の入力画像データを入力し終えた後は
第２のラインカウンタ３０２のカウント値に応じてＦＩ
ＦＯメモリ３０６の各アドレスの所定のビットに画素デ
ータを記憶し、残りのビットにはＦＩＦＯメモリ３０６
に記憶されていた画素データが元のアドレスに再び記憶
される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、入力画像データに
基づき、所定の画素マトリックスデータを生成し、前記
画素マトリックスデータと一致するマッチングパターン
に対応する画素置換パターンで前記入力画像データを置
き換える画像処理装置に関するものである。

【０００２】

【従来の技術】従来、プリンタ等に入力されるフォント
文字の画像の輪郭にぎざぎざ（シャギー）が目立つとい
う問題があった。これは、文字画像が黒と白の２値で構
成されており、コントラストがあるために、細かい文字
であっても目立ってしまうものである。この問題に対し
て、プリンタのレーザ走査方向に対して文字画像を形成
する１画素の中を複数個の画素に分割して制御できるこ
とを利用し、文字の輪郭部に現れる特定のパターンを検
出し、走査方向に細かい画素に置き換えることにより文
字の輪郭部を滑らかに再現するという処理（スムージン
グ処理）が一般に行われている。

【０００３】

【発明が解決しようとする課題】しかしながら、上述の
スムージング処理においては、注目画素を含んだ規定の
行数列数（マトリックス）の画像領域と特定のパターン
との画像一致判定を行うために、その画像領域のマトリ
ックスデータを揃えなければならない。その際、マトリ
ックスデータの規模に応じて所定の行数の画像データを
メモリに記憶させているので、画像データの入力タイミ
ングに対して、実際にスムージング処理が開始されるタ
イミングとの間に行数単位の遅延が生じてしまう。その
ため、画像データの全入力が終了した後も、画面の最後
尾付近の行に関してのスムージング処理が遂行されてい
る。

【０００４】また、上述のスムージング処理において
は、垂直同期信号の画像領域外を示す信号レベルでリセ
ットされ、水平同期信号をマトリックスの行数の範囲で
繰り返しカウントするラインカウンタのカウント値を用
いてメモリに記憶された各行の入力画像データの並び順
を定め、マトリックスデータを正確に揃えている。

【０００５】従って、垂直同期信号のレベルによって１
画面の画像領域が示される画像データのスムージング処
理では、画像データの全入力が終了すると、ラインカウ
ンタが垂直同期信号によってリセットされてしまい、そ
の後も遂行されている画面の最後尾付近の行のスムージ
ング処理に使用するマトリックスデータを正確に生成で
きないという問題があった。

【０００６】本発明は、上記課題を解決するためになさ
れたもので、１画面の最後尾付近のラインにおける画素
マトリックスデータを正確に生成できる画像処理装置を
提供することを目的とする。

【０００７】

【課題を解決するための手段】上記目的を達成するため
に、本発明は、入力画像データに基づき、所定の画素マ
トリックスデータを生成し、前記画素マトリックスデー
タと一致するマッチングパターンに対応する画素置換パ
ターンで前記入力画像データを置き換える画像処理装置
において、前記入力画像データを入力中、１ラインをカ
ウントする第１のカウンタと、前記入力画像データを１
画面分入力した後、前記入力画像データの１ラインをカ
ウントする第２のカウンタと、前記入力画像データの画
素データを複数ライン分記憶するメモリと、前記メモリ
に記憶された複数ラインの画素データに基づき、画素マ
トリックスデータを生成する生成手段とを有し、前記生
成手段は、１画面分の入力画像データを入力し終えた
後、前記メモリの各アドレスに前記入力された画像デー
タの画素データを記憶する際に、前記前記第２のカウン
タのカウント値に応じて所定のビットに前記画素データ
を記憶し、残りのビットには前記メモリに記憶されてい
た画素データが元のアドレスに再び記憶されることを特
徴とする。

【０００８】また好ましくは、前記第２のカウンタは、
前記メモリに記憶可能なライン数に基づき、１回リセッ
トされることを特徴とする。

【０００９】更に好ましくは、前記生成手段は、前記メ
モリに記憶された複数ラインの画素データと入力画像デ
ータの画素データとから前記画素マトリックスデータを
生成する際に、注目画素が中心となるように前記複数ラ
インの画素データの配列順序を並べ替えることを特徴と
する。

【００１０】更に、本発明の画像処理装置は、前記入力
画像データを２値化する２値化手段を有することを特徴
とする。

【００１１】更に、本発明の画像処理装置は、前記生成
手段で生成された画素マトリックスデータを複数のマッ
チングパターンとパターンマッチング処理し、前記入力
画像データのスムージング処理を行う処理手段を有する
ことを特徴とする。

【００１２】

【発明の実施の形態】以下、図面を参照しながら本発明
に係る実施の形態について詳細に説明する。尚、本実施
形態では、画像処理装置として複写機について説明する
が、本発明はこれに限るものではない。

【００１３】［装置概要説明］図１は、本実施形態にお
ける複写機の構造を示す断面図である。同図において、
１００は原稿自動給送装置（以下、「ＤＦ」と称す）で
あり、複数枚の原稿を自動的に一枚ずつ給紙し、各原稿
の表面及び裏面を原稿台に順次セットすることができ
る。このＤＦ１００の具体的な構成は既に公知であるた
め、詳細な説明は省略する。このＤＦ１００上には、読
み取られるべき複数枚の原稿が置かれる。ＤＦ１００に
セットされた原稿は、ＤＦ１００によって１枚ずつ給紙
され原稿台１０１上に置かれる。１０２は、例えばハロ
ゲンランプから構成される原稿照明ランプで、原稿台ガ
ラス１０１に載置された原稿を露光する。１０３，１０
４，１０５は走査ミラーであり、不図示の光学走査ユニ
ットに収容され、往復動しながら原稿からの反射光をＣ
ＣＤユニット１０６に導く。

【００１４】ＣＣＤユニット１０６は、ＣＣＤに原稿か
らの反射光を結像させる結像レンズ１０７、ＣＣＤで構
成される撮像素子１０８、撮像素子１０８を駆動するＣ
ＣＤドライバ１０９等から構成されている。撮像素子１
０８からの画像信号出力は、例えば８ビットのデジタル
データに変換された後、コントローラ部１３９に入力さ
れる。

【００１５】一方、１１０は感光ドラムであり、１１２
の前露光ランプによって画像形成に備えて除電される。
１１３は帯電器であり、感光ドラム１１０を一様に帯電
させる。１１４は露光手段であり、例えば半導体レーザ
ー等で構成され、画像処理や装置全体の制御を行うコン
トローラ部１３９で処理された画像データに基づいて感
光ドラム１１０を露光し、静電潜像を形成する。１１５
は現像器であり、黒色の現像剤（トナー）が収容されて
いる。１１９は転写前帯電器であり、感光ドラム１１０
上に現像されたトナー像を用紙に転写する前に高圧をか
ける。

【００１６】１２０，１２２，１２４は給紙ユニットで
あり、各給紙ローラ１２１，１２３，１２５の駆動によ
り転写用紙が装置内へ給送され、１２６のレジストロー
ラの配設位置で一旦停止され、感光ドラム１１０に形成
された画像との書き出しタイミングが取られて再給送さ
れる。１２７は転写帯電器であり、感光ドラム１１０に
現像されたトナー像を給送された転写用紙に転写する。
１２８は分離帯電器であり、転写動作の終了した転写用
紙を感光ドラム１１０より分離する。１１１はクリーナ
ーであり、転写されずに感光ドラム１１０上に残ったト
ナーを回収する。１２９は搬送ベルトであり、転写プロ
セスの終了した転写用紙を定着器１３０に搬送し、例え
ば熱により定着される。

【００１７】１３１はフラッパであり、定着プロセスの
終了した転写用紙の搬送パスを切り換え、コピー終了し
て機外に排紙するか、或いは中間トレイ１３７の配置方
向のいずれかに制御する。１３３〜１３６は給送ローラ
であり、一度定着プロセスの終了した転写用紙を中間ト
レイ１３７に反転（多重）、或いは非反転（両面）して
給送する。１３８は再給送ローラであり、中間トレイ１
３７に載置された転写用紙を再度、レジストローラ１３
６の配設位置まで搬送する。１３２はステープルソータ
であり、コピーされた用紙の丁合及びステープル綴じを
行う。１３９のコントローラ部には後述するマイクロコ
ンピュータ、画像処理部等を備えており、操作パネル１
９０からの指示に従って前述の画像形成動作を行う。

【００１８】［コントローラ部詳細説明］図２は、図１
に示したコントローラ部１３９の構成を示すブロック図
である。同図において、２０１はＣＰＵであり、後述す
る制御プログラムに従って本装置全体を制御する。２０
２はＣＰＵバスであり、ＣＰＵ２０１のアドレスバス及
びデータバスであり、各負荷に接続されている。２０３
はＲＯＭであり、本装置の制御手順（制御プログラム）
や制御データを記憶した読み取り専用メモリである。２
０４はＲＡＭであり、入力データの記憶や作業用記憶領
域等として用いられる主記憶装置としてのランダムアク
セスメモリである。

【００１９】２０５はＩ／Ｏインターフェースであり、
操作者がキー入力を行い、本装置の状態等を液晶、ＬＥ
Ｄを用いて表示する操作パネル２１６や、給紙系、搬送
系、光学系の駆動を行うモータ類２０７、クラッチ類２
０８、ソレノイド類２０９、搬送される用紙を検知する
ための紙検知センサ類２１０等の装置の各負荷に接続さ
れる。また、現像器１１５には現像器内のトナー量を検
知する２１１のトナー残検センサが配置されており、そ
の出力信号がＩ／Ｏポート２０５に入力される。２１５
は高圧ユニットであり、ＣＰＵ２０１の指示に従って、
上述した帯電器１１３、現像器１１５、転写前帯電器１
１９、転写帯電器１２７、分離帯電器１２８へ高圧を出
力する。

【００２０】２０６Ａは画像信号入力部であり、ＣＣＤ
ユニット１０６から出力された輝度画像信号を入力し、
人間の目の特性に合わせるために濃度リニアな画像信号
に変換した多値のデジタル画像信号として出力する。
尚、本実施形態では、１画素は２５６階調（８ｂｉｔ）
である。２０６Ｂは２値化処理部であり、画像信号入力
部２０６Ａから出力された多値のデジタル画像信号を擬
似的に階調を保ちながら１画素の画素のＯＮ（１）又は
ＯＦＦ（０）の２値の信号に変換する手段であり、本実
施形態では誤差拡散処理が用いられている。２０６Ｃは
本発明のポイントとなるスムージング処理部であり、２
値化処理部２０６Ｂから出力された２値の画像信号を入
力し、詳細は後述するスムージング処理を行い、１１４
のレーザーユニットの制御信号となる画像データを出力
する。レーザーユニット１１４から出力されるレーザー
光は感光ドラム１１０を照射し、そのレーザー光が２１
４のビーム検知センサによって検知され、Ｉ／Ｏポート
２０５に入力される。

【００２１】［スムージング処理部］図３は、本実施形
態におけるスムージング処理部の構成を示す図である。
尚、このスムージング処理部では、簡単のため、パター
ンマッチングのマトリックスサイズを５×５画素とし、
マトリックスの中心の画素を注目画素とする。また、入
力画像信号の１画素を横に２つに分割して置き換えた画
素を出力画像信号とし、出力の解像度が入力の解像度に
比べ、水平方向に２倍高いスムージング処理を行うもの
とする。尚、入力画像信号は、黒画素をＨレベル、白画
素をＬレベルとして入力され、スムージング処理部内に
おいても同様に扱い出力する。

【００２２】図３において、３０１は第１のラインカウ
ンタで、垂直同期信号のＨレベルによってカウント値０
にリセットされ、水平同期信号の立ち下がりをカウント
し、カウント値３までカウントアップすると、再びカウ
ント値０に戻るといったカウント動作を繰り返す。３０
２は第２のラインカウンタで、第１のラインカウンタ３
０１と同様の動作を行うが、リセット端子には、後述す
るリセット信号生成部からのリセット信号ＲＳＴが接続
されている。３０４は第３のラインカウンタで、垂直同
期信号のＨレベルによってカウント値０にリセットさ
れ、水平同期信号の立ち下がりをカウントし、カウント
値４までカウントアップすると、リセットされるまでそ
の値４を維持する。

【００２３】３０３はリセット信号生成部で、第３のラ
インカウンタ３０４のカウント値が“３”の時のみ画像
イネーブル信号の立ち上がりによってＨレベルをラッチ
し、第２のラインカウンタ３０２へのリセット信号ＲＳ
Ｔとして出力する。この後、第２のラインカウンタ３０
２は０〜４までのカウント動作を繰り返す。３０５はセ
レクタで、垂直同期信号がＬレベルの時に第１のライン
カウンタ３０１のカウント値出力ｃｏｕｎｔ１を選択
し、垂直同期信号がＨレベルの時は第２のラインカウン
タ３０２のカウント値出力ｃｏｕｎｔ２を選択する。

【００２４】３０６はＦＩＦＯメモリで、入力画像デー
タ１ライン分の画素数のアドレスを有する４ビットのＲ
ＡＭより構成されている。３０７は書き込みビットセレ
クタで、入力画像データとＦＩＦＯメモリ３０６から読
み出された４ビットデータのうちの３ビットを選択して
ＦＩＦＯメモリ３０６へ４ビットのデータを出力する。
３０８は入力データ変換部で、垂直同期信号がＬレベル
の時は入力画像データをそのまま出力し、垂直同期信号
がＨレベルの時は入力画像データを強制的にＬレベルに
切り替える。３０９はマルチプレクサで、ＦＩＦＯメモ
リ３０６から読み出された４ビットのデータと入力デー
タ変換部３０８からの出力のビット順をセレクタ３０５
から出力されるラインカウント値に応じて組み替え、５
ビットのデータとして出力し、またｃｏｕｎｔ３の値が
“２”の時は５ビットのうち下位２ビットを、ｃｏｕｎ
ｔ３の値が“３”の時は最下位ビットを強制的にＬレベ
ルとして出力する。更に、画像イネーブル信号がＨレベ
ルの時は全ビットＬレベルとして出力する。

【００２５】３１０はＤフリップフロップで、各ライン
のスムージング処理におけるスタート信号であるＬＯＡ
Ｄ信号を出力する。尚、このＬＯＡＤ信号は、水平同期
信号のＬレベルによってＨレベルにセットされ、画像イ
ネーブル信号の立ち下がりによってＬレベルに立ち下げ
られる。３１１はクロックカウンタで、ＬＯＡＤ信号の
Ｈレベルによってカウント値０にリセットされ、クロッ
クの立ち上がりごとにカウントアップされ、カウント値
４までカウントアップすると再び“０”に戻るといった
カウント動作を繰り返す。３１２はイネーブル出力部
で、クロックカウンタ３１１の出力ＣＬＫＣＮＴの値に
応じて、５ビットの出力のうち１ビットだけをＨレベル
で出力する。

【００２６】３１３は注目画素を中心としたマトリック
スデータを一列ごとにラッチするためのマトリックスレ
ジスタで、５ビットのレジスタＲＥＧ０，ＲＥＧ１，Ｒ
ＥＧ２，ＲＥＧ３，ＲＥＧ４より構成される。それぞれ
のレジスタはイネーブル出力部３１２の出力によってど
れか１つのみイネーブル状態となり、マルチプレクサ３
０９からの５ビットのデータをクロックの立ち上がりに
よってラッチする。また、ＲＥＧ０，ＲＥＧ１はＬＯＡ
Ｄ信号のＨレベルによってオール０にリセットされる。
３１４はマトリックスマルチプレクサで、クロックカウ
ンタ３１１からのＣＬＫＣＮＴの値に応じてマトリック
スレジスタ３１３の各レジスタの出力を各レジスタの５
ビット単位で並べ変え、２５ビットのマトリックスデー
タＭＡＴＸとして出力する。この場合、２５ビットのう
ち、最下位ビットＭＡＴＸ（０）がマトリックスの左上
の画素に、５ビットＭＡＴＸ（４）が左下の画素に、１
３ビットＭＡＴＸ（１２）が注目画素に、２１ビットＭ
ＡＴＸ（２０）が右上の画素に、２５ビットＭＡＴＸ
（２４）が右下の画素といった具合に対応する。

【００２７】３１５はマッチングパターン判定部で、マ
トリックスデータにおける黒画素と白画素の配置が所定
のマッチングパターンと一致するか否かを判定する。こ
こで、マトリックスマルチプレクサ３１４からの出力Ｍ
ＡＴＸに対して、マッチングパターンの黒画素であるビ
ットについてはＭＡＴＸの対応ビットの出力レベルをそ
のまま使用し、マッチングパターンの白画素であるビッ
トについてはＭＡＴＸの対応ビットの出力レベルを反転
して使用し、すべてのビットの論理積をとる。そして、
論理積の結果がＨレベルならば、想定したマッチングパ
ターンとマトリックスのパターンが一致したこととな
る。マッチングパターン判定部３１５は、このような論
理積を想定したマッチングパターンの数だけ行い、その
数のビットからなる信号ＰＡＴを出力する。

【００２８】３１６は画素置換処理部で、マトリックス
の注目画素データＭＡＴＸ（１２）とマッチングパター
ン判定部３１５からの出力ＰＡＴを入力とし、ＰＡＴ信
号のうちいずれかのビットがＨレベルを出力すると、そ
のビットに対応する置換画素パターンを水平方向におい
て解像度が２倍高い画素データＰＩＸ０、ＰＩＸ１とし
て出力する。また、ＰＡＴ信号のすべてのビットがＬレ
ベル、即ちマトリックスパターンがマッチングパターン
のいずれとも一致しなかった場合は、ＭＡＴＸ（１２）
のレベルをそのままＰＩＸ０，ＰＩＸ１に出力する。２
つの出力の配置はＰＩＸ１が水平方向左側の画素とな
り、ＰＩＸ０が右側の画素となる。３１７，３１８は共
にＤフリップフロップで、クロックの立ち上がりで画素
置換処理部３１６からの出力ＰＩＸ０、ＰＩＸ１をスム
ージング処理結果ＯＵＴ０、ＯＵＴ１としてラッチし、
出力する。

【００２９】図４は、図３に示すマッチングパターン判
定部３１５、画素置換処理部３１６でのマトリックスデ
ータのパターンマッチングによって遂行されるスムージ
ング処理を説明する図である。図４に示す（ａ）は、２
値画像の一例で、その一部を抜き出したものである。

【００３０】図４に示す（ａ）は、擬似階調処理が施さ
れた画像で、文字画像の黒画像から下地の白画像へと濃
度ジャンプする部分（エッジ部）を表している。擬似中
間調処理を施しているため、エッジ部で中間調を表現し
ようとして、滑らかなエッジ再現を阻害する画素が存在
している。このような擬似中間調処理により発生する滑
らかなエッジ再現を阻害する画素をうまくパターンマッ
チングでマッチングし、画素をより高い解像度を持つ出
力画素により再配置することで、読み取り後、２値化し
たスキャン画像のエッジ部の滑らかな再現が可能とな
る。

【００３１】図４に示す（ｂ）は、マッチングパターン
判定部３１５において想定したマッチングパターンの一
例である。図４に示す（ｂ）のように、マッチングパタ
ーンは５×５画素で形成され、原画像のマトリックスパ
ターンと比較され、原画像のマトリックスパターンの白
画素の位置とマッチングパターンの白画素の位置とが一
致し、原画像のマトリックスパターンの黒画素の位置と
マッチングパターンの黒画素の位置とが一致した場合、
双方のパターンが合致したとして、画素の置き換えが行
われる。

【００３２】図４に示す（ｃ）は、図４に示した（ｂ）
のマッチングパターンＭＰ１に対応した画素置き換えパ
ターンであり、２値画像信号と図４に示した（ｂ）のマ
ッチングパターンＭＰ１が合致した場合に、画素置換処
理部３１６で設定されている注目画素ｄ行３列の画素置
き換えパターンである。

【００３３】図４に示す（ｄ）は、図４に示した（ｂ）
のマッチングパターンＭＰ２に対応した画素置き換えパ
ターンであり、２値画像信号と図４に示した（ｂ）のマ
ッチングパターンＭＰ２が合致した場合に、画素置換処
理部３１６で設定されている注目画素ｃ行３列の画素置
き換えパターンである。

【００３４】図４に示す（ｅ）は、図４に示した（ｂ）
のマッチングパターンＭＰ３に対応した画素置き換えパ
ターンであり、２値画像信号と図４に示した（ｂ）のマ
ッチングパターンＭＰ３が合致した場合に、画素置換処
理部３１６で設定されている注目画素ｅ行４列の画素置
き換えパターンである。

【００３５】図４に示す（ｃ），（ｄ），（ｅ）は、本
実施形態が３００×３００ｄｐｉの入力画像を６００×
３００ｄｐｉの出力画像へ変換するために、左右に２分
割した画素置き換えパターンになっている。尚、図４に
示す（ｃ）は、右、左ともに白画素へ、図４に示す
（ｄ），（ｅ）は、左は白画素へ、右は黒画素へそれぞ
れ画素を置き換えるパターンとなっている。

【００３６】図４に示す（ａ）の画像上には、図４に示
す（ｂ）のマッチングパターンＭＰ１，ＭＰ２，ＭＰ３
と合致する箇所があるため、図４に示す（ａ）の太線で
囲まれた画像は図４に示した（ｂ）のマッチングパター
ンＭＰ１，ＭＰ２，ＭＰ３の３つの注目画素に対応する
図４に示す（ｃ），（ｄ），（ｅ）の３つの画素置き換
えパターンで置き換えられる。

【００３７】図４に示す（ｆ）は、画素が置き換えられ
た画像であり、スムージング処理が施されて文字のエッ
ジ部が滑らかに再現されていることがわかる。

【００３８】このように、マッチングパターンが画像と
合致した場合、擬似中間調処理に特有な文字のエッジ部
に現れるパターンを複数の注目画素と画素置き換えパタ
ーンを用いて滑らかな再現を実現することができる。即
ち、画像上の全く同じ位置でマッチング処理を行いなが
ら、異なった複数の注目画素を持ってスムージングを行
って、エッジ部の滑らかな再現を実現している。

【００３９】図５は、本実施形態によるスムージング処
理部の主走査方向の処理動作を示すタイミングチャート
である。同図において、太線の内側は、スムージング処
理の対象となる画像領域であり、１行当たりＮ個の画素
が存在する。この画像領域のＰ（０）〜Ｐ（ｎ−１）が
存在する行（以下、「Ｐ」）をスムージング処理する場
合を例に説明する。また、画像イネーブル信号のレベル
の変化、ＣＬＫＣＮＴのカウントアップ、ＦＩＦＯメモ
リ３０６のアドレスカウンタのカウントアップタイミン
グ及び入力画像データの入力タイミングはいずれもクロ
ックの立ち上がりに同期するものとする。

【００４０】尚、Ｐの上２行と下１行の計４行のデータ
は既にＦＩＦＯメモリ３０６に記憶されており、Ｐの画
素を注目画素とするマトリックスにおける最下位の行が
入力画像データとして入力されるタイミングであるとす
る。

【００４１】画像イネーブル信号がＨレベルで、入力画
像データの信号入力が無効な領域である時、水平同期信
号がｔ１でＬパルスを出力し、このパルスによってＬＯ
ＡＤ信号がＨレベルにセットされる。そして、このＬＯ
ＡＤ信号のＨレベルによってマトリックスレジスタ３１
３のＲＥＧ０，ＲＥＧ１のすべてのビットがＬレベルに
リセットされる。この計１０ビットのＬレベルのデータ
は画素Ｐ（０）を中心としたマトリックスにおける非画
像領域を示す。また同時に、クロックカウンタ３１１か
らのＣＬＫＣＮＴ信号も“０”にリセットされ、イネー
ブル出力部３１２が、このＣＬＫＣＮＴ＝０を受けてビ
ット２をＨレベルとし、マトリックスレジスタ３１３の
ＲＥＧ２がイネーブル状態となる。また、ＦＩＦＯメモ
リ３０６のアドレスカウンタも画像イネーブル信号によ
って“０”にリセットされ、アドレス０の注目画素Ｐ
（０）の列のデータがアクセスされ、マルチプレクサ３
０９を介してマトリックスレジスタ３１３の入力ライン
に出力される。

【００４２】次に、ｔ２のクロックの立ち上がりで、画
像イネーブル信号が立ち下がると、ＬＯＡＤ信号も立ち
下がる。また同時に、マトリックスの最下位の行の第１
画素も入力画像データの信号ライン上に現れる。この入
力画像データは、マルチプレクサ３０９を介してマトリ
ックスレジスタ３１３の入力ラインの５ビット目に出力
される。そして、ｔ３のクロックの立ち上がりで、イネ
ーブル状態となっているＲＥＧ２に画素Ｐ（０）の列の
データがラッチされ、ＣＬＫＣＮＴもカウントアップし
て“１”となり、マトリックスレジスタ３１３のイネー
ブルレジスタがＲＥＧ３に切り替わる。これと同時に、
マトリックスの最下位の行の第２画素も入力画像データ
の信号ライン上に現れ、ＦＩＦＯメモリ３０６のアドレ
スカウンタも“１”となり、このアドレスカウント値に
よって画素Ｐ（１）の列のデータがアクセスされる。以
後、同様に注目画素Ｐ（２），Ｐ（３）…の列のデータ
がマトリックスレジスタ３１３のイネーブル状態のレジ
スタにラッチされる。

【００４３】その後、ｔ４のクロックの立ち上がりで、
ＲＥＧ４にＰ（２）の列のデータがラッチされると、Ｐ
（０）を中心とした５×５画素のマトリックスデータが
揃う。このマトリックスデータは、マトリックスマルチ
プレクサ３１４で、ＣＬＫＣＮＴ＝３の情報を基にＲＥ
Ｇ０の０ビット目を最下位とし、ＲＥＧ４の４ビット目
を最上位ビットとしてＲＥＧ０，ＲＥＧ１，ＲＥＧ２，
ＲＥＧ３，ＲＥＧ４の順にデータを揃え、２５ビットの
データＭＡＴＸとして出力される。このＭＡＴＸはマッ
チングパターン判定部３１５で、パターンマッチングが
行われる。その結果を受けて、画素置換処理部３１６
で、置換画素パターン又は注目画素ＭＡＴＸ（１２）が
ＰＩＸ０，ＰＩＸ１に出力され、ｔ５のクロックの立ち
上がりで、ＯＵＴ０，ＯＵＴ１にＰ（０）のスムージン
グ処理の結果Ｐ（０）’としてラッチされる。

【００４４】以下、同様に、Ｐ（１）に対しては、ＣＬ
ＫＣＮＴ＝４の情報を基に、ＲＥＧ１，ＲＥＧ２，ＲＥ
Ｇ３，ＲＥＧ４，ＲＥＧ０の順にデータを揃え、Ｐ
（２）に対しては、ＣＬＫＣＮＴ＝０の情報を基に、Ｒ
ＥＧ２，ＲＥＧ３，ＲＥＧ４，ＲＥＧ０，ＲＥＧ１の順
にデータを揃え、Ｐ（３）に対しては、ＣＬＫＣＮＴ＝
１の情報を基に、ＲＥＧ３，ＲＥＧ４，ＲＥＧ０，ＲＥ
Ｇ１，ＲＥＧ２の順にデータを揃え、Ｐ（４）に対して
は、ＣＬＫＣＮＴ＝２の情報を基に、ＲＥＧ４，ＲＥＧ
０，ＲＥＧ１，ＲＥＧ２，ＲＥＧ３の順にデータを揃
え、２５ビットのデータＭＡＴＸとして出力される。

【００４５】このように、ＣＬＫＣＮＴの値の繰り返し
に従って処理が繰り返され、ｔ６のクロックの立ち上が
りで、Ｐの最後の画素Ｐ（ｎ−１）が存在する列がラッ
チされ、画像イネーブル信号がＨレベルとなり、次のｔ
７のクロックの立ち上がりでマルチプレクサ３０９によ
って強制的にＬレベルにされた非画像領域に相当する５
ビットのデータが、マトリックスレジスタ３１３のイネ
ーブル状態のレジスタにラッチされる。そして、ｔ８の
立ち上がりで、Ｐ（ｎ−１）の処理結果ｐ（ｎ−１）’
が出力され、ラインＰの総ての画素についてのスムージ
ング処理が終了する。その際、ｔ９の水平同期信号の立
ち下がりまでＬＯＡＤ信号はＬレベルのままなので、そ
れまでＲＥＧ０，ＲＥＧ１はリセットされることはな
く、最後の画素まで処理が正常に遂行される。

【００４６】図６は、本実施形態によるスムージング処
理部の副走査方向の処理動作を示すタイミングチャート
である。ここで、入力画像データはｍ行のラインで構成
され、各行の画像データはＲの配列で示されている。

【００４７】まず、図６に示すｔ１以前の垂直同期信号
のＨレベルによって、第１のラインカウンタ３０１の出
力ｃｏｕｎｔ１と第３のラインカウンタ３０４の出力ｃ
ｏｕｎｔ３の値は“０”にリセットされている。その
後、ｔ２の画像イネーブル信号の立ち下がりで、入力画
像データとして１行目のＲ（０）行が入力される。この
時点で、既に垂直同期信号はＬレベルであるので、入力
データ切換部３０８はＲ（０）をそのまま出力する。

【００４８】そして、４ビットのＦＩＦＯメモリ３０６
は、入力データ切換部３０８の出力（０）の画素を各ア
ドレスの０ビットにアドレス０より記憶していく。この
記憶動作におけるビット選択は、書き換えビットセレク
タ３０７においてＦＩＦＯメモリ３０６から読み出され
た４ビットのうちセレクタ３０５の出力するカウント値
と同一のビットのデータを、入力データ切換部３０８の
出力と差し替える形式で遂行される。

【００４９】２行目のＲ（１）も入力データ切換部３０
８からそのまま出力され、ＦＩＦＯメモリ３０６の各ア
ドレスの１ビットにアドレス０より記憶されていく。次
に、ｔ３の画像イネーブル信号の立ち下がりから３行目
のＲ（２）が入力され始めると、この時点から１行目の
Ｒ（０）画素を注目画素とする列データがマルチプレク
サ３０９より出力され始める。この時、マルチプレクサ
３０９は垂直同期信号のＬレベルによってセレクタ３０
５より選択されるｃｏｕｎｔ１＝２に対応してＦＩＦＯ
メモリ３０６の２ビットから読み出されるデータを０ビ
ット、ＦＩＦＯメモリ３０６の３ビットから読み出され
るデータを１ビット、ＦＩＦＯメモリ３０６の０ビット
から読み出されるデータを２ビット、ＦＩＦＯメモリ３
０６の１ビットから読み出されるデータを３ビット、入
力データ切換部３０８の出力を４ビットといった具合に
列データを揃える。

【００５０】更に、この時点では、マトリックスデータ
の上２行が非画像領域となるため、ｃｏｕｎｔ３＝２に
対応して下位２ビットを強制的にＬレベルにして出力す
る。以後、ｃｏｕｎｔ１の値に応じてｃｏｕｎｔ１＝３
の時は、ＦＩＦＯメモリ３０６の３ビットから読み出さ
れるデータを０ビット、ＦＩＦＯメモリ３０６の０ビッ
トから読み出されるデータを１ビット、ＦＩＦＯメモリ
３０６の１ビットから読み出されるデータを２ビット、
ＦＩＦＯメモリ３０６の２ビットから読み出されるデー
タを３ビット、入力データ切換部３０８の出力を４ビッ
トとしてデータを揃える。この時、ｃｏｕｎｔ３＝３な
らば、０ビットは非画像領域に相当するので、強制的に
Ｌレベルとなる。

【００５１】次に、ｃｏｕｎｔ１＝０の時は、ＦＩＦＯ
メモリ３０６の０ビットから読み出されるデータを０ビ
ット、ＦＩＦＯメモリ３０６の１ビットから読み出され
るデータを１ビット、ＦＩＦＯメモリ３０６の２ビット
から読み出されるデータを２ビット、ＦＩＦＯメモリ３
０６の３ビットから読み出されるデータを３ビット、入
力データ切換部３０８の出力を４ビットとしてデータを
揃える。次に、ｃｏｕｎｔ１＝１の時は、ＦＩＦＯメモ
リ３０６の１ビットから読み出されるデータを０ビッ
ト、ＦＩＦＯメモリ３０６の２ビットから読み出される
データを１ビット、ＦＩＦＯメモリ３０６の３ビットか
ら読み出されるデータを２ビット、ＦＩＦＯメモリ３０
６の０ビットから読み出されるデータを３ビット、入力
データ切換部３０８の出力を４ビットとしてデータを揃
える。

【００５２】また、ｔ４の画像イネーブル信号の立ち上
がりで、リセット信号生成部３０３がｃｏｕｎｔ３＝３
を受けて、その出力ＲＳＴがＨレベルに立ち上がり、第
２のラインカウンタ３０２の出力ｃｏｕｎｔ２が“０”
にリセットされる。そして、ｔ５でＲＳＴがＬレベルと
なり、第２のラインカウンタ３０２のリセットが解除さ
れ、以後、水平同期信号の立ち下がり毎に、ｃｏｕｎｔ
１と同様のカウントを繰り返す。

【００５３】最後の行Ｒ（ｍ−１）の入力が終了する
と、１画面の終了を示すため、ｔ６で垂直同期信号が立
ち上がる。そして、ｃｏｕｎｔ１が“０”にリセットさ
れるので、未だスムージング処理が終了していない最後
の２行Ｒ（ｍ−２），Ｒ（ｍ−１）の処理については、
セレクタ３０５が垂直同期信号のＨレベルによってｃｏ
ｕｎｔ１に代わって選択するＣｏｕｎｔ２の値に基づい
てｔ６以前と同様に遂行される。また、ｔ７，ｔ８から
の入力データ切換部３０８の出力は、Ｒ（ｍ−１）の下
の非画像領域に対応するため、垂直同期信号のＨレベル
によって強制的にＬレベルにされる。

【００５４】実施形態によれば、垂直同期信号のレベル
によって１画面の画像領域が示される画像データのスム
ージング処理における、画像データの入力が全ライン終
了して、垂直同期信号がパターンマッチングに使用する
マトリックスデータを揃える為に要するカウント値を生
成するラインカウンタをリセットしている時間領域にお
ける画面の最後尾付近の行データの処理に際して、前記
リセットされたラインカウンタに代わって、垂直同期信
号が画像領域を示している間に１回のみ発生するリセッ
ト信号によってリセットされるラインカウンタのカウン
ト値を使用することによって、正常にマトリックスデー
タが揃えられ、スムージング処理が忠実に遂行される。

【００５５】尚、本発明は複数の機器（例えば、ホスト
コンピュータ，インタフェイス機器，リーダ，プリンタ
など）から構成されるシステムに適用しても、一つの機
器からなる装置（例えば、複写機，ファクシミリ装置な
ど）に適用してもよい。

【００５６】また、本発明の目的は前述した実施形態の
機能を実現するソフトウェアのプログラムコードを記録
した記憶媒体を、システム或いは装置に供給し、そのシ
ステム或いは装置のコンピュータ（ＣＰＵ若しくはＭＰ
Ｕ）が記憶媒体に格納されたプログラムコードを読出し
実行することによっても、達成されることは言うまでも
ない。

【００５７】この場合、記憶媒体から読出されたプログ
ラムコード自体が前述した実施形態の機能を実現するこ
とになり、そのプログラムコードを記憶した記憶媒体は
本発明を構成することになる。

【００５８】プログラムコードを供給するための記憶媒
体としては、例えばフロッピーディスク，ハードディス
ク，光ディスク，光磁気ディスク，ＣＤ−ＲＯＭ，ＣＤ
−Ｒ，磁気テープ，不揮発性のメモリカード，ＲＯＭな
どを用いることができる。

【００５９】また、コンピュータが読出したプログラム
コードを実行することにより、前述した実施形態の機能
が実現されるだけでなく、そのプログラムコードの指示
に基づき、コンピュータ上で稼働しているＯＳ（オペレ
ーティングシステム）などが実際の処理の一部又は全部
を行い、その処理によって前述した実施形態の機能が実
現される場合も含まれることは言うまでもない。

【００６０】更に、記憶媒体から読出されたプログラム
コードが、コンピュータに挿入された機能拡張ボードや
コンピュータに接続された機能拡張ユニットに備わるメ
モリに書込まれた後、そのプログラムコードの指示に基
づき、その機能拡張ボードや機能拡張ユニットに備わる
ＣＰＵなどが実際の処理の一部又は全部を行い、その処
理によって前述した実施形態の機能が実現される場合も
含まれることは言うまでもない。

【００６１】

【発明の効果】以上説明したように本発明によれば、１
画面の最後尾付近のラインにおける画素マトリックスデ
ータを正確に生成することが可能となる。

【００６２】

【図面の簡単な説明】

【図１】本実施形態における複写機の構造を示す断面図
である。

【図２】図１に示したコントローラ部１３９の構成を示
すブロック図である。

【図３】本実施形態におけるスムージング処理部の構成
を示す図である。

【図４】本実施形態におけるスムージング処理を説明す
る図である。

【図５】本実施形態によるスムージング処理部の主走査
方向の処理動作を示すタイミングチャートである。

【図６】本実施形態によるスムージング処理部の副走査
方向の処理動作を示すタイミングチャートである。

【符号の説明】

３０１第１のラインカウンタ３０２第２のラインカウンタ３０３リセット信号生成部３０４第３のラインカウンタ３０５セレクタ３０６ＦＩＦＯメモリ３０７書き換えビットセレクタ３０８入力データ切換部３０９マルチプレクサ３１３マトリックスレジスタ３１４マトリックスマルチプレクサ３１５マッチングパターン判定部３１６画素置換処理部

Claims

【特許請求の範囲】

【請求項１】入力画像データに基づき、所定の画素マ
トリックスデータを生成し、前記画素マトリックスデー
タと一致するマッチングパターンに対応する画素置換パ
ターンで前記入力画像データを置き換える画像処理装置
において、前記入力画像データを入力中、１ラインをカウントする
第１のカウンタと、前記入力画像データを１画面分入力した後、前記入力画
像データの１ラインをカウントする第２のカウンタと、前記入力画像データの画素データを複数ライン分記憶す
るメモリと、前記メモリに記憶された複数ラインの画素データに基づ
き、画素マトリックスデータを生成する生成手段とを有
し、前記生成手段は、１画面分の入力画像データを入力し終
えた後、前記メモリの各アドレスに前記入力された画像
データの画素データを記憶する際に、前記前記第２のカ
ウンタのカウント値に応じて所定のビットに前記画素デ
ータを記憶し、残りのビットには前記メモリに記憶され
ていた画素データが元のアドレスに再び記憶されること
を特徴とする画像処理装置。
【請求項２】前記第２のカウンタは、前記メモリに記
憶可能なライン数に基づき、１回リセットされることを
特徴とする請求項１記載の画像処理装置。
【請求項３】前記生成手段は、前記メモリに記憶され
た複数ラインの画素データと入力画像データの画素デー
タとから前記画素マトリックスデータを生成する際に、
注目画素が中心となるように前記複数ラインの画素デー
タの配列順序を並べ替えることを特徴とする請求項１記
載の画像処理装置。
【請求項４】更に、前記入力画像データを２値化する
２値化手段を有することを特徴とする請求項１記載の画
像処理装置。
【請求項５】更に、前記生成手段で生成された画素マ
トリックスデータを複数のマッチングパターンとパター
ンマッチング処理し、前記入力画像データのスムージン
グ処理を行う処理手段を有することを特徴とする請求項
１記載の画像処理装置。