JP3684061B2 - 画像処理方法及び装置 - Google Patents
画像処理方法及び装置 Download PDFInfo
- Publication number
- JP3684061B2 JP3684061B2 JP00685898A JP685898A JP3684061B2 JP 3684061 B2 JP3684061 B2 JP 3684061B2 JP 00685898 A JP00685898 A JP 00685898A JP 685898 A JP685898 A JP 685898A JP 3684061 B2 JP3684061 B2 JP 3684061B2
- Authority
- JP
- Japan
- Prior art keywords
- random number
- data
- image processing
- input image
- enable signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Image Processing (AREA)
- Facsimile Image Signal Circuits (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【発明の属する技術分野】
本発明は、入力画像データに乱数生成手段により生成された乱数データを加算して誤差拡散処理を行う画像処理方法及び装置に関するものである。
【0002】
【従来の技術】
従来、複写機等の画像処理装置においては、スキャナなどで読みとった多値の画像データを、例えば誤差拡散法を用いてレーザーなどの現像露光手段に適した階調に階調変換して中間調を表現している。また、階調変換処理による擬似中間調の周期性を乱すために、入力画像データに乱数生成回路により生成された乱数を加算するように構成されている。
【0003】
【発明が解決しようとする課題】
しかし、誤差拡散処理を乱数を用いて実行する場合、用いる乱数生成回路としては、20段以上のシフトレジスタを用いる必要があり、このシフトレジスタによって選択された所要のビットからなるバイナリデータを乱数データとして出力している。
【0004】
また、所定の大きさの原稿における単位長当たりの画素数に応じて乱数が周期性を持たないようにシフトレジスタの段数が決定され、1画面における各画素に対して所定の乱数が加算されることが要求される。
【0005】
従って、シフトレジスタを所定のデータにリセットした後、リセット解除後の第1の乱数データ出力が第1ラインの第1の入力画像データに対して加算され、以後も所定の乱数データが所定の画素に加算されなければならない。
【0006】
しかしながら、入力画像データの有効期間と無効期間を示すラインイネーブル信号を直接シフトレジスタのリセット信号として使用すると、各ライン毎にシフトレジスタがリセットされるため、画面の副走査方向の各画素に対する乱数データが揃ってしまい、副走査方向に対して乱数の意味を持たなくなるという問題があった。
【0007】
また、ラインイネーブル信号が入力画像データの無効期間を示している間にもシフトレジスタのデータをシフトさせる構成とした場合、無効期間の長さの設定次第で、第2ライン以降の画素に対応する乱数データが任意の値となってしまうといった問題も生じていた。
【0008】
本発明は、上記課題を解決するためになされたもので、入力画像データの有効期間又は無効期間を示すイネーブル信号と、入力画像データの1画面を示す垂直同期信号との状態に基づいて乱数生成手段における乱数データの生成を制御することを目的とする。
【0009】
【課題を解決するための手段】
上記目的を達成するために、本発明は、入力画像データに乱数生成手段により生成された乱数データを加算して誤差拡散処理を行う画像処理装置において、前記入力画像データの有効期間又は無効期間を示すイネーブル信号と、前記入力画像データの1画面を示す垂直同期信号との状態に基づいて前記乱数生成手段における乱数データの生成を制御する制御手段と、前記制御手段により生成を制御された乱数データを前記入力画像データに加算して誤差拡散処理を行う処理手段とを有することを特徴とする。
【0010】
また好ましくは、前記制御手段は、前記イネーブル信号が無効期間に相当する場合、前記乱数生成手段における乱数データの生成を停止させるように制御することを特徴とする。
【0011】
更に好ましくは、前記乱数生成手段は、シフトレジスタを構成する複数のフリップフロップの出力から選択された所定のビットからなるバイナリデータを乱数データとして生成することを特徴とする。
【0012】
また好ましくは、前記制御手段は、前記イネーブル信号が無効期間に相当する状態の場合、前記シフトレジスタのシフトを阻止するように制御することを特徴とする。
【0013】
また、本発明は、入力画像データに乱数生成手段により生成された乱数データを加算して誤差拡散処理を行う画像処理方法において、前記入力画像データの有効期間又は無効期間を示すイネーブル信号と、前記入力画像データの1画面を示す垂直同期信号との状態に基づいて前記乱数生成手段における乱数データの生成を制御する制御工程と、前記制御工程で生成を制御された乱数データを前記入力画像データに加算して誤差拡散処理を行う処理工程とを有することを特徴とする。
【0014】
【発明の実施の形態】
以下、図面を参照しながら本発明に係る実施の形態を詳細に説明する。
【0015】
図1は、本実施形態による画像処理装置の構成を示すブロック図である。同図において、109は画像読取部であり、レンズ101、CCDセンサー102、アナログ信号処理部103等で構成され、レンズ101を介してCCDセンサー102に結像された原稿画像が、CCDセンサー102によりR(RED)、G(GREEN)、B(BLUE)のアナログ電気信号に変換される。変換されたアナログ画像信号はアナログ信号処理部103に入力され、R,G,Bの各色成分毎にサンプル&ホールド、ダークレベルの補正等が実施された後にA/D変換される。その後、デジタル化されたフルカラー画像信号は、104の画像処理部に入力される。
【0016】
画像処理部104では、シェーディング補正、色補正、γ補正等の読み取り系で必要な補正処理やスムージング処理、エッジ強調、その他の画像処理、加工等が行われ、105のプリンタ部に出力される。
【0017】
プリンタ部105は、レーザー等からなる露光制御部(図示せず)、画像形成部(図示せず)、転写紙の搬送制御部等により構成され、入力された画像信号により転写紙上に画像を記録する。
【0018】
そして、110はCPU回路部であり、CPU106、ROM107、RAM108等で構成され、ROM107に記憶された制御プログラムに従ってCPU106が画像読取部109、画像処理部104、プリンタ部105等を制御し、本装置のシーケンスを統括的に制御する。尚、RAM106には、CPU106が処理を実行時に使用するワークエリアや各種テーブル等が定義されている。
【0019】
[画像処理部]
図2は、図1に示す画像処理部104の構成を示すブロック図である。同図において、201はシェーディング補正部であり、図1に示すアナログ信号処理部103より出力されたデジタル画像信号を入力し、原稿100を読み取るCCDセンサー102のばらつきや原稿照明用ランプの配光特性の補正を行う。202は階調補正部であり、シェーディング補正部201で補正演算された画像信号を信号確度から濃度データに変換して出力する。203はカラー/モノクロ変換部であり、濃度データに変換された画像信号を入力し、モノクロデータとして出力する。そして、204は階調変換処理部であり、カラー/モノクロ変換部203から出力されたデータに対して疑似中間調表現として誤差拡散処理を行う。
【0020】
[階調変換処理部]
図3は、図2に示す階調変換処理部204の詳細な構成を示すブロック図である。図4は、図3に示す誤差集配部307の誤差集配動作を示す模式図である。以下、図3及び図4を参照しながら階調変換処理について説明する。
【0021】
まず、乱数・誤差加算部301では、カラー/モノクロ変換部203から出力される濃度データ(WB_ORG)、乱数発生部303から出力されるRAND32,RN、誤差集配部307から出力されるV_errorの各信号を入力し、各信号の加算演算を行い、加算結果の上位6ビットの信号をbufh、下位5ビットの信号をbuflとして出力する。
【0022】
ここで、乱数発生部303から出力されるRAND32は、−31〜+31の範囲の乱数である。また、RNは乱数生成部303から選択的に発生される信号であり、RN=00であれば乱数・誤差加算部301で−6、RN=01or10であれば−10、RN=11であれば±0するためのものである。
【0023】
次に、比較部302では、乱数・誤差加算部301の加算結果の下位5ビットの信号buflと乱数発生部303から出力されるRAND16とを入力し、両信号の比較を行い、bufl>RAND16であれば比較結果のBLを“1”とし、その逆の条件であればBLを“0”として出力する。
【0024】
一方、乱数発生部303では、入力された濃度データ(WB_ORG)の値によってRAND32、RNを制御し、且つ、乱数・誤差加算部301の加算結果の上位6ビットの信号bufhが“1”であればRAND16を所定の値に切り替えて出力する。次に、加算部304は、信号bufhと比較結果BLとを加算し、plus信号として2値化&エラーリミット部305に出力する。尚、乱数発生部303における乱数生成回路の構成及び動作については更に後述する。
【0025】
この2値化&エラーリミット部305では、入力されたplus信号が“0”以下であればed_outを“0”とし、その他の条件であればed_outを“1”として出力する。尚、この判断を行う際に、濃度データ(WB_OR)が“255”の場合は無条件でed_outを“1”とし、且つ、原稿の1行目、1列目、2列目は無条件でed_outを“0”として出力する。また、ed_out出力の値が“0”の場合、plus_0の値を、またed_outの値が“1”の場合、plus_16の値をerrorとして出力する。errorが−15〜0の範囲外となった場合はリミット化する。
【0026】
次に、FIFO306では、2値化&エラーリミット部305から入力されるerror信号を順々に格納していき、読み出し時にはアドレス0番地からFIFOerrorを誤差集配部307に出力していく。そして、誤差集配部407では、図4に示すように、FIFOerrorとerror信号とが入力され、所定の加重係数が掛けられ、V_errorrとして出力する。
【0027】
このようにして注目画素に対して周辺画素の誤差分を補正し、2値化することができる。そして、上述のed_out信号が画像処理部104からプリンタ部105へ転送され、原稿の画像形成が行われる。
【0028】
次に、本実施形態における乱数発生部303の乱数生成回路の構成及び動作について説明する。
【0029】
まず、乱数生成回路の構成について説明する。図5は、本実施形態による乱数生成回路の構成を示すブロック図である。同図において、1〜26はDフリップフロップ(以下、DFF)である。これらは、A3サイズの原稿を400dpiで処理をしても周期性が現れないようにするために、26段のシフトレジスタで構成されている。27〜52はセレクタであり、各DFFに対して、イネーブル信号がLレベルのときは、前段のDFFのQ出力のデータを選択し、イネーブル信号がHレベルのときは、そのDFF自体のQ出力のデータを選択してD入力に入力する。
【0030】
53〜55はXORゲートであり、DFF23〜26のQ出力の排他的論理和を算出し、その結果はDFF1のD入力に入力される。56はDFF1〜26のリセットを制御するためのDFFで、垂直同期信号のHレベルによってリセットされ、イネーブル信号の立ち下がりでVDDからのHレベルをラッチする。
【0031】
ここで、乱数データはDFF1〜26のQ出力から所要の5ビットを選択し、それに符号ビットを付加することにより、−31〜31の範囲で出力される。
【0032】
次に、乱数生成回路における乱数発生のタイミングについて説明する。図6は、乱数生成回路の動作タイミングを示すタイミングチャートである。
【0033】
垂直同期信号のHレベルによってDFF56がリセットされ、そのDFF56のQ出力、即ち、リセット信号によってDFF1〜12及びDFF14〜26がLレベルにリセットされ、DFF13がHレベルにセットされた後、イネーブル信号がHレベル(入力画像データ無効期間)の間は、DFF1〜26はセレクタ27〜52によって選択された自己のデータをラッチしているため、リセット時の状態を維持する。
【0034】
その後、イネーブル信号がLレベル(入力画像データ有効期間)となってからの最初のCLKの立ち上がりによってDFF1がXOR55の出力をラッチし、DFF2〜26は前段のDFFのQ出力をラッチする(図6に示すt1)。この時、選択された5つのDFFの出力によるバイナリデータが最初の乱数R_0として出力され、階調変換処理部204の乱数・誤差加算部301にて同時にラッチされた第1ラインの第1の画素データである入力画像データV_0との加算が行われる。その後、イネーブル信号がHレベルになる直前のCLKの立ち上がり(図6に示すt2)まで、同様に乱数のビットデータのシフトと入力画像データのラッチ出力との加算が行われる。
【0035】
そして、乱数R_nと入力画像データV_nによる第1ラインにおける最後の加算が行われてからイネーブル信号がHレベルとなり、再びイネーブル信号がLレベルになるまでの期間は、DFF1〜26はセレクタ27〜52によって選択された自己のデータをラッチするため、乱数は更新されず、最前の乱数R_nが保持される。その後、イネーブル信号がLレベルになってからのCLKの最初の立ち上がり(図6に示すt3)から再び乱数の更新が開始され、乱数R_n+1が出力され、入力画像データV_n+1との加算が行われる。
【0036】
このように、各ライン毎に同様の動作が繰り返され、乱数・誤差加算部301へ乱数データと入力画像データとが入力され、加算が行われる。
【0037】
以上詳述したように、本実施形態によれば、入力画像データに対し乱数データを加算して誤差拡散(集配)処理を行う画像処理回路における、シフトレジスタより選択された所要のビットからなるバイナリデータを乱数データとして出力する乱数生成回路において、1画面に対して1回だけ乱数生成回路をリセットし、且つイネーブル信号が無効期間の間はシフトレジスタのデータをシフトさせないため、乱数データが副走査方向において揃ってしまい、乱数としての特性を失うようなことがなく出力され、またイネーブル信号の無効期間の長さの影響を受けず、1画面における各画素に対して所定の乱数値を加算することができるように各乱数データの出力タイミングを一義的に設定できる。
【0038】
尚、本発明は複数の機器(例えば、ホストコンピュータ,インタフェイス機器,リーダ,プリンタなど)から構成されるシステムに適用しても、一つの機器からなる装置(例えば、複写機,ファクシミリ装置など)に適用してもよい。
【0039】
また、本発明の目的は前述した実施形態の機能を実現するソフトウェアのプログラムコードを記録した記憶媒体を、システム或いは装置に供給し、そのシステム或いは装置のコンピュータ(CPU若しくはMPU)が記憶媒体に格納されたプログラムコードを読出し実行することによっても、達成されることは言うまでもない。
【0040】
この場合、記憶媒体から読出されたプログラムコード自体が前述した実施形態の機能を実現することになり、そのプログラムコードを記憶した記憶媒体は本発明を構成することになる。
【0041】
プログラムコードを供給するための記憶媒体としては、例えばフロッピーディスク,ハードディスク,光ディスク,光磁気ディスク,CD−ROM,CD−R,磁気テープ,不揮発性のメモリカード,ROMなどを用いることができる。
【0042】
また、コンピュータが読出したプログラムコードを実行することにより、前述した実施形態の機能が実現されるだけでなく、そのプログラムコードの指示に基づき、コンピュータ上で稼働しているOS(オペレーティングシステム)などが実際の処理の一部又は全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれることは言うまでもない。
【0043】
更に、記憶媒体から読出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書込まれた後、そのプログラムコードの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるCPUなどが実際の処理の一部又は全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれることは言うまでもない。
【0044】
【発明の効果】
以上説明したように、本発明によれば、例えば、1画面に対して1回だけ乱数生成回路をリセットし、且つイネーブル信号が無効期間の間はシフトレジスタのデータをシフトさせないため、乱数データが副走査方向において揃ってしまい、乱数としての特性を失うことがなく出力され、またイネーブル信号の無効期間の長さの影響を受けず、1画面における各画素に対して所定の乱数データを加算することができる。
【0045】
【図面の簡単な説明】
【図1】本実施形態による画像処理装置の構成を示すブロック図である。
【図2】図1に示す画像処理部104の構成を示すブロック図である。
【図3】図2に示す階調変換処理部204の詳細な構成を示すブロック図である。
【図4】図3に示す誤差集配部307の誤差集配動作を示す模式図である。
【図5】本実施形態による乱数生成回路の構成を示すブロック図である。
【図6】乱数生成回路の動作タイミングを示すタイミングチャートである。
【符号の説明】
101 レンズ
102 CCDセンサー
103 アナログ信号処理部
104 画像処理部
105 プリンタ部
106 CPU
107 ROM
108 RAM
109 画像読取部
110 CPU回路部
201 シェーディング補正回路部
202 階調補正部
203 カラー/モノクロ変換部
204 階調変換処理部
301 乱数・誤差加算部
302 比較部
303 乱数発生部
304 加算部
305 2値化&エラーリミット部
306 FIFO
307 誤差集配部
Claims (8)
- 入力画像データに乱数生成手段により生成された乱数データを加算して誤差拡散処理を行う画像処理装置において、
前記入力画像データの有効期間又は無効期間を示すイネーブル信号と、前記入力画像データの1画面を示す垂直同期信号との状態に基づいて前記乱数生成手段における乱数データの生成を制御する制御手段と、
前記制御手段により生成を制御された乱数データを前記入力画像データに加算して誤差拡散処理を行う処理手段とを有することを特徴とする画像処理装置。 - 前記制御手段は、前記イネーブル信号が無効期間に相当する場合、前記乱数生成手段における乱数データの生成を停止させるように制御することを特徴とする請求項1に記載の画像処理装置。
- 前記乱数生成手段は、シフトレジスタを構成する複数のフリップフロップの出力から選択された所定のビットからなるバイナリデータを乱数データとして生成することを特徴とする請求項1に記載の画像処理装置。
- 前記制御手段は、前記イネーブル信号が無効期間に相当する状態の場合、前記シフトレジスタのシフトを阻止するように制御することを特徴とする請求項3に記載の画像処理装置。
- 入力画像データに乱数生成手段により生成された乱数データを加算して誤差拡散処理を行う画像処理方法において、
前記入力画像データの有効期間又は無効期間を示すイネーブル信号と、前記入力画像データの1画面を示す垂直同期信号との状態に基づいて前記乱数生成手段における乱数データの生成を制御する制御工程と、
前記制御工程で生成を制御された乱数データを前記入力画像データに加算して誤差拡散処理を行う処理工程とを有することを特徴とする画像処理方法。 - 前記制御工程は、前記イネーブル信号が無効期間に相当する場合、前記乱数生成手段における乱数データの生成を停止させるように制御することを特徴とする請求項5に記載の画像処理方法。
- 前記乱数生成手段は、シフトレジスタを構成する複数のフリップフロップの出力から選択された所定のビットからなるバイナリデータを乱数データとして生成することを特徴とする請求項5に記載の画像処理方法。
- 前記制御工程は、前記イネーブル信号が無効期間に相当する状態の場合、前記シフトレジスタのシフトを阻止するように制御することを特徴とする請求項7に記載の画像処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00685898A JP3684061B2 (ja) | 1998-01-16 | 1998-01-16 | 画像処理方法及び装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP00685898A JP3684061B2 (ja) | 1998-01-16 | 1998-01-16 | 画像処理方法及び装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11205602A JPH11205602A (ja) | 1999-07-30 |
JP3684061B2 true JP3684061B2 (ja) | 2005-08-17 |
Family
ID=11649948
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP00685898A Expired - Fee Related JP3684061B2 (ja) | 1998-01-16 | 1998-01-16 | 画像処理方法及び装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3684061B2 (ja) |
-
1998
- 1998-01-16 JP JP00685898A patent/JP3684061B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11205602A (ja) | 1999-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH11187264A (ja) | 画像処理方法および装置 | |
US5563713A (en) | Image processing method and apparatus with adding of a white outline to an outline of a character image | |
JP3684061B2 (ja) | 画像処理方法及び装置 | |
JPH1093819A (ja) | 画像処理装置 | |
JP3976863B2 (ja) | 画像処理装置及び方法 | |
JP2005129995A (ja) | 画像処理装置および画像処理方法 | |
JP3809274B2 (ja) | 画像処理装置及び方法 | |
JP3432064B2 (ja) | 画像処理装置及び方法 | |
JPH06113125A (ja) | 画像処理装置 | |
JP3774523B2 (ja) | 画像処理装置及びその制御方法 | |
JPH11175711A (ja) | 画像処理装置 | |
JP2000188678A (ja) | 画像処理装置及びその傾き補正方法 | |
JPH11339032A (ja) | 画像処理方法及びその装置 | |
JP3937645B2 (ja) | 画像処理装置及び画像処理方法 | |
JPH0573668A (ja) | モザイク処理装置 | |
JP2010141608A (ja) | 画像処理方法、画像処理装置、画像処理プログラム及び記録媒体 | |
JPH09312763A (ja) | 画像処理装置 | |
JPH0292562A (ja) | 画像処理装置 | |
JPH05153386A (ja) | 画像処理装置及び画像処理方法 | |
JPH11306342A (ja) | 画像処理装置 | |
JPH03186061A (ja) | 画像2値化処理装置 | |
JP2001016448A (ja) | 画像処理装置及び方法 | |
JP2006093750A (ja) | 画像処理装置及び画像処理方法 | |
JP2001333277A (ja) | 画像処理装置及び画像処理方法 | |
JPS63132571A (ja) | 画像読取り処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040906 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041108 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050105 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050111 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050510 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050527 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090603 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090603 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100603 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110603 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120603 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |