JPH11265897A - 電界効果型トランジスタの製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 オフセットゲートの制御性を向上させて寄生
ソース抵抗が小さく且つゲート・ドレイン耐圧が大きい
ＦＥＴの均一性及び再現性を高められるようにする。 【解決手段】 基板１１の上に全面にわたって第３の絶
縁膜２２を形成し、第３の絶縁膜２２に異方性エッチバ
ックを行なうことにより、リセス部１６ａにおけるドレ
イン側の壁面に第２の絶縁膜１９及び第３の絶縁膜２２
からなる第１のスペーサ領域２３ａと、ソース側の壁面
に第３の絶縁膜２２からなる第２のスペーサ領域２２ａ
とを形成する。続いて、第２の絶縁膜１９に異方性エッ
チバックを行なうことにより、リセス部１６ａの、第１
のスペーサ領域２３ａ側の壁面に第２の絶縁膜１９及び
第３の絶縁膜２２からなる第１のスペーサ側壁２３ｂ
と、第２のスペーサ領域２２ａ側の壁面に第３の絶縁膜
２２からなる第２のスペーサ側壁２２ｂとをそれぞれ自
己整合的に形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電界効果型トラン
ジスタの製造方法に関し、特に、通信用機器やコンピュ
ータ等に用いられる高速動作を要求される化合物半導体
ＩＣ用の電界効果型トランジスタの製造方法に関する。

【０００２】

【従来の技術】従来、ＧａＡｓ等の化合物半導体を用い
た電界効果型トランジスタ（以下、ＦＥＴと呼ぶ。）に
おいては、ゲート・ソース間の寄生ソース抵抗を低減し
且つゲート・ドレイン間の耐圧を大きくするため、ドレ
イン側がソース側に比べてオーミックコンタクト層とゲ
ート電極との距離が大きい、いわゆるオフセットゲート
が用いられている。

【０００３】以下、従来の電界効果型トランジスタの製
造方法について図面を参照しながら説明する。

【０００４】図７（ａ）〜（ｅ）及び図８（ａ）〜
（ｄ）は従来のオフセットゲートを有する電界効果型ト
ランジスタの製造方法の工程順の断面構成を示してい
る。まず、図７（ａ）に示すように、半絶縁性ＧａＡｓ
からなる基板８１上に、膜厚が３００ｎｍ程度のアンド
ープＧａＡｓからなるバッファ層８２と、膜厚が２０ｎ
ｍ程度のアンドープＧａＡｓからなるチャネル層８３
と、膜厚が２０ｎｍ程度でＳｉの濃度が２×１０¹⁸ｃｍ
^-3程度にドープされたｎ型ＡｌＧａＡｓからなる電子供
給層８４と、膜厚が５ｎｍ程度のアンドープＡｌＧａＡ
ｓからなるエッチング停止層８５と、膜厚が５０ｎｍ程
度でＳｉの濃度が３×１０¹⁸ｃｍ^-3程度にドープされた
ｎ型ＧａＡｓからなるオーミックコンタクト層８６を順
次エピタキシャル成長させる。以下、バッファ層８２、
チャネル層８３及び電子供給層８４を積層部１００とし
て表わすことにする。

【０００５】次に、図７（ｂ）に示すように、基板８１
の上に第１の開口部８７ａを有する第１のレジストパタ
ーン８７を形成した後、該第１のレジストパターン８７
をマスクとして、例えば、ＳｉＣｌ₄ とＳＦ₆ との混合
ガスを用いて、オーミックコンタクト層８６をエッチン
グ停止層８５に対して選択的にドライエッチングを行な
ってオーミックコンタクト層８６にリセス部８６ａを形
成する。

【０００６】次に、図７（ｃ）に示すように、第１のレ
ジストパターン８７を除去した後、基板８１の上の全面
にわたって第１の絶縁膜８８を堆積し、続いて、図７
（ｄ）に示すように、第１の絶縁膜８８の上にレジスト
膜を塗布した後、幅がリセス部８６ａよりも小さく、且
つ、その中心がソース電極形成領域側にずれるように形
成された第２の開口部８９ａを持つ第２のレジストパタ
ーン８９を形成する。続いて、第２のレジストパターン
８９をマスクとして第１の絶縁膜８８に対してドライエ
ッチングを行なって第１の絶縁膜８８におけるリセス部
８６ａの上側に第２の開口部８９ａを形成する次に、図
７（ｅ）に示すように、第２のレジストパターン８９を
除去した後、基板８１の上に全面にわたって第２の絶縁
膜９０を堆積し、その後、図８（ａ）に示すように、エ
ッチングマスクを用いずに第２の絶縁膜９０に対してド
ライエッチによるエッチバックを行なって、リセス部８
６ａにおけるソース電極形成領域側の壁面に第２の絶縁
膜９０からなる第１の側壁９０ａとドレイン電極形成領
域側の壁面に第２の絶縁膜９０からなる第２の側壁９０
ｂとをそれぞれ形成する。

【０００７】次に、図８（ｂ）に示すように、基板８１
の上に全面にわたって、例えば、タングステンシリサイ
ド（ＷＳｉ）からなる高融点金属膜９３を堆積する。

【０００８】次に、図８（ｃ）に示すように、高融点金
属膜９３の上にリセス部８６ａよりも開口幅が大きい開
口部を持ち該開口部にリセス部８６ａが含まれるように
第３のレジストパターン（図示せず）を形成し、続い
て、基板８１の上にＴｉ／Ａｕからなる低抵抗金属膜９
４を蒸着させ、第３のレジストパターンをリフトオフす
ることにより、低抵抗金属膜９４をパターン化する。続
いて、パターン化された低抵抗金属膜９４をマスクとし
て高融点金属膜９３に対してドライエッチングを行なっ
て、ＷＳｉ／Ｔｉ／Ａｕからなるゲート電極９５を形成
する。

【０００９】次に、図８（ｄ）に示すように、第１の側
壁９０ａ、第２の側壁９０ｂ及び第１の絶縁膜８８に対
してエッチングを行なってこれらを除去した後、オーミ
ックコンタクト層８６上のソース電極形成領域にＡｕＧ
ｅ／Ｎｉ／Ａｕからなるソース電極９６を形成すると共
に、オーミックコンタクト層８６上のドレイン電極形成
領域にＡｕＧｅ／Ｎｉ／Ａｕからなるドレイン電極９７
を形成する。

【００１０】このように、ドレイン側がソース側に比べ
てオーミックコンタクト層８６とゲート電極９５との距
離が大きくなるように形成されるため、ゲート・ソース
間の寄生ソース抵抗を低減し、且つ、ゲート・ドレイン
間の耐圧を大きくすることができる。

【００１１】

【発明が解決しようとする課題】しかしながら、前記従
来の電界効果型トランジスタの製造方法は、リセス部８
６ａにおけるゲート電極の形成位置がばらつくという問
題がある。すなわち、図７（ｄ）に示す第２のレジスト
パターン形成工程において、ゲート電極９５とソース側
のオーミックコンタクト８６との距離又はゲート電極９
５とドレイン側のオーミックコンタクト８６との距離が
フォトリソグラフィーの位置合わせの精度に依存するた
め、ゲート電極の形成位置にばらつきが生じる。このば
らつきによって、ゲート耐圧及び相互コンダクタンスの
ウェハ面内の均一性及び再現性が低くなったりするとい
う問題がある。

【００１２】本発明は前記の問題に鑑みてなされたもの
であり、その目的は、オフセットゲートの制御性を向上
させることにより、寄生ソース抵抗が小さく且つゲート
・ドレイン耐圧が大きいＦＥＴの均一性及び再現性を高
めることにある。

【００１３】

【課題を解決するための手段】前記の目的を達成するた
め、本発明は、基板のリセス部におけるソース側の壁面
及びドレイン側の壁面に互いに膜厚が異なるスペーサ側
壁を自己整合的に形成する構成とする。

【００１４】本発明に係る第１の電界効果型トランジス
タの製造方法は、基板の上に、開口部を有する第１の絶
縁膜を形成する第１の絶縁膜形成工程と、第１の絶縁膜
をマスクとして基板に対してエッチングを行なうことに
より、基板にリセス部を形成するリセス部形成工程と、
基板の上にリセス部を含む全面にわたって第２の絶縁膜
を形成することにより、リセス部の両側部にそれぞれ第
２の絶縁膜からなる段差部を形成する段差部形成工程
と、第２の絶縁膜の上に段差部の一方を跨ぐようにレジ
ストパターンを形成した後、該レジストパターンをマス
クとして第２の絶縁膜に対して等方性エッチングを行な
って第２の絶縁膜における段差部の他方側の領域を除去
することにより、リセス部の一方の側部を露出させるリ
セス部露出工程と、レジストパターンを除去した後、基
板の上に全面にわたって第３の絶縁膜を形成し、第２の
絶縁膜及び第３の絶縁膜に対して異方性エッチングを行
なうことにより、リセス部の一方の側部側の壁面に第２
の絶縁膜及び第３の絶縁膜からなる第１のスペーサ側壁
と、リセス部の他方の側部側の壁面に第３の絶縁膜から
なる第２のスペーサ側壁とをそれぞれ自己整合的に形成
するスペーサ側壁形成工程と、リセス部の底面における
第１のスペーサ側壁及び第２のスペーサ側壁との間にゲ
ート電極を自己整合的に形成するゲート電極形成工程と
を備えている。

【００１５】第１の電界効果型トランジスタの製造方法
によると、基板における第１の絶縁膜の開口部を用いて
形成されたリセス部の上に第２の絶縁膜を形成してリセ
ス部の両側部に第２の絶縁膜からなる段差部を形成した
後、第２の絶縁膜の段差部の一方を跨ぐようにして形成
されたレジストパターンをマスクとして段差部の他方を
除去する。続いて、スペーサ側壁形成工程において、リ
セス部の上に全面に第３の絶縁膜を形成した後、異方性
エッチバックを行なって、リセス部のゲート長方向の一
方の壁面に第２の絶縁膜及び第３の絶縁膜からなる第１
のスペーサ側壁を設けると共に、ゲート長方向の他方の
壁面に第３の絶縁膜のみからなる第２のスペーサ側壁を
設ける。このため、第１のスペーサ側壁及び第２のスペ
ーサ側壁の膜厚がレジストパターンの開口寸法及び開口
位置に依存しなくなる。

【００１６】第１の電界効果型トランジスタの製造方法
において、第１の絶縁膜と第２の絶縁膜とが、一方がシ
リコン酸化膜であり、他方がシリコン窒化膜であること
が好ましい。

【００１７】第１の電界効果型トランジスタの製造方法
において、第１の絶縁膜がシリコン酸化膜であり、第２
の絶縁膜がシリコン窒化膜であることが好ましい。

【００１８】本発明に係る第２の電界効果型トランジス
タの製造方法は、基板の上に、開口部を有する第１の絶
縁膜を形成する第１の絶縁膜形成工程と、第１の絶縁膜
をマスクとして基板に対してエッチングを行なうことに
より、基板にリセス部を形成するリセス部形成工程と、
基板の上にリセス部を含む全面にわたって第２の絶縁膜
及び第３の絶縁膜を順次形成することにより、リセス部
の両側部にそれぞれ第２の絶縁膜及び第３の絶縁膜から
なる段差部を形成する段差部形成工程と、第３の絶縁膜
の上に段差部の一方を跨ぐように第１のレジストパター
ンを形成した後、該第１のレジストパターンをマスクと
して第３の絶縁膜に対して異方性エッチングを行なうこ
とにより、リセス部における段差部の他方側の壁面に第
２の絶縁膜及び第３の絶縁膜からなる第１のスペーサ領
域を形成する第１のスペーサ領域形成工程と、第１のレ
ジストパターンを除去した後、第２の絶縁膜の上に第１
のスペーサ領域側の段差部を跨ぐように第２のレジスト
パターンを形成した後、該第２のレジストパターンをマ
スクとして第３の絶縁膜に対して等方性エッチングを行
なうことにより、リセス部における第１のスペーサ領域
と反対側の壁面に第２の絶縁膜からなる第２のスペーサ
領域を形成する第２のスペーサ領域形成工程と、第２の
レジストパターンを除去した後、第１のスペーサ領域及
び第２のスペーサ領域を含む第２の絶縁膜に対して異方
性エッチングを行なうことにより、リセス部の底面を露
出させると共に、リセス部における第１のスペーサ領域
側の壁面に第２の絶縁膜及び第３の絶縁膜からなる第１
のスペーサ側壁と、リセス部における第２のスペーサ領
域側の壁面に第２の絶縁膜からなる第２のスペーサ側壁
とをそれぞれ自己整合的に形成するスペーサ側壁形成工
程と、リセス部の底面における第１のスペーサ側壁及び
第２のスペーサ側壁との間にゲート電極を自己整合的に
形成するゲート電極形成工程とを備えている。

【００１９】第２の電界効果型トランジスタの製造方法
によると、基板における第１の絶縁膜の開口部を用いて
形成されたリセス部の上に第２の絶縁膜及び第３の絶縁
膜を順次形成してリセス部の両側部に第２及び第３の絶
縁膜からなる段差部を形成した後、段差部の一方を跨ぐ
ようにして形成された第１のレジストパターンをマスク
として第３の絶縁膜に対して異方性エッチバックを行な
うことにより、リセス部における段差部の他方側の壁面
に第２の絶縁膜及び第３の絶縁膜からなる第１のスペー
サ領域を形成する。続いて、段差部の他方を跨ぐように
して形成された第２のレジストパターンをマスクとして
第３の絶縁膜に対して等方性のエッチバックを行なって
該第３の絶縁膜を除去することにより、第２の絶縁膜か
らなる第２のスペーサ領域を形成する。この後、第１の
スペーサ領域及び第２のスペーサ領域を含む第２の絶縁
膜に対して異方性エッチングを行なって、第２の絶縁膜
及び第３の絶縁膜からなる第１のスペーサ側壁と、第２
の絶縁膜のみからなる第２のスペーサ側壁とをそれぞれ
自己整合的に形成する。このため、第１のスペーサ側壁
及び第２のスペーサ側壁の膜厚がレジストパターンの開
口寸法及び開口位置に依存しなくなる。また、第１及び
第２の各スペーサ領域形成工程においては、リセス部の
底面が第２の絶縁膜によって覆われており、スペーサ側
壁形成工程において初めて基板のリセス部の底面を露出
させるため、リセス部の底面がダメージを被りにくい。

【００２０】第２の電界効果型トランジスタの製造方法
において、第２の絶縁膜と第３の絶縁膜とが、一方がシ
リコン酸化膜であり、他方がシリコン窒化膜であること
が好ましい。

【００２１】第２の電界効果型トランジスタの製造方法
において、第２の絶縁膜がシリコン窒化膜であり、第３
の絶縁膜がシリコン酸化膜であることが好ましい。

【００２２】本発明に係る第３の電界効果型トランジス
タの製造方法は、基板の上に、開口部を有する第１の絶
縁膜を形成する第１の絶縁膜形成工程と、第１の絶縁膜
をマスクとして基板に対してエッチングを行なうことに
より、基板にリセス部を形成するリセス部形成工程と、
基板の上にリセス部を含む全面にわたって第２の絶縁膜
及び第３の絶縁膜を順次形成することにより、リセス部
の両側部にそれぞれ第２の絶縁膜及び第３の絶縁膜から
なる段差部を形成する段差部形成工程と、第３の絶縁膜
の上に段差部の一方を跨ぐようにレジストパターンを形
成した後、該レジストパターンをマスクとして第３の絶
縁膜に対して異方性エッチングを行なうことにより、リ
セス部における段差部の他方側の壁面に第２の絶縁膜及
び第３の絶縁膜からなる第１のスペーサ領域を形成する
第１のスペーサ領域形成工程と、基板の上に全面にわた
って金属からなる薄膜を形成した後、レジストパターン
をリフトオフすることにより、第２の絶縁膜の上に第１
のスペーサ領域側の段差部を跨ぐように薄膜からなるマ
スクパターンを形成するマスクパターン形成工程と、マ
スクパターンを用いて第３の絶縁膜に対して等方性エッ
チングを行なうことにより、リセス部における第１のス
ペーサ領域と反対側の壁面に第２の絶縁膜からなる第２
のスペーサ領域を形成する第２のスペーサ領域形成工程
と、マスクパターンを除去した後、第１のスペーサ領域
及び第２のスペーサ領域を含む第２の絶縁膜に対して異
方性エッチングを行なうことにより、リセス部の底面を
露出させると共に、リセス部における第１のスペーサ領
域側の壁面に第２の絶縁膜及び第３の絶縁膜からなる第
１のスペーサ側壁と、リセス部における第２のスペーサ
領域側の壁面に第２の絶縁膜からなる第２のスペーサ側
壁とをそれぞれ自己整合的に形成するスペーサ側壁形成
工程と、リセス部の底面における第１のスペーサ側壁及
び第２のスペーサ側壁との間にゲート電極を自己整合的
に形成するゲート電極形成工程とを備えている。

【００２３】第３の電界効果型トランジスタの製造方法
によると、第２の電界効果型トランジスタの製造方法と
同様に、第１のスペーサ側壁及び第２のスペーサ側壁の
膜厚がレジストパターンの開口寸法及び開口位置に依存
せず、また、スペーサ側壁形成工程において初めて基板
のリセス部の底面を露出させるため、リセス部の底面が
ダメージを被りにくくなる。さらに、第１のスペーサ領
域形成用のレジストパターンを含む基板上の全面に金属
からなる薄膜を形成し、該レジストパターンをリフトオ
フすることによって第２のスペーサ領域形成用の薄膜パ
ターンを自己整合的に形成するため、リセス部のゲート
長方向の開口幅が小さい場合でも確実にマスクパターン
を形成できる。

【００２４】第３の電界効果型トランジスタの製造方法
において、第２の絶縁膜と第３の絶縁膜とが、一方がシ
リコン酸化膜であり、他方がシリコン窒化膜であること
が好ましい。

【００２５】第３の電界効果型トランジスタの製造方法
において、第２の絶縁膜がシリコン酸化膜であり、第３
の絶縁膜がシリコン窒化膜であることが好ましい。

【００２６】第３の電界効果型トランジスタの製造方法
において、薄膜がアルミニウムからなることが好まし
い。

【００２７】第１〜第３の電界効果型トランジスタの製
造方法が、ゲート電極形成工程の後に、第１の絶縁膜を
除去した後、基板の上におけるゲート長方向の第１のス
ペーサ側壁側にドレイン電極を形成すると共に、基板の
上におけるゲート長方向の第２のスペーサ側壁側にソー
ス電極を形成するソース・ドレイン電極形成工程をさら
に備えていることが好ましい。

【００２８】

【発明の実施の形態】（第１の実施形態）本発明の第１
の実施形態について図面を参照しながら説明する。

【００２９】図１（ａ）〜（ｅ）及び図２（ａ）〜
（ｆ）は本発明の第１の実施形態に係る電界効果型トラ
ンジスタの製造方法の工程順の断面構成を示している。
まず、図１（ａ）に示すように、半絶縁性ＧａＡｓから
なる基板１１上に、膜厚が３００ｎｍ程度のアンドープ
ＧａＡｓからなり基板１１の格子整合性を向上させるバ
ッファ層１２と、膜厚が２０ｎｍ程度のアンドープＧａ
Ａｓからなりキャリアが走行するチャネル層１３と、膜
厚が２０ｎｍ程度でＳｉの濃度が２×１０¹⁸ｃｍ^-3程度
にドープされたｎ型ＡｌＧａＡｓからなりチャネル層１
３にキャリアである電子を供給する電子供給層１４と、
膜厚が５ｎｍ程度のアンドープＡｌＧａＡｓからなるリ
セスエッチ用のエッチング停止層１５と、膜厚が５０ｎ
ｍ程度でＳｉの濃度が３×１０¹⁸ｃｍ^-3程度にドープさ
れたｎ型ＧａＡｓからなりソース電極又はドレイン電極
とオーミック接触するオーミックコンタクト層１６を順
次エピタキシャル成長させる。以下、バッファ層１２、
チャネル層１３及び電子供給層１４を積層部２０として
表わすことにする。

【００３０】次に、図１（ｂ）に示すように、基板１１
のオーミックコンタクト層１６の上に全面にわたって二
酸化シリコン（ＳｉＯ₂ ）からなり膜厚が４００ｎｍの
第１の絶縁膜１７を形成し、その後、基板１１上に開口
部１８ａを有する第１のレジストパターン１８を形成
し、該第１のレジストパターン１８をマスクとして第１
の絶縁膜１７に対してドライエッチングを行なって第１
の絶縁膜１７に開口部１７ａを形成する。

【００３１】次に、図１（ｃ）に示すように、第１のレ
ジストパターン１８をマスクとして、例えば、ＳｉＣｌ
₄ とＳＦ₆ との混合ガスを用いて、オーミックコンタク
ト層１６をエッチング停止層１５に対して選択的にドラ
イエッチングを行なってオーミックコンタクト層１６に
リセス部１６ａを形成する。

【００３２】次に、図１（ｄ）に示すように、第１のレ
ジストパターン１８を除去した後、基板１１上に全面に
わたって窒化シリコン（ＳｉＮ）からなり膜厚が３００
ｎｍでリセス部１６ａの両側部にそれぞれ段差部を持つ
第２の絶縁膜１９を形成する。

【００３３】次に、図１（ｅ）に示すように、第２の絶
縁膜１９の上に、ソース側の段差部を露出し且つドレイ
ン側の段差部を跨ぐように第２のレジストパターン２１
を形成し、該第２のレジストパターン２１をマスクとし
て第２の絶縁膜１９に対してＣＦ₄ ガスを用いた等方性
エッチングを行なって第２の絶縁膜１９におけるソース
側の段差部側の領域を除去することにより、リセス部１
６ａのソース側を露出させる。

【００３４】次に、図２（ａ）に示すように、第２のレ
ジストパターン２１を除去した後、基板１１の上に全面
にわたってＳｉＯ₂ からなり膜厚が３００ｎｍの第３の
絶縁膜２２を形成する。

【００３５】次に、図２（ｂ）に示すように、エッチン
グマスクを設けずにＣＦ₄ ガスを用いて第３の絶縁膜２
２に対して異方性ドライエッチによるエッチバックを行
なうことにより、リセス部１６ａにおけるドレイン側の
壁面に第２の絶縁膜１９及び第３の絶縁膜２２からなる
第１のスペーサ領域２３ａを形成すると共に、リセス部
１６ａにおけるソース側の壁面に第３の絶縁膜２２から
なる第２のスペーサ領域２２ａを形成する。

【００３６】続いて、図２（ｃ）に示すように、ＣＦ₄
ガスを用いて第１のスペーサ領域２３ａ及び第２のスペ
ーサ領域２２ａを含む第２の絶縁膜１９に対して異方性
ドライエッチによるエッチバックを行なうことにより、
リセス部１６ａの底面の中央部を露出させると共に、リ
セス部１６ａにおける第１のスペーサ領域２３ａ側の壁
面に第２の絶縁膜１９及び第３の絶縁膜２２からなる第
１のスペーサ側壁２３ｂと、リセス部１６ａの第２のス
ペーサ領域２２ａ側の壁面に第３の絶縁膜２２からなる
第２のスペーサ側壁２２ｂとをそれぞれ自己整合的に形
成する。

【００３７】次に、図２（ｄ）に示すように、基板１１
の上におけるリセス部１６ａ、第１のスペーサ側壁２３
ｂ及び第２のスペーサ側壁２２ｂを含む全面にわたっ
て、例えば、ＷＳｉからなり膜厚が２００ｎｍの高融点
金属膜２４を堆積する。

【００３８】次に、図２（ｅ）に示すように、高融点金
属膜２４の上にリセス部１６ａよりもゲート長方向の開
口幅が大きい開口部を持ち該開口部にリセス部１６ａが
含まれるように第３のレジストパターン（図示せず）を
形成し、続いて、基板１１の上に膜厚がそれぞれ５０ｎ
ｍ，５００ｎｍのＴｉ／Ａｕからなる低抵抗金属膜２５
を蒸着させ、第３のレジストパターンをリフトオフする
ことにより、低抵抗金属膜２５をパターン化する。続い
て、パターン化された低抵抗金属膜２５をマスクとして
高融点金属膜２４に対してドライエッチングを行なっ
て、ＷＳｉ／Ｔｉ／Ａｕからなるゲート電極２６を形成
する。

【００３９】次に、図２（ｆ）に示すように、第１のス
ペーサ側壁２３ｂ、第２のスペーサ側壁２２ｂ及び第１
の絶縁膜１７に対してエッチングを行なってこれらを除
去した後、オーミックコンタクト層１６の上にＡｕＧｅ
／Ｎｉ／Ａｕからなるソース電極２７，ドレイン電極２
８を形成する。ここでは、オーミックコンタクト層１６
の上の、第１のスペーサ側壁２３ｂが形成されていた側
をドレイン電極２８とし、第２のスペーサ側壁２２ｂが
形成されていた側をソース電極２７とする。

【００４０】このように、本実施形態によると、図２
（ｃ）のスペーサ側壁形成工程において、パターニング
にマージンが必要なレジストパターンを用いることなく
第１のスペーサ側壁２３ｂ及び第２のスペーサ側壁２２
ｂを形成しており、第２の絶縁膜１９及び第３の絶縁膜
２２からなる第１のスペーサ側壁２３ｂはゲート電極２
６とドレイン側のオーミックコンタクト層１６との間に
自己整合的に形成されると共に、第３の絶縁膜２２のみ
からなる第２のスペーサ側壁２２ｂはゲート電極２６と
ソース側のオーミックコンタクト層１６との間に自己整
合的に形成される。従って、ゲート電極２６とオーミッ
クコンタクト層１６との距離がソース側よりもドレイン
側の方が大きくなり、且つ、ゲート電極２６がリセス部
１６ａに対して第２の絶縁膜１９と第３の絶縁膜２２と
の膜厚により自己整合的に形成されるため、寄生ソース
抵抗が小さく且つゲート・ドレイン耐圧を大きくするオ
フセットゲートの制御性を向上できると共に、オフセッ
トゲートの均一性及び再現性を高めることができる。

【００４１】また、図１（ｅ）に示すリセス部露出工程
において、リセス部１６ａのソース側の側部を露出させ
る際に、第１の絶縁膜１７がＳｉＯ₂ からなり、第２の
絶縁膜１９がＳｉＮからなるため、等方性エッチングに
より、ＳｉＯ₂ とＳｉＮとのエッチレートの差を利用し
て第１の絶縁膜１７に対して第２の絶縁膜１９を選択的
に除去できる。さらに、図２（ｃ）に示すスペーサ側壁
形成工程において、ＳｉＮからなる第２の絶縁膜１９に
対してエッチバックを行なう際に、第１のスペーサ側壁
２２ａ側のＳｉＯ₂ からなる第１の絶縁膜１７の膜厚が
目減りするのを防ぐことができる。

【００４２】（第２の実施形態）以下、本発明の第２の
実施形態について図面を参照しながら説明する。

【００４３】図３（ａ）〜（ｅ）及び図４（ａ）〜
（ｅ）は本発明の第２の実施形態に係る電界効果型トラ
ンジスタの製造方法の工程順の断面構成を示している。
まず、図３（ａ）に示すように、半絶縁性ＧａＡｓから
なる基板１１上に、膜厚が３００ｎｍ程度のアンドープ
ＧａＡｓからなるバッファ層１２と、膜厚が２０ｎｍ程
度のアンドープＧａＡｓからなるチャネル層１３と、膜
厚が２０ｎｍ程度でＳｉの濃度が２×１０¹⁸ｃｍ^-3程度
にドープされたｎ型ＡｌＧａＡｓからなる電子供給層１
４と、膜厚が５ｎｍ程度のアンドープＡｌＧａＡｓから
なるエッチング停止層１５と、膜厚が５０ｎｍ程度でＳ
ｉの濃度が３×１０¹⁸ｃｍ^-3程度にドープされたｎ型Ｇ
ａＡｓからなるオーミックコンタクト層１６を順次エピ
タキシャル成長させる。ここでも、バッファ層１２、チ
ャネル層１３及び電子供給層１４を積層部２０として表
わす。

【００４４】次に、図３（ｂ）に示すように、基板１１
のオーミックコンタクト層１６の上に全面にわたってＳ
ｉＯ₂ からなり膜厚が４００ｎｍの第１の絶縁膜１７を
形成し、その後、基板１１上に開口部１８ａを有する第
１のレジストパターン１８を形成し、該第１のレジスト
パターン１８をマスクとして第１の絶縁膜１７に対して
ドライエッチングを行なって第１の絶縁膜１７に開口部
１７ａを形成する。

【００４５】次に、図３（ｃ）に示すように、第１のレ
ジストパターン１８をマスクとして、例えば、ＳｉＣｌ
₄ とＳＦ₆ との混合ガスを用いて、オーミックコンタク
ト層１６をエッチング停止層１５に対して選択的にドラ
イエッチングを行なってオーミックコンタクト層１６に
リセス部１６ａを形成する。

【００４６】次に、図３（ｄ）に示すように、第１のレ
ジストパターン１８を除去した後、基板１１上に全面に
わたってＳｉＮからなり膜厚が３００ｎｍの第２の絶縁
膜３１とＳｉＯ₂ からなり膜厚が３００ｎｍの第３の絶
縁膜３２とを順次堆積してリセス部１６ａの両側部にそ
れぞれ段差部を形成する。

【００４７】次に、図３（ｅ）に示すように、第３の絶
縁膜３２の上に、ドレイン側の段差部を露出し且つソー
ス側の段差部を跨ぐように第２のレジストパターン３３
を形成し、該第２のレジストパターン３３をマスクとし
て第３の絶縁膜３２に対してＣＦ₄ ガスを用いた異方性
エッチングを行なうことにより、リセス部１６ａにおけ
るドレイン側の段差部に第２の絶縁膜３１及び第３の絶
縁膜３２からなる第１のスペーサ領域３４ａを形成す
る。

【００４８】次に、図４（ａ）に示すように、第２のレ
ジストパターン３３を除去した後、第１のスペーサ領域
３４ａを含む第２の絶縁膜３１の上に、ソース側の段差
部を露出し且つドレイン側の段差部を跨ぐように第３の
レジストパターン３５を形成し、該第３のレジストパタ
ーン３５をマスクとして第３の絶縁膜３２に対してフッ
酸（ＨＦ）を用いたウェットエッチングを行なって該第
３の絶縁膜３２を除去することにより、リセス部１６ａ
におけるソース側の段差部に第２の絶縁膜３１からなる
第２のスペーサ領域３１ａを形成する。

【００４９】次に、図４（ｂ）に示すように、第３のレ
ジストパターン３５を除去した後、エッチングマスクを
設けずに、第１のスペーサ領域３４ａ及び第２のスペー
サ領域３１ａを含む第２の絶縁膜３１に対してＣＦ₄ を
用いた異方性ドライエッチによるエッチバックを行なう
ことにより、リセス部１６ａの底面を露出させると共
に、リセス部１６ａにおける第１のスペーサ領域３４ａ
側の壁面に第２の絶縁膜３１及び第３の絶縁膜３２から
なる第１のスペーサ側壁３４ｂと、リセス部１６ａにお
ける第２のスペーサ領域３１ａ側の壁面に第２の絶縁膜
３１からなる第２のスペーサ側壁３１ｂとをそれぞれ自
己整合的に形成する。

【００５０】次に、図４（ｃ）に示すように、基板１１
の上におけるリセス部１６ａ、第１のスペーサ側壁３４
ｂ及び第２のスペーサ側壁３１ｂを含む全面にわたっ
て、例えば、ＷＳｉからなり膜厚が２００ｎｍの高融点
金属膜２４を堆積する。

【００５１】次に、図４（ｄ）に示すように、高融点金
属膜２４の上にリセス部１６ａよりもゲート長方向の開
口幅が大きい開口部を持ち該開口部にリセス部１６ａが
含まれるように第４のレジストパターン（図示せず）を
形成し、続いて、基板１１の上に膜厚がそれぞれ５０ｎ
ｍ，５００ｎｍのＴｉ／Ａｕからなる低抵抗金属膜２５
を蒸着させ、第４のレジストパターンをリフトオフする
ことにより、低抵抗金属膜２５をパターン化する。続い
て、パターン化された低抵抗金属膜２５をマスクとして
高融点金属膜２４に対してドライエッチングを行なっ
て、ＷＳｉ／Ｔｉ／Ａｕからなるゲート電極２６を形成
する。

【００５２】次に、図４（ｅ）に示すように、第１のス
ペーサ側壁３４ｂ、第２のスペーサ側壁３１ｂ及び第１
の絶縁膜１７に対してエッチングを行なってこれらを除
去した後、オーミックコンタクト層１６の上にＡｕＧｅ
／Ｎｉ／Ａｕからなるソース電極２７，ドレイン電極２
８を形成する。ここでは、オーミックコンタクト層１６
の上の、第１のスペーサ側壁３４ｂが形成されていた側
をドレイン電極２８とし、第２のスペーサ側壁３１ｂが
形成されていた側をソース電極２７とする。

【００５３】このように、本実施形態によると、図４
（ｂ）のスペーサ側壁形成工程において、パターニング
にマージンが必要なレジストパターンを用いることなく
第１のスペーサ側壁３４ｂ及び第２のスペーサ側壁３１
ｂを形成しており、第２の絶縁膜３１及び第３の絶縁膜
３２からなる第１のスペーサ側壁３４ｂはゲート電極２
６とドレイン側のオーミックコンタクト層１６との間に
自己整合的に形成されると共に、第２の絶縁膜３１のみ
からなる第２のスペーサ側壁３１ｂはゲート電極２６と
ソース側のオーミックコンタクト層１６との間に自己整
合的に形成される。従って、ゲート電極２６とオーミッ
クコンタクト層１６との距離がソース側よりもドレイン
側の方が大きくなり、且つ、ゲート電極２６がリセス部
１６ａに対して第２の絶縁膜３１と第３の絶縁膜３２と
の膜厚により自己整合的に形成されるため、寄生ソース
抵抗が小さく且つゲート・ドレイン耐圧を大きくするオ
フセットゲートの制御性を向上できると共に、オフセッ
トゲートの均一性及び再現性を高めることができる。

【００５４】さらに、図３（ｅ）及び図４（ａ）に示す
第１及び第２のスペーサ領域形成工程において、第１の
スペーサ領域３４ａ及び第２のスペーサ領域３１ａを形
成する際に、リセス部１６ａの底面が第２の絶縁膜３１
により覆われているため、リセス部１６ａの底面がオー
バーエッチによるダメージを受けるおそれがない。

【００５５】また、図４（ａ）に示す第２のスペーサ領
域形成工程において、第３の絶縁膜３２に対して等方性
エッチングを行なって第２の絶縁膜３１からなる第２の
スペーサ領域３１ａを形成する際に、第２の絶縁膜３１
がＳｉＮからなり、第３の絶縁膜３２がＳｉＯ₂ からな
るため、ＳｉＯ₂ とＳｉＮとのエッチレートの差を利用
して第２の絶縁膜３１に対して第３の絶縁膜３２を選択
的に除去できる。さらに、図４（ｂ）に示すスペーサ側
壁形成工程において、ＳｉＮからなる第２の絶縁膜３１
に対してエッチバックを行なう際に、第１のスペーサ領
域３４ａにおけるリセス部１６ａの中心部側にＳｉＯ₂
からなる第３の絶縁膜３２を有するため、第１のスペー
サ側壁３４ｂの膜厚が目減りするのを防ぐことができ
る。

【００５６】（第３の実施形態）以下、本発明の第３の
実施形態について図面を参照しながら説明する。

【００５７】図５（ａ）〜（ｅ）及び図６（ａ）〜
（ｆ）は本発明の第３の実施形態に係る電界効果型トラ
ンジスタの製造方法の工程順の断面構成を示している。
図５及び図６において、図３及び図４に示す構成部材と
同一の構成部材には同一の符号を付すことにより説明を
省略する。

【００５８】まず、図５（ｃ）に示すように、基板１１
上のオーミックコンタクト層１６にリセス部１６ａを形
成する。続いて、図５（ｄ）に示すように、第１のレジ
ストパターン１８を除去した後、基板１１上に全面にわ
たってＳｉＯ₂ からなり膜厚が３００ｎｍの第２の絶縁
膜４１とＳｉＮからなり膜厚が３００ｎｍの第３の絶縁
膜４２とを順次堆積してリセス部１６ａの両側部にそれ
ぞれ段差部を形成する。

【００５９】次に、図５（ｅ）に示すように、第３の絶
縁膜４２の上に、ドレイン側の段差部を露出し且つソー
ス側の段差部を跨ぐように第２のレジストパターン３３
を形成し、該第２のレジストパターン３３をマスクとし
て第３の絶縁膜４２に対してＣＦ₄ ガスを用いた異方性
エッチングを行なうことにより、リセス部１６ａにおけ
るドレイン側の段差部に第２の絶縁膜４１及び第３の絶
縁膜４２からなる第１のスペーサ領域４３ａを形成す
る。

【００６０】次に、図６（ａ）に示すように、基板１１
の上に全面にわたって膜厚が５０ｎｍのアルミニウム
（Ａｌ）からなる金属薄膜４４を蒸着し、その後、第２
のレジストパターン３３をリフトオフすることにより、
ソース側の第３の絶縁膜４２を露出すると共に、第１の
スペーサ領域４３ａを含むドレイン側の第２の絶縁膜４
１の上におけるソース側の段差部を跨ぐように金属薄膜
４４をパターニングする。

【００６１】次に、図６（ｂ）に示すように、パターニ
ングされた金属薄膜４４をマスクとして第３の絶縁膜４
２に対してＣＦ₄ ガスを用いた等方性エッチングを行な
ってソース側の第３の絶縁膜４２を除去することによ
り、リセス部１６ａにおけるソース側の段差部に第２の
絶縁膜４１からなる第２のスペーサ領域４１ａを形成す
る。

【００６２】次に、図６（ｃ）に示すように、ＨＣｌを
用いて金属薄膜４４に対してウェットエッチングを行な
って該金属薄膜４４を除去し、その後、エッチングマス
クを設けずに、第１のスペーサ領域４３ａ及び第２のス
ペーサ領域４１ａを含む第２の絶縁膜４１に対してＣＦ
₄ を用いた異方性ドライエッチによるエッチバックを行
なうことにより、リセス部１６ａの底面を露出させると
共に、リセス部１６ａにおける第１のスペーサ領域４３
ａ側の壁面に第２の絶縁膜４１及び第３の絶縁膜４２か
らなる第１のスペーサ側壁４３ｂと、リセス部１６ａに
おける第２のスペーサ領域４１ａ側の壁面に第２の絶縁
膜４１からなる第２のスペーサ側壁４１ｂとをそれぞれ
自己整合的に形成する。

【００６３】次に、図６（ｄ）に示すように、基板１１
の上におけるリセス部１６ａ、第１のスペーサ側壁４３
ｂ及び第２のスペーサ側壁４１ｂを含む全面にわたっ
て、ＷＳｉからなり膜厚が２００ｎｍの高融点金属膜２
４を堆積する。

【００６４】次に、図６（ｅ）に示すように、高融点金
属膜２４の上にリセス部１６ａよりもゲート長方向の開
口幅が大きい開口部を持ち該開口部にリセス部１６ａが
含まれるように第３のレジストパターン（図示せず）を
形成し、続いて、基板１１の上に膜厚がそれぞれ５０ｎ
ｍ，５００ｎｍのＴｉ／Ａｕからなる低抵抗金属膜２５
を蒸着させ、第３のレジストパターンをリフトオフする
ことにより、低抵抗金属膜２５をパターン化する。続い
て、パターン化された低抵抗金属膜２５をマスクとして
高融点金属膜２４に対してドライエッチングを行なっ
て、ＷＳｉ／Ｔｉ／Ａｕからなるゲート電極２６を形成
する。

【００６５】次に、図６（ｆ）に示すように、第１のス
ペーサ側壁４３ｂ、第２のスペーサ側壁４１ｂ及び第１
の絶縁膜１７に対してエッチングを行なってこれらを除
去した後、オーミックコンタクト層１６の上にＡｕＧｅ
／Ｎｉ／Ａｕからなるソース電極２７，ドレイン電極２
８を形成する。ここでも、オーミックコンタクト層１６
の上の、第１のスペーサ側壁４３ｂが形成されていた側
をドレイン電極２８とし、第２のスペーサ側壁４１ｂが
形成されていた側をソース電極２７とする。

【００６６】このように、本実施形態によると、図６
（ｃ）のスペーサ側壁形成工程において、パターニング
にマージンが必要なレジストパターンを用いることなく
第１のスペーサ側壁４３ｂ及び第２のスペーサ側壁４１
ｂを形成しており、第２の絶縁膜４１及び第３の絶縁膜
４２からなる第１のスペーサ側壁４３ｂはゲート電極２
６とドレイン側のオーミックコンタクト層１６との間に
自己整合的に形成されると共に、第２の絶縁膜４１のみ
からなる第２のスペーサ側壁４１ｂはゲート電極２６と
ソース側のオーミックコンタクト層１６との間に自己整
合的に形成される。従って、ゲート電極２６とオーミッ
クコンタクト層１６との距離がソース側よりもドレイン
側の方が大きくなり、且つ、ゲート電極２６がリセス部
１６ａに対して第２の絶縁膜４１と第３の絶縁膜４２と
の膜厚により自己整合的に形成されるため、寄生ソース
抵抗が小さく且つゲート・ドレイン耐圧を大きくするオ
フセットゲートの制御性を向上できると共に、オフセッ
トゲートの均一性及び再現性を高めることができる。

【００６７】また、図５（ｅ），図６（ａ）及び図６
（ｂ）に示す第１及び第２のスペーサ領域形成工程にお
いて、第１のスペーサ領域４３ａ及び第２のスペーサ領
域４１ａを形成する際に、リセス部１６ａの底面が第２
の絶縁膜４１により覆われているため、リセス部１６ａ
の底面がオーバーエッチによるダメージを受けるおそれ
がない。

【００６８】さらに、ゲート長が０．５μｍ以下である
ような短ゲート長化を図るＦＥＴの場合にあっては、図
５（ｅ）に示す第２の絶縁膜４１の上におけるリセス部
１６ａ内の露出幅が０．３μｍ以下となるため、図４
（ａ）に示す第２の実施形態のように、第１のスペーサ
領域４３ａを含む第２の絶縁膜４１のドレイン側の領域
をマスクするようなマスクパターンをレジストを用いて
形成するにはフォトリソグラフィの位置合わせ精度の限
界から困難が生じる。しかしながら、本実施形態におい
ては、図６（ａ）に示すように、オーミックコンタクト
層１７のソース側をマスクする第２のレジストパターン
３３の上を含む基板１１の全面に金属薄膜４４を蒸着し
第２のレジストパターン３３をリフトオフすることによ
って、第２の絶縁膜４１のドレイン側の領域をマスクす
るマスクパターンを自己整合的に形成するため、短ゲー
ト長化を図った微細なＦＥＴであってもフォトリソグラ
フィの位置合わせ精度に規制されなくなる。

【００６９】また、図６（ｂ）に示す第２のスペーサ領
域形成工程において、第３の絶縁膜４２に対して等方性
エッチングを行なって第２の絶縁膜４１からなる第２の
スペーサ領域４１ａを形成する際に、第２の絶縁膜４１
がＳｉＯ₂ からなり、第３の絶縁膜４２がＳｉＮからな
るため、ＳｉＮとＳｉＯ₂ とのエッチレートの差を利用
して第２の絶縁膜４１に対して第３の絶縁膜４２を選択
的に除去できる。

【００７０】

【発明の効果】本発明に係る第１の電界効果型トランジ
スタの製造方法によると、互いに膜厚が異なる第１のス
ペーサ側壁及び第２のスペーサ側壁がレジストパターン
の開口寸法及び開口位置に依存しなくなるので、オフセ
ットゲートの制御性を向上でき、その均一性及び再現性
を向上させることができる。

【００７１】第１の電界効果型トランジスタの製造方法
において、第１の絶縁膜と第２の絶縁膜とが、一方がシ
リコン酸化膜であり、他方がシリコン窒化膜であると、
リセス部露出工程で第２の絶縁膜に対して等方性のエッ
チングを行なう際に、シリコン酸化膜とシリコン窒化膜
とのエッチレートの差を利用して第１の絶縁膜に対して
第２の絶縁膜を選択的にエッチングすることができる。

【００７２】第１の電界効果型トランジスタの製造方法
において、第１の絶縁膜がシリコン酸化膜であり、第２
の絶縁膜がシリコン窒化膜であると、前述の効果を得ら
れる上に、スペーサ側壁形成工程で第２の絶縁膜１９に
対して異方性エッチバックを行なう際に、第１のスペー
サ側壁側の第１の絶縁膜の膜厚が目減りするのを防止で
きる。

【００７３】本発明に係る第２の電界効果型トランジス
タの製造方法によると、第１の電界効果型トランジスタ
の効果を得られる上に、第１及び第２のスペーサ領域形
成工程においてリセス部の底面が第２の絶縁膜に覆われ
ているため、リセス部の底面がオーバーエッチによるダ
メージを受けるおそれがないので、電気的特性を劣化せ
ることがない。

【００７４】第２の電界効果型トランジスタの製造方法
において、第２の絶縁膜がシリコン窒化膜であり、第３
の絶縁膜がシリコン酸化膜であると、第２のスペーサ領
域形成工程で第３の絶縁膜に対して等方性エッチングを
行なう際に、シリコン窒化膜とシリコン酸化膜とのエッ
チレートの差を利用する、例えばフッ酸を用いたウェッ
トエッチを行なうことにより、第２の絶縁膜に対して第
３の絶縁膜を選択的にエッチングすることができる。さ
らに、スペーサ側壁形成工程において、第２の絶縁膜に
対してエッチバックを行なう際に、第１のスペーサ領域
がリセス部の中央部側に第３の絶縁膜を有するため、第
１のスペーサ側壁の膜厚が目減りするのを防ぐことがで
きる。

【００７５】本発明に係る第３の電界効果型トランジス
タの製造方法によると、第２の電界効果型トランジスタ
の効果を得られる上に、第２のスペーサ領域形成工程に
おいて、第１のスペーサ領域をマスクするマスクパター
ンに金属からなる薄膜パターンを自己整合的に形成する
ため、微細なＦＥＴであってもフォトリソグラフィの位
置合わせ精度に規制されなくなるので、ゲート長が０．
５μｍ以下の短ゲート長化に対応することができる。

【００７６】第２及び第３の電界効果型トランジスタの
製造方法において、第２の絶縁膜と第３の絶縁膜とが、
一方がシリコン酸化膜であり、他方がシリコン窒化膜で
あると、第２のスペーサ領域形成工程でシリコン酸化膜
とシリコン窒化膜とのエッチレートの差を利用すること
により、第２の絶縁膜に対して第３の絶縁膜を選択的に
エッチングすることができる。

【００７７】第３の電界効果型トランジスタの製造方法
において、第２の絶縁膜がシリコン酸化膜であり、第３
の絶縁膜がシリコン窒化膜であると、第２のスペーサ領
域形成工程で第３の絶縁膜に対して等方性のドライエッ
チングを行なう際に、シリコン酸化膜とシリコン窒化膜
とのエッチレートの差を利用して第２の絶縁膜に対して
第３の絶縁膜を選択的にエッチングすることができる。

【００７８】第３の電界効果型トランジスタの製造方法
において、薄膜がアルミニウムからなると、レジストパ
ターンの上に蒸着し且つリフトオフを行なって形成され
る金属薄膜からなるマスクパターンを確実に実現できる
と共に、その後の塩化水素等を用いたウエットエッチで
確実に除去することができる。

【００７９】第１〜第３の電界効果型トランジスタの製
造方法が、ゲート電極形成工程の後に、第１の絶縁膜を
除去した後、基板の上におけるゲート長方向の第１のス
ペーサ側壁側にドレイン電極を形成すると共に、基板の
上におけるゲート長方向の第２のスペーサ側壁側にソー
ス電極を形成するソース・ドレイン電極形成工程をさら
に備えていると、ドレイン側がソース側に比べてオーミ
ックコンタクト層とゲート電極との距離が大きいため、
ゲート・ソース間の寄生ソース抵抗が低減し、且つ、ゲ
ート・ドレイン間の耐圧が大きいＦＥＴを確実に形成す
ることができる。

【図面の簡単な説明】

【図１】（ａ）〜（ｅ）は本発明の第１の実施形態に係
る電界効果型トランジスタの製造方法を示す工程順断面
図である。

【図２】（ａ）〜（ｆ）は本発明の第１の実施形態に係
る電界効果型トランジスタの製造方法を示す工程順の構
成断面図である。

【図３】（ａ）〜（ｅ）は本発明の第２の実施形態に係
る電界効果型トランジスタの製造方法を示す工程順の構
成断面図である。

【図４】（ａ）〜（ｅ）は本発明の第２の実施形態に係
る電界効果型トランジスタの製造方法を示す工程順の構
成断面図である。

【図５】（ａ）〜（ｅ）は本発明の第３の実施形態に係
る電界効果型トランジスタの製造方法を示す工程順の構
成断面図である。

【図６】（ａ）〜（ｆ）は本発明の第３の実施形態に係
る電界効果型トランジスタの製造方法を示す工程順の構
成断面図である。

【図７】従来の電界効果型トランジスタの製造方法を示
す工程順の構成断面図である。

【図８】従来の電界効果型トランジスタの製造方法を示
す工程順の構成断面図である。

【符号の説明】

１１ 基板 １２ バッファ層 １３ チャネル層 １４ 電子供給層 １５ エッチング停止層 １６ オーミックコンタクト層 １６ａ リセス部 １７ 第１の絶縁膜（ＳｉＯ₂ 膜） １７ａ 開口部 １８ 第１のレジストパターン １８ａ 開口部 １９ 第２の絶縁膜（ＳｉＮ膜） ２０ 積層部 ２１ 第２のレジストパターン ２２ 第３の絶縁膜（ＳｉＯ₂ 膜） ２２ａ 第２のスペーサ領域 ２２ｂ 第２のスペーサ側壁 ２３ａ 第１のスペーサ領域 ２３ｂ 第１のスペーサ側壁 ２４ 高融点金属膜 ２５ 低抵抗金属膜 ２６ ゲート電極 ２７ ソース電極 ２８ ドレイン電極 ３１ 第２の絶縁膜（ＳｉＮ膜） ３１ａ 第２のスペーサ領域 ３１ｂ 第２のスペーサ側壁 ３２ 第３の絶縁膜（ＳｉＯ₂ 膜） ３３ 第２のレジストパターン ３４ａ 第１のスペーサ領域 ３４ｂ 第１のスペーサ側壁 ３５ 第３のレジストパターン ４１ 第２の絶縁膜（ＳｉＯ₂ 膜） ４１ａ 第２のスペーサ領域 ４１ｂ 第２のスペーサ側壁 ４２ 第３の絶縁膜（ＳｉＮ膜） ４３ａ 第１のスペーサ領域 ４３ｂ 第１のスペーサ側壁

Claims (11)

【特許請求の範囲】
1. 【請求項１】 基板の上に、開口部を有する第１の絶縁
   膜を形成する第１の絶縁膜形成工程と、 前記第１の絶縁膜をマスクとして前記基板に対してエッ
   チングを行なうことにより、前記基板にリセス部を形成
   するリセス部形成工程と、 前記基板の上に前記リセス部を含む全面にわたって第２
   の絶縁膜を形成することにより、前記リセス部の両側部
   にそれぞれ前記第２の絶縁膜からなる段差部を形成する
   段差部形成工程と、 前記第２の絶縁膜の上に前記段差部の一方を跨ぐように
   レジストパターンを形成した後、該レジストパターンを
   マスクとして前記第２の絶縁膜に対して等方性エッチン
   グを行なって前記第２の絶縁膜における前記段差部の他
   方側の領域を除去することにより、前記リセス部の一方
   の側部側を露出させるリセス部露出工程と、 前記レジストパターンを除去した後、前記基板の上に全
   面にわたって第３の絶縁膜を形成し、前記第２の絶縁膜
   及び第３の絶縁膜に対して異方性エッチングを行なうこ
   とにより、前記リセス部の一方の側部側の壁面に前記第
   ２の絶縁膜及び第３の絶縁膜からなる第１のスペーサ側
   壁と、前記リセス部の他方の側部側の壁面に前記第３の
   絶縁膜からなる第２のスペーサ側壁とをそれぞれ自己整
   合的に形成するスペーサ側壁形成工程と、 前記リセス部の底面における前記第１のスペーサ側壁及
   び第２のスペーサ側壁との間にゲート電極を自己整合的
   に形成するゲート電極形成工程とを備えていることを特
   徴とする電界効果型トランジスタの製造方法。
2. 【請求項２】 前記第１の絶縁膜と前記第２の絶縁膜と
   は、一方がシリコン酸化膜であり、他方がシリコン窒化
   膜であることを特徴とする請求項１に記載の電界効果型
   トランジスタの製造方法。
3. 【請求項３】 前記第１の絶縁膜はシリコン酸化膜であ
   り、前記第２の絶縁膜はシリコン窒化膜であることを特
   徴とする請求項１に記載の電界効果型トランジスタの製
   造方法。
4. 【請求項４】 基板の上に、開口部を有する第１の絶縁
   膜を形成する第１の絶縁膜形成工程と、 前記第１の絶縁膜をマスクとして前記基板に対してエッ
   チングを行なうことにより、前記基板にリセス部を形成
   するリセス部形成工程と、 前記基板の上に前記リセス部を含む全面にわたって第２
   の絶縁膜及び第３の絶縁膜を順次形成することにより、
   前記リセス部の両側部にそれぞれ前記第２の絶縁膜及び
   第３の絶縁膜からなる段差部を形成する段差部形成工程
   と、 前記第３の絶縁膜の上に前記段差部の一方を跨ぐように
   第１のレジストパターンを形成した後、該第１のレジス
   トパターンをマスクとして前記第３の絶縁膜に対して異
   方性エッチングを行なうことにより、前記リセス部にお
   ける前記段差部の他方側の壁面に前記第２の絶縁膜及び
   第３の絶縁膜からなる第１のスペーサ領域を形成する第
   １のスペーサ領域形成工程と、 前記第１のレジストパターンを除去した後、前記第２の
   絶縁膜の上に前記第１のスペーサ領域側の段差部を跨ぐ
   ように第２のレジストパターンを形成した後、該第２の
   レジストパターンをマスクとして前記第３の絶縁膜に対
   して等方性エッチングを行なうことにより、前記リセス
   部における前記第１のスペーサ領域と反対側の壁面に前
   記第２の絶縁膜からなる第２のスペーサ領域を形成する
   第２のスペーサ領域形成工程と、 前記第２のレジストパターンを除去した後、前記第１の
   スペーサ領域及び第２のスペーサ領域を含む第２の絶縁
   膜に対して異方性エッチングを行なうことにより、前記
   リセス部の底面を露出させると共に、前記リセス部にお
   ける前記第１のスペーサ領域側の壁面に前記第２の絶縁
   膜及び第３の絶縁膜からなる第１のスペーサ側壁と、前
   記リセス部における前記第２のスペーサ領域側の壁面に
   前記第２の絶縁膜からなる第２のスペーサ側壁とをそれ
   ぞれ自己整合的に形成するスペーサ側壁形成工程と、 前記リセス部の底面における前記第１のスペーサ側壁及
   び第２のスペーサ側壁との間にゲート電極を自己整合的
   に形成するゲート電極形成工程とを備えていることを特
   徴とする電界効果型トランジスタの製造方法。
5. 【請求項５】 前記第２の絶縁膜と前記第３の絶縁膜と
   は、一方がシリコン酸化膜であり、他方がシリコン窒化
   膜であることを特徴とする請求項４に記載の電界効果型
   トランジスタの製造方法。
6. 【請求項６】 前記第２の絶縁膜はシリコン窒化膜であ
   り、前記第３の絶縁膜はシリコン酸化膜であることを特
   徴とする請求項４に記載の電界効果型トランジスタの製
   造方法。
7. 【請求項７】 基板の上に、開口部を有する第１の絶縁
   膜を形成する第１の絶縁膜形成工程と、 前記第１の絶縁膜をマスクとして前記基板に対してエッ
   チングを行なうことにより、前記基板にリセス部を形成
   するリセス部形成工程と、 前記基板の上に前記リセス部を含む全面にわたって第２
   の絶縁膜及び第３の絶縁膜を順次形成することにより、
   前記リセス部の両側部にそれぞれ前記第２の絶縁膜及び
   第３の絶縁膜からなる段差部を形成する段差部形成工程
   と、 前記第３の絶縁膜の上に前記段差部の一方を跨ぐように
   レジストパターンを形成した後、該レジストパターンを
   マスクとして前記第３の絶縁膜に対して異方性エッチン
   グを行なうことにより、前記リセス部における前記段差
   部の他方側の壁面に前記第２の絶縁膜及び第３の絶縁膜
   からなる第１のスペーサ領域を形成する第１のスペーサ
   領域形成工程と、 前記基板の上に全面にわたって金属からなる薄膜を形成
   した後、前記レジストパターンをリフトオフすることに
   より、前記第２の絶縁膜の上に前記第１のスペーサ領域
   側の段差部を跨ぐように前記薄膜からなるマスクパター
   ンを形成するマスクパターン形成工程と、 前記マスクパターンを用いて前記第３の絶縁膜に対して
   等方性エッチングを行なうことにより、前記リセス部に
   おける前記第１のスペーサ領域と反対側の壁面に前記第
   ２の絶縁膜からなる第２のスペーサ領域を形成する第２
   のスペーサ領域形成工程と、 前記マスクパターンを除去した後、前記第１のスペーサ
   領域及び第２のスペーサ領域を含む第２の絶縁膜に対し
   て異方性エッチングを行なうことにより、前記リセス部
   の底面を露出させると共に、前記リセス部における前記
   第１のスペーサ領域側の壁面に前記第２の絶縁膜及び第
   ３の絶縁膜からなる第１のスペーサ側壁と、前記リセス
   部における前記第２のスペーサ領域側の壁面に前記第２
   の絶縁膜からなる第２のスペーサ側壁とをそれぞれ自己
   整合的に形成するスペーサ側壁形成工程と、 前記リセス部の底面における前記第１のスペーサ側壁及
   び第２のスペーサ側壁との間にゲート電極を自己整合的
   に形成するゲート電極形成工程とを備えていることを特
   徴とする電界効果型トランジスタの製造方法。
8. 【請求項８】 前記第２の絶縁膜と前記第３の絶縁膜と
   は、一方がシリコン酸化膜であり、他方がシリコン窒化
   膜であることを特徴とする請求項７に記載の電界効果型
   トランジスタの製造方法。
9. 【請求項９】 前記第２の絶縁膜はシリコン酸化膜であ
   り、前記第３の絶縁膜はシリコン窒化膜であることを特
   徴とする請求項７に記載の電界効果型トランジスタの製
   造方法。
10. 【請求項１０】 前記薄膜はアルミニウムからなること
    を特徴とする請求項７に記載の電界効果型トランジスタ
    の製造方法。
11. 【請求項１１】 ゲート電極形成工程の後に、 前記第１の絶縁膜を除去した後、前記基板の上における
    ゲート長方向の前記第１のスペーサ側壁側にドレイン電
    極を形成すると共に、前記基板の上におけるゲート長方
    向の前記第２のスペーサ側壁側にソース電極を形成する
    ソース・ドレイン電極形成工程をさらに備えていること
    を特徴とする請求項１、４又は７に記載の電界効果型ト
    ランジスタの製造方法。