JPH11261388A - 可変遅延回路 - Google Patents

可変遅延回路

Info

Publication number
JPH11261388A
JPH11261388A JP10061055A JP6105598A JPH11261388A JP H11261388 A JPH11261388 A JP H11261388A JP 10061055 A JP10061055 A JP 10061055A JP 6105598 A JP6105598 A JP 6105598A JP H11261388 A JPH11261388 A JP H11261388A
Authority
JP
Japan
Prior art keywords
delay circuit
delay
circuit
signal
variable delay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10061055A
Other languages
English (en)
Other versions
JP3871797B2 (ja
Inventor
Takashi Sato
高史 佐藤
Yoji Nishio
洋二 西尾
Yoshinobu Nakagome
儀延 中込
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP06105598A priority Critical patent/JP3871797B2/ja
Publication of JPH11261388A publication Critical patent/JPH11261388A/ja
Application granted granted Critical
Publication of JP3871797B2 publication Critical patent/JP3871797B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Dram (AREA)
  • Pulse Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

(57)【要約】 【課題】位相を変化させる範囲を狭めることなく、か
つ、位相調整の最小単位を増加させることなく、独立し
て位相を制御できる複数の基準信号を供給可能な、回路
規模の小さい可変遅延回路を提供する。 【解決手段】位相調整範囲が異なる複数の遅延回路列10
1,106-109を設ける。第1の遅延回路列101に外部信号を
入力し、第2の遅延回路列106-109は各位相調整可能範
囲に対応して第1の遅延回路列に繰り返し設けられた端
子から、制御信号152-155により指定されるスイッチ列1
02-105中のスイッチをそれぞれ選択して、遅延した基準
入力信号を第2の遅延回路列に独立に入力する。第2の
遅延回路列で、遅延した周期入力信号を更に遅延させ
る。第1の遅延回路列101中で通過する単位遅延素子D
の数と、第2の遅延回路列106-109中で通過する単位遅
延素子Dの数の和により任意の遅延を与えることが出来
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は可変遅延回路に係
り、特に、外部より入力された基準信号から、位相が異
なる複数の基準信号を生成する場合に好適な可変遅延回
路に関する。
【0002】
【従来の技術】高速なデータ伝送を行う装置では、伝送
経路によるデータの伝播遅延時間がデータ伝送周期に対
して無視できない値にまで大きくなってきている。この
ような場合には、データ受信装置に同時に到着すべき複
数の並列データ信号が、伝播遅延時間差によって異なる
位相で到着すると、データ取込みのウィンドウが減少し
高周波数での動作が困難となる。このため、高速なデー
タ伝送が要求されるシステムでは、並列に送信すべきデ
ータ間の経路を出来るだけ等長とするよう、データの伝
送経路に注意を払ってレイアウト設計を行うようになっ
てきている。
【0003】図2に、このような高速なデータ伝送速度
が要求される装置の一例として電子計算機の簡略化した
構成図を示す。近年、マイクロプロセッサ(MPU)201
の動作速度向上は著しく、これにともなって記憶装置20
2におけるデータ伝送速度の向上が求められている。特
に、メモリ制御装置203と主記憶装置204を結ぶメモリバ
ス205上のデータ信号は高速伝送が求められ、64ビッ
ト等の広いビット幅を持つ並列データ伝送が行われてい
る。高速動作のためには、並列に送信されるデータ信号
の64ビット間の伝播遅延時間のばらつきを低減して、
データ取り込みの際に十分なウィンドウを確保できる必
要がある。
【0004】このような並列データ信号間の伝播遅延時
間のばらつきを低減するために、図3に示すような構成
による並列データの伝送方法が、本発明者等により、別
途提案されている。
【0005】これは、ドライバ301が送信する並列デー
タ信号302,303,304,305がレシーバ306に同着するよう
に、レシーバ306において、受信したデータ信号312,31
3,314,315とデータ取り込みに用いる基準信号CLK_Rとの
位相の早遅を同着判定回路308を用いて比較し、ビット
毎の位相比較結果を信号線309を通じてドライバ301の遅
延制御回路310にフィードバックする。ドライバ301で
は、フィードバックされたビット毎の位相情報を用い
て、可変遅延回路322,323,324,325の遅延量をそれぞれ
変化させることにより、データ出力のタイミングを決め
るラッチ回路332,333,334,335を起動する基準信号CLK_D
の位相を変えて、すべてのデータ信号302,303,304,305
をレシーバ306に同時に到着させる。
【0006】この方法を用いれば、例えばドライバ301
とレシーバ306を結ぶ伝送線路342,343,344,345の等長配
線が困難で、配線長がそれぞれ異なっている場合にも、
すべてのデータ信号をレシーバ306に同着させる制御が
可能となり、高速な並列データ伝送を実現できる。
【0007】ここで可変遅延回路322−325は、データ出
力のための周期的な基準信号CLK_Dを入力とし、レシー
バ306の基準信号CLK_Rと周波数が等しく位相が異なる、
複数のデータ出力タイミングを与える基準信号を作成す
る。それぞれのデータ出力タイミングは、遅延量制御回
路310から与えられる制御信号341により独立に制御され
る。このとき、回路ブロック340は、全体で、可変遅延
回路外部より与えられる周期入力信号CLK_Dを、制御信
号341により決まる時間遅延させることによって独立に
位相を調整可能なn本の出力信号を得る可変遅延回路で
あると見なすことが出来る。
【0008】可変遅延回路322,323,324,325の具体的な
回路構成の一例を図4に示す。図4に示した可変遅延回
路は、基準信号400を端子40から入力し、端子44に入力
される制御信号404により決められる遅延量だけ位相を
変化させて端子45へ出力する。参照符号401-1,401-2,
…,401-sはそれぞれ単位遅延ブロックを示し、各単位遅
延ブロックは、例えば、論理値反転素子(インバータ)
の従属接続として実現できる。図4中の矩形41内に示し
た例では、2入力NAND回路491の一方の入力端子492
を電圧VDDに固定してインバータとして用いた回路と、
インバータ493とを従属接続した構成を用いている。ま
た、402-1,402-2,…,402-sは、単位遅延ブロックが出力
する遅延した信号を、節点403に伝達させるスイッチで
ある。
【0009】この可変遅延回路の例では、制御信号404
によってスイッチ402-1から402-sの中のいずれか一つだ
けのスイッチを排他的に導通させて、節点403に出力す
る。導通させるスイッチの位置により、信号400が単位
遅延ブロックを通過した段数分の遅延が生じ、可変遅延
が実現できる。
【0010】ここで、スイッチは、図4中の円42内に示
したように、例えば3-ステートインバータ495で実現で
きる。3-ステートインバータ495は、制御信号496が論
理“H”の時には入力信号の論理値を反転して出力する
通常のインバータとして機能し、制御線号496が論理
“L”の時には、入力信号494によらず出力497を高イン
ピーダンス(Hi−Z)状態とするインバータである。
【0011】図4中では、制御信号404を1本として表
したが、この例のスイッチを用いる場合には、制御信号
は各スイッチに1本ずつ、計s本必要である。これらの
制御信号は、例えば遅延量制御回路310が持つ図示しな
い位相カウンタ値をデコードして出力される。いま、単
位遅延ブロックを一段通過する遅延時間をτとし、単位
遅延ブロックの段数sを16とする。このときの、遅延
時間と導通させるスイッチ番号の対応を、図5に示す。
【0012】なお、図4に示したような構成の可変遅延
回路の従来例としては、特開平9−6462号公報等に
記載されている。
【0013】
【発明が解決しようとする課題】図3に示した並列デー
タ伝送方法によれば、複数の位相の異なる基準信号を得
る回路ブロック340において、出力ビット毎の遅延量を
独立に制御するためには、ドライバ301が並列に出力す
るデータ信号毎に上記図4に示した可変遅延回路を設け
ることになる。このため、回路ブロック340は、位相精
度を一定とすると、位相を制御する出力ビット数に比例
して可変遅延回路の規模が増大し、チップ面積が大きく
なる。この様子を図6に具体的に示す。
【0014】図6は、クロック信号611を入力として、
位相の異なる4ビットの信号出力621,622,623,624を得る
例である。回路ブロック601,602,603,604は、図4にお
ける可変遅延回路と同一の構成となっている。こうし
た、出力信号毎に図4の回路を持たせる回路構成方法で
は、位相を制御する出力ビット数が増加するほど、可変
遅延回路を構成する回路素子数が増加する。例えば、い
ま、単位遅延回路32段分の遅延範囲を、4ビット出力
に持たせると、回路ブロック601などの遅延回路列1つ
あたり66ゲート、4ビット出力では、その4倍の26
4ゲートとなる。
【0015】このように遅延の調整範囲が増加するほ
ど、また、位相を制御する出力信号数が増すほど回路規
模が増大する。このために、例えば、単位遅延回路1段
あたりの遅延量を増加させて遅延精度を犠牲にすること
により、回路規模を抑えるなどの工夫が取られていた。
【0016】そこで、本発明の目的は、位相の調整範囲
を狭めることなく、かつ、位相調整の最小単位を増加さ
せることなく、独立して位相を制御できる複数の基準信
号を供給可能な、回路規模の小さい可変遅延回路を提供
することにある。
【0017】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係る可変遅延回路は、位相調整範囲が異な
る複数の遅延回路列を設け、位相調整範囲が最大である
第1の遅延回路列に外部信号を入力し、第1の遅延回路
列を除くその他第2の遅延回路列は、それぞれの位相調
整可能範囲に対応して第1の遅延回路列に繰り返し設け
られた端子から、制御信号により指定されるn通りの遅
延量tdを超えない最大の遅延t1を与える端子をそれぞ
れ選択して、遅延時間t1だけ遅延した基準入力信号を
第2の遅延回路列に独立に入力し、第2の遅延回路列で
は、上記遅延した周期入力信号を遅延時間(td-t1)だ
け遅延させるように構成したことを特徴とするものであ
る。
【0018】
【発明の実施の形態】以下、本発明に係る可変遅延回路
の好適な実施形態について、図面を用いて説明する。
【0019】図1は、本発明の第1の実施形態を示す回
路構成の一例であり、外部の基準信号を入力として位相
の異なる4ビットのクロック信号を出力端子に生成する
回路である。図1において参照符号100は入力端子を示
し、この入力端子100に外部より入力されたクロック信
号は、第1の遅延回路列101中の単位遅延回路101-1,101
-2,…,101-sを順次伝播する。スイッチ列102,103,104,1
05中では、制御信号152,153,154,155によりそれぞれ1つ
だけのスイッチが導通状態となっていて、第1の遅延ブ
ロック列101により遅延されたクロック信号を、出力ク
ロック信号のビット数分設けられた第2の遅延回路列10
6,107,108,109に接続する。これら第2の遅延回路列に
より、クロック信号はさらに遅延して、スイッチ列116,
117,118,119を通じて、それぞれクロック信号の出力端
子136,137,138,139に到達する。ここで、スイッチ列11
6,117,118,119中でも、やはりそれぞれ1つだけのスイ
ッチが排他的に導通状態となるように制御する。
【0020】スイッチ列102はスイッチ102-1,102-5,102
-9,…から、スイッチ列103はスイッチ103-2,103-6,103-
10,…から、スイッチ列104はスイッチ104-3,104-7,…か
ら、スイッチ列105はスイッチ105-4,105-8,…,105-sか
らそれぞれ構成される。これらのスイッチは、例えば図
4に示したものと同様に3-ステートインバータにより
構成できる。これらスイッチ列を制御する信号152,153,
154,155は、図中では1本の信号として記述したが、そ
れぞれスイッチ数分だけのビット数を持つ。スイッチ列
102,103,104,105内のスイッチの総数をs、スイッチ列
あたりに含まれるスイッチ数をs/4とすると、制御信
号152,153,154,155は、それぞれs/4ビットが必要で
あり、個々のスイッチと一対一に対応する。
【0021】いま、スイッチ列102により基準信号が伝
達し、出力端子136に至る経路に着目する。制御信号152
により、スイッチ102-1,102-5,102-9,…のいずれか一つ
だけが信号伝達を行う。各単位遅延回路101-1,101-2,
…,101-sの遅延時間をτとすれば、スイッチを通じて第
2の遅延回路列106に伝達される基準信号の遅延時間
は、インバータ161の遅延時間を無視して、τ,5τ,
9τ,…である。
【0022】また、第2の遅延回路列106に含まれる各
単位遅延回路106-1,106-2,106-3の遅延時間をτとし
て、スイッチ列116のうちの一つだけが制御信号156によ
り選択される。このとき、第2の遅延回路列106による
基準信号の遅延時間は、スイッチ116-1,116-2,116-3,11
6-4の選択に対応してそれぞれ0,τ,2τ,3τのい
ずれかである。
【0023】第1の遅延回路列101と、第2の遅延回路
列106での遅延量の組み合わせによって得られる総遅延
量は、次のようになる。すなわち、第1の遅延回路列に
よる遅延が、τのとき総遅延量はτ,2τ,3τ,4τ
のいずれか、5τのとき総遅延量は5τ,6τ,7τ,
8τのいずれか、…、(s−3)τのとき総遅延量は(s
−3)τ,(s−2)τ,(s−1)τ,sτのいずれかと
なる。従って、クロック信号は、端子100より入力して
端子136に出力されるまでに、τからsτまで、τ刻み
で任意の遅延量をとることが出来る。
【0024】同様にして、端子100より入力して端子137
に出力される基準信号は、2τから(s+1)τまでの単
位遅延回路を通過させることが可能であることがわか
る。端子138,139に出力する信号が選択できる総遅延量
は、それぞれ3τから(s+2)τ、および4τから(s
+3)τである。したがって、各出力端子136,137,138,1
39での最大総遅延量と最小の総遅延量との差は、いずれ
も(s−1)τである。いま、この差(s−1)τが基準信
号の周期を覆えるだけの十分大きな調整幅であるとすれ
ば、図1に示した回路構成によって、τの精度で独立し
た任意の位相をもつ複数のクロックを生成出来ることが
わかる。
【0025】図7は、スイッチ列を制御する信号152,1
56を生成する回路である。遅延量レジスタ700が4ビッ
トであるとし、最下位ビットを701、最上位ビットを704
とする。図1に示した回路構成において、第2の遅延回
路列106が、下位2ビットの702,701に対応する(702,
701)=(“H”,“H”)の場合の遅延量が最小であ
り、(702,701)=(“L”,“L”)のときに遅延量
最大であるとすると、制御信号156は図7に示したよう
に構成できる。ここで、信号156-1はスイッチ116-1を、
信号156-2はスイッチ116-2を、信号156-3はスイッチ116
-3を、信号156-4はスイッチ116-4をそれぞれ制御する。
【0026】全く同様に、第1の遅延回路列101は、上
位2ビット704,703に対応する。(704,703)=
(“H”,“H”)の場合の遅延量が最小であり、(70
4,703)=(“L”,“L”)のときに遅延量最大であ
るとすると、制御信号152も図7に示したように同様の
回路で構成できる。ここで、信号152-1はスイッチ102-1
を、信号152-2はスイッチ102-5を、信号152-3はスイッ
チ102-9を、信号152-4はスイッチ102-13(不図示)を制
御する。
【0027】図1に示した本発明の可変遅延回路の構成
と図6に示した従来の可変遅延回路の構成における回路
素子数を比較すると、次のようになる。
【0028】ここでは、4出力信号に対し、1出力信号
あたり32段階に遅延調整を行うとする。図1に示した
回路構成における第1の遅延回路列101のゲート数は、
33(単位遅延回路)×2(ゲート/単位遅延回路)=66
ゲートである。第2の遅延回路列106−109のゲート数は
同様に、4(単位遅延回路)×2(ゲート/単位遅延回路)
×4(出力信号)=32ゲート。スイッチ列102−105,11
6−119とインバータのゲート数は、32(第1のスイッ
チ)+4(第2のスイッチ)×4(出力信号数)+2(インバ
ータ)×4(出力信号数)=56ゲートである。図1に示
した回路構成のゲート数はこれらの総和であり、66+
32+56=154ゲートである。
【0029】一方、従来構成である図6に示した回路構
成では、単位遅延回路列のゲート数は33(単位遅延回
路)×2(ゲート/単位遅延回路)×4(出力信号)=26
4ゲート、スイッチ列は32(スイッチ数)×4(出力信
号)=128ゲート、インバータは4ゲートである。図
6に示した可変遅延回路のゲート数はこれらの総和であ
り、264+128+4=396ゲートである。したが
って、この例では、本発明の回路構成を採用すれば、ゲ
ート数を従来の半分以下に出来ることがわかる。
【0030】以上、出力すべき信号数nが4ビットであ
るとして説明を行ったが、出力する信号数nが多い場合
にも、第2の遅延回路列をn個設けて、第1の遅延回路
列のn個毎の単位遅延回路の出力をそれぞれ第2の遅延
回路列の入力とすれば、図1に示した可変遅延回路と同
様にしてτを単位として連続して遅延量を調整できるn
ビットの出力を得る可変遅延回路が構成できる。
【0031】また、図1に示した例では、第1の遅延回
路列で使用する単位遅延回路と、第2の遅延回路列で使
用する単位遅延回路に、同一の回路を用いたが、各々の
遅延回路列毎に、また、各遅延回路列内でも異なる単位
遅延回路を用いて、調整信号と遅延量についての関係を
変化させてもかまわない。例えば、第2の遅延回路列で
使用する単位遅延回路の遅延量τ2を、第1の遅延回路
で使用する単位遅延回路の遅延量τ1の半分の大きさ
(τ2×2=τ1)となるようにすることも可能である。
但し、こうした構成で遅延量調整信号あたりの遅延量を
一定にしたい場合には、第2の遅延回路列の単位遅延回
路数n2を、第1の遅延回路列の単位遅延回路数n1の倍
(n2/2=n1)としておく必要が有る。
【0032】図1に示した実施形態では、単位遅延回路
の遅延時間は、図4に示したように論理ゲート2段分の
遅延時間となる。論理ゲート1段分の遅延時間は、使用
する半導体プロセスにより決定されるから、論理ゲート
を単位遅延回路に用いて単位遅延時間τを非常に小さく
することは困難である。
【0033】次に、論理ゲート2段分以下の精度で遅延
時間の調整を行いたい場合の第2の実施形態について、
図8を用いて説明する。例えば、単位遅延回路801-1,80
1-2,801-3,…等として、図8中で矩形810内に示したよ
うに、RC積分器を用いることができる。この場合に
は、単位遅延回路の通過によって信号の立上り/立下り
の傾斜が緩やかになるため、何段かの単位遅延回路を通
過する毎に、例えば同図中で円802内に示したように、
インバータ2段を従属接続するバッファ802により信号
の遷移時間を急峻にする。但し、信号の出力経路に依ら
ずにバッファの通過数を一定に保ち、出力信号の遅延量
調整単位をRC積分器による遅延分とするように、スイ
ッチ列102,103,104,105の前段において、バッファ803,8
04,…を挿入して、バッファを通過することによる遅延
量を一定としておく。第2の遅延回路列806−809におい
ても、第1の遅延回路列801と同様に単位遅延回路はR
C積分器を用いて作成できる。なお、図8において、図
1に示した構成部分と同一の構成部分には、同一の参照
符号を付してある。
【0034】図1に示した第1の実施形態と同様に遅延
時間を計算すれば、図8に示した可変遅延回路での制御
信号1ビットあたりの遅延時間の変化量は、常に単位遅
延回路の遅延時間に等しいことがわかる。
【0035】図8に示した可変遅延回路では、RC積分
器の時定数を変えることにより、位相制御が可能な遅延
時間の最小値を、任意の値とすることが出来る。また、
RC積分器の時定数は必ずしも固定とする必要はなく、
例えば、抵抗の代わりにトランジスタを使用して抵抗値
を可変とすることによって、位相制御が可能な遅延時間
の最小値および位相調整範囲を、回路設計時に固定値と
して作り込まずに、可変遅延回路の動作時に決定するこ
ともできる。
【0036】図8に示した実施形態では、バッファ802
と、バッファ列803,804,…内のバッファとを、完全に同
一のバッファを用いて構成する例を示した。このときバ
ッファ列803では、各バッファ間の出力が無負荷で接続
されるために、バッファ間の接続ノードでの信号波形
は、負荷として働く単位遅延回路801-1,801-2,801-3,…
を持つノードと比較して、一般に急峻となる。すると、
同じ数のバッファを通過しても、バッファ一段当たりの
遅延時間が異なるために、経路によってバッファによる
遅延が異なり、遅延時間の直線性を得にくくなる場合が
ある。
【0037】具体的には、3段のバッファ列803を通過
する場合と、バッファ802およびバッファ列804からなる
3段のバッファ列を通過する場合では、バッファ列803
の方が波形が急峻となり、遅延時間が小さくなる。この
ため、バッファ列803を通る経路を用いる遅延量から、
バッファ802およびバッファ列804を通る経路に切り替わ
る際の遅延量の差は、単位遅延回路801-2,801-3,…の単
位遅延時間だけから得られる値よりも大きくなり、この
可変遅延回路の遅延時間の変化特性での直線性が得にく
くなる場合がある。
【0038】このような場合、図9(a)に示すように、
第1の遅延回路列801内で使用するバッファ802と、バッ
ファ列803,804,…で使用するバッファを変えればよい。
具体的な例を示せば、バッファ903として図9(b),
(c)に示すように、第1の遅延回路列801上のバッファ8
02と、第1の遅延回路列801上にある単位遅延時間回路8
01-1,801-2,…に相当する負荷906や907を接続しておけ
ばよい。
【0039】次に、本発明に係る可変遅延回路の第3の
実施形態例について図10および図11を用いて説明す
る。図10は、本発明の可変遅延回路を適用可能な従来
の遅延式位相同期回路(DLL:Delay Locked Loop )の
構成を示すブロック図である。このDLL回路は、外部
から供給される基準クロック信号1001と内部回路1006で
使用する内部クロック信号1002を、ある一定の位相関係
に保ち、他のLSI(Large Scale Integrated circuit:
大規模集積回路)のクロック信号と同期をとるための回
路である。
【0040】図10に示すように、DLL回路は、外部
から入力される基準クロック信号1001と内部回路1006で
使用する内部クロック信号1002との位相差を検出する位
相比較器1003と、位相比較器1003の位相差出力に応じて
出力電圧を変化させるループフィルタ1004と、ループフ
ィルタ1004の出力に応じて遅延量を変化させる可変遅延
回路1005によって構成されている。この回路の動作につ
いては、特開平8−97714号公報に詳細に記載され
ている。
【0041】このようなDLL回路を、異なるn通りの
位相を持つクロック信号を必要とする内部回路1006に対
して使用する場合、位相比較器1003、ループフィルタ10
04、可変遅延回路1005をそれぞれn個設ける必要があ
る。この際、可変遅延回路1005として図6に示した従来
の可変遅延回路601を用いると、面積が大きくなるとい
う問題がある。なお、DLL回路内の可変遅延回路1005
として図6に示した従来の可変遅延回路601を用いる場
合には、ループフィルタ1004として、位相比較器1003の
出力信号に従って可変遅延回路601のスイッチ開閉位置
を調整する機能を持たせればよい。
【0042】これに対して、本発明に係る可変遅延回路
を上記DLL回路に適用する場合は、図11に示したよ
うな構成となる。図11において、参照符号1103と1109
はそれぞれ第1および第2の位相比較器であり、第1の
位相比較器1103は外部から入力される基準クロック信号
1101と内部回路1106で用いる第1の内部クロック信号11
02との位相差を検出し、第2の位相比較器1102は基準ク
ロック信号1101と第2の内部クロック信号との位相差を
検出する。1104と1110は、それぞれ第1および第2の位
相比較器1103と1109の出力信号に従って可変遅延回路11
05のスイッチ開閉位置を調整する機能を持った第1およ
び第2のループフィルタである。1105は第1の内部クロ
ック信号1102と第2の内部クロック信号1108を発生する
ために共通に使用している図1または図8に示した本発
明に係る可変遅延回路である。
【0043】本発明に係る可変遅延回路は、前述したよ
うに、複数の位相の異なる出力を得ることが出来るた
め、可変遅延回路をn個設けることなく、n本の異なる
位相を持つクロック信号を生成することができる。従っ
て、本発明に係る可変遅延回路をDLL回路に適用する
ことにより、複数の内部クロック信号を生成するDLL
回路を、省面積で作成することが出来る。
【0044】以上、本発明に係る可変遅延回路の好適な
実施形態例について説明したが、本発明は前記実施形態
例に限定されることなく、本発明の精神を逸脱しない範
囲内において種々の設計変更をなし得ることは勿論であ
る。
【0045】
【発明の効果】前述した実施形態例から明らかなよう
に、本発明によれば、第1の遅延回路列中で通過する単
位遅延素子数と、第2の遅延回路列中で通過する単位遅
延素子数の和により任意の遅延を与えることができ、か
つ、第1の遅延回路列を複数の出力ビット間で共有でき
る。このために、位相の調整範囲を狭めることなく、か
つ、位相調整の最小単位を増加させることなく、独立し
て位相を制御できる複数の基準信号を供給可能な回路規
模が小さい可変遅延回路を実現することができる。
【図面の簡単な説明】
【図1】本発明に係る可変遅延回路の一実施形態例を示
す回路構成図である。
【図2】電子計算機の簡略化した一般的な構成を示すブ
ロック図である。
【図3】並列ビット間の伝播遅延時間ばらつきを低減す
るための構成例を示すブロック図である。
【図4】従来の可変遅延回路の一構成例を示す回路図で
ある。
【図5】図4に示した構成における遅延量と導通させる
スイッチ番号の対応を示す図である。
【図6】図4に示した可変遅延回路を用いて構成した位
相の異なる複数のクロック信号を生成するクロック生成
回路図である。
【図7】図1に示したスイッチ列制御信号152,156の生
成回路の構成例を示す回路図である。
【図8】本発明に係る可変遅延回路の別の実施形態例を
示す回路構成図である。
【図9】図8に示した可変遅延回路の遅延時間の直線性
の改良を図る場合の構成例を示す要部回路図である。
【図10】DLL回路の従来例を示すブロック図であ
る。
【図11】図1または図8の本発明に係る可変遅延回路
を適用した場合のDLL回路の一構成例を示すブロック
図である。
【符号の説明】
100…基準信号入力端子、101…第1の遅延回路列、101-
i…第1の遅延回路列中の第i番目の単位遅延回路、10
2,103,104,105…出力ビット毎のスイッチ列、102-i…ス
イッチ列102中の第i番目のスイッチ、103-i…スイッチ
列103中の第i番目のスイッチ、104-i…スイッチ列104
中の第i番目のスイッチ、105-i…スイッチ列105中の第
i番目のスイッチ、106,107,108,109…第2の遅延回路
列、116,117,118,119…第2の遅延回路列から出力信号
を得るスイッチ列、136,137,138,139…遅延により位相
を変化させた基準信号出力端子、801…第1の遅延回路
列、801-i…第1の遅延回路列中の第i番目の単位遅延
回路、802…バッファ、803,804…バッファ列、806,807,
808,809…第2の遅延回路列、1101…基準クロック信
号、1102…第1の内部クロック信号、1103…第1の位相
比較器、1104…第1のループフィルタ、1105…可変遅延
回路、1106…内部回路、1108…第2の内部クロック信
号、1109…第2の位相比較器、1110…第2のループフィ
ルタ。

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】外部より与えられる基準入力信号を、制御
    信号により決まる時間遅延させることによって独立に位
    相を調整可能な自然数n本の出力信号を得る可変遅延回
    路において、 外部信号を入力とし、位相調整可能範囲に対応して繰り
    返し設けられた複数の端子を有する第1の遅延回路列
    と、 位相調整範囲が第1の遅延回路よりも小さい第2の遅延
    回路列をn個と、 前記第1の遅延回路列に繰り返し設けられた端子の中か
    ら、制御信号により指定されるn通りの遅延量tdj(j=1
    〜n)を超えない最大の遅延t1j(j=1〜n)を与える端子を
    それぞれ選択して、遅延時間t1j(j=1〜n)だけ遅延した
    基準入力信号を前記n個の第2の遅延回路列に独立に入
    力する選択手段とを設け、 前記n個の第2の遅延回路列の各列で、前記遅延した基
    準入力信号をそれぞれ遅延時間(tdj-t1j)だけ遅延さ
    せて出力するように構成したことを特徴とする可変遅延
    回路。
  2. 【請求項2】前記選択手段は、n組のスイッチ列からな
    り、各スイッチ列内のスイッチは前記第2の遅延回路列
    に対応して前記制御信号により一つが導通状態となるよ
    うに構成してなる請求項1に記載の可変遅延回路。
  3. 【請求項3】前記各スイッチ列を構成するスイッチは、
    3−ステートインバータからなる請求項2に記載の可変
    遅延回路。
  4. 【請求項4】前記第1の遅延回路列と前記n個の第2の
    遅延回路列は、それぞれともに制御信号によって調整可
    能な遅延の最小単位を与える単位遅延回路を複数従属接
    続してなる請求項1に記載の可変遅延回路。
  5. 【請求項5】前記第1および第2の遅延回路列を構成す
    る単位遅延回路は、論理値反転素子の直列接続または遅
    延配線からなる請求項4に記載の可変遅延回路。
  6. 【請求項6】前記第1および第2の遅延回路列を構成す
    る単位遅延回路は、RC積分器からなる請求項4に記載
    の可変遅延回路。
  7. 【請求項7】前記RC積分器からなる単位遅延回路は、
    積分器の時定数を外部信号により制御可能に構成された
    請求項6に記載の可変遅延回路。
  8. 【請求項8】外部から入力される入力基準信号の遅延量
    を可変調整して内部回路で使用する複数の内部基準信号
    を出力する可変遅延回路と、前記入力基準信号と前記各
    内部基準信号との位相差をそれぞれ検出する複数の位相
    差比較器と、各位相差比較器の位相差出力を入力として
    前記可変遅延回路の各内部基準信号の遅延量を制御する
    複数のループフィルタとから構成された、前記入力基準
    信号と前記各内部基準信号を一定の位相関係に保持する
    遅延式位相同期(DLL)回路において、前記可変遅延
    回路に請求項1〜7に記載のいずれかの可変遅延回路を
    用いたことを特徴とするDLL回路。
JP06105598A 1998-03-12 1998-03-12 可変遅延回路 Expired - Fee Related JP3871797B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP06105598A JP3871797B2 (ja) 1998-03-12 1998-03-12 可変遅延回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06105598A JP3871797B2 (ja) 1998-03-12 1998-03-12 可変遅延回路

Publications (2)

Publication Number Publication Date
JPH11261388A true JPH11261388A (ja) 1999-09-24
JP3871797B2 JP3871797B2 (ja) 2007-01-24

Family

ID=13160144

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06105598A Expired - Fee Related JP3871797B2 (ja) 1998-03-12 1998-03-12 可変遅延回路

Country Status (1)

Country Link
JP (1) JP3871797B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002232274A (ja) * 2001-02-01 2002-08-16 Nec Corp 2段階可変長遅延回路
JP2009253881A (ja) * 2008-04-10 2009-10-29 Nec Electronics Corp 半導体装置及び半導体装置のタイミング調整方法
JP2010200047A (ja) * 2009-02-25 2010-09-09 Furuno Electric Co Ltd 基準周波数発生装置
DE10210000B4 (de) * 2001-03-14 2011-07-28 DENSO CORPORATION, Aichi-pref. Zeitmessvorrichtung, Abstandsmessvorrichtung, und darin verwendbare Taktsignalerzeugungsvorrichtung
JP2013085256A (ja) * 2003-04-24 2013-05-09 Qualcomm Inc 結合されたディジタル対アナログコンバータおよび信号フィルタ
JP2017103646A (ja) * 2015-12-02 2017-06-08 日本電信電話株式会社 光送信器

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002232274A (ja) * 2001-02-01 2002-08-16 Nec Corp 2段階可変長遅延回路
DE10210000B4 (de) * 2001-03-14 2011-07-28 DENSO CORPORATION, Aichi-pref. Zeitmessvorrichtung, Abstandsmessvorrichtung, und darin verwendbare Taktsignalerzeugungsvorrichtung
JP2013085256A (ja) * 2003-04-24 2013-05-09 Qualcomm Inc 結合されたディジタル対アナログコンバータおよび信号フィルタ
JP2014112866A (ja) * 2003-04-24 2014-06-19 Qualcomm Incorporated 結合されたディジタル対アナログコンバータおよび信号フィルタ
JP2009253881A (ja) * 2008-04-10 2009-10-29 Nec Electronics Corp 半導体装置及び半導体装置のタイミング調整方法
JP2010200047A (ja) * 2009-02-25 2010-09-09 Furuno Electric Co Ltd 基準周波数発生装置
JP2017103646A (ja) * 2015-12-02 2017-06-08 日本電信電話株式会社 光送信器

Also Published As

Publication number Publication date
JP3871797B2 (ja) 2007-01-24

Similar Documents

Publication Publication Date Title
US7486126B2 (en) Semiconductor integrated circuit with pulse generation sections
KR100571744B1 (ko) 반도체 집적 회로 장치
JP3429977B2 (ja) スキュー低減回路及び半導体装置
US7633326B2 (en) Timing controller and controlled delay circuit for controlling timing or delay time of a signal by changing phase thereof
KR100278737B1 (ko) 반도체집적회로
JP3335537B2 (ja) 半導体集積回路
GB2316208A (en) Semiconductor device and digital delay circuit
CN103107808A (zh) 占空比失真校正电路系统
US7492185B1 (en) Innovated technique to reduce memory interface write mode SSN in FPGA
US6937081B2 (en) Delay producing method, delay adjusting method based on the same, and delay producing circuit and delay adjusting circuit applied with them
US6064232A (en) Self-clocked logic circuit and methodology
US7120214B2 (en) Synchronous signal transfer and processing device
JP3871797B2 (ja) 可変遅延回路
JP4516979B2 (ja) 半導体装置
KR100728556B1 (ko) 반도체 메모리 장치의 데이터 출력 회로
JP3601884B2 (ja) タイミング制御回路
JP2002164771A (ja) 遅延補償回路
US7847595B2 (en) Input circuit and semiconductor integrated circuit comprising the input circuit
JP2000174594A (ja) 遅延時間調整回路
JP3853308B2 (ja) 遅延回路および電子回路
JP3351971B2 (ja) 信号遅延用集積回路
JP3026400B2 (ja) 一時処理停止回路およびこれに適用される位相調整回路
JP2011008844A (ja) 半導体装置
KR20030023295A (ko) 프로그램이 가능한 인터페이스 신호 조정회로

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050209

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050209

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20060704

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060801

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060927

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061018

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091027

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101027

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111027

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121027

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131027

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees