JPH11237239A - 表面の評価装置及び評価方法 - Google Patents

表面の評価装置及び評価方法

Info

Publication number
JPH11237239A
JPH11237239A JP10037454A JP3745498A JPH11237239A JP H11237239 A JPH11237239 A JP H11237239A JP 10037454 A JP10037454 A JP 10037454A JP 3745498 A JP3745498 A JP 3745498A JP H11237239 A JPH11237239 A JP H11237239A
Authority
JP
Japan
Prior art keywords
sample
evaluated
film
plate
coefficient
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10037454A
Other languages
English (en)
Other versions
JP3094982B2 (ja
Inventor
Ichiro Honma
一郎 本間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP10037454A priority Critical patent/JP3094982B2/ja
Priority to US09/253,027 priority patent/US6568243B1/en
Priority to KR1019990005644A priority patent/KR100310620B1/ko
Publication of JPH11237239A publication Critical patent/JPH11237239A/ja
Application granted granted Critical
Publication of JP3094982B2 publication Critical patent/JP3094982B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01BMEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B7/00Measuring arrangements characterised by the use of electric or magnetic techniques
    • G01B7/34Measuring arrangements characterised by the use of electric or magnetic techniques for measuring roughness or irregularity of surfaces
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N19/00Investigating materials by mechanical methods
    • G01N19/02Measuring coefficient of friction between materials
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/26Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
    • G01R27/2605Measuring capacitance
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5002Characteristic

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Semiconductor Memories (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Length Measuring Devices With Unspecified Measuring Means (AREA)

Abstract

(57)【要約】 【課題】 適用材料の影響を受けず、簡便で、かつ十分
な測定精度を得ることができるようにする。 【解決手段】 開示される表面の評価装置は、半導体装
置を作成する際に、シリコン膜等の表面の凹凸を評価
(モニタ)する装置に係り、被評価試料202の表面と
接触して移動する、被評価試料202の表面への接触面
を有する板状体203と、被評価試料202又は板状体
203を移動させるための力を被評価試料202又は板
状体203に付与する駆動手段53と、被評価試料20
2又は板状体203が受ける力を検出し、検出された力
を摩擦係数又は摩擦係数と等価な特性に変換する手段5
2とを有してなる。

Description

【発明の詳細な説明】
【0001】
【発明が属する技術分野】この発明は、表面の評価装置
及び評価方法に係り、詳しくは、半導体装置を作成する
際に、表面に半球状グレインを有するアモルファスシリ
コン膜等の表面の凹凸の程度をモニタする表面の評価装
置及び評価方法に関する。
【0002】
【従来の技術】近年、シリコン半導体集積回路、特にD
RAM(Dynamic Random Access Memory)の高集積化が
盛んに行われている。高集積化によりキャパシタ形成面
積が縮小化するに伴い、キャパシタの構造を工夫して電
極の面積を大きくする試みがなされるようになってき
た。例えば、H.Watanabe等("A new stacked capacitor
structure using hemispherical-grain poly-silicon
electrode ", 22nd Conference on Solid State Device
and Materials p.873(1990))により、電極表面に半球
状グレイン(HSG−Si(Hemispherical Grain Silic
on))を形成することにより表面積を増加する方法が提
案されている。HSG−Siを形成する技術は、熱によ
る清浄なシリコン層表面でのシリコン原子のマイグレー
ションを利用してシリコン表面に凹凸を形成する表面積
増加技術という。図11は、表面にHSG−Siが形成
されたスタック電極を備えたキャパシタを有するDRA
Mの構造を示す断面図である。同図に示すように、DR
AMは、絶縁ゲート型電界効果トランジスタ,ビット線
108及びワード線104b等が形成された素子形成基
板117の層間絶縁膜109と、この上に順に形成され
た、キャパシタ118と層間絶縁膜114とアルミ配線
115とカバー絶縁膜116とから構成される。キャパ
シタ118は、素子形成基板117の層間絶縁膜10
6,109に形成されたコンタクトホール110を介し
てソース/ドレイン拡散領域105aと接触している。
なお、素子形成基板117は、支持基板1上の絶縁層2
の上に素子形成半導体層3が形成されたSOI(Semico
nductor On Insulator)基板101に、素子分離絶縁膜
102と、素子形成半導体層3上のゲート絶縁膜103
及びゲート電極104aと、素子分離絶縁膜102上の
ゲート配線(ワード線)104bと、ゲート電極104
aの両側の素子形成半導体層3に形成されたソース/ド
レイン拡散領域105a,105bと、これらを被覆す
る層間絶縁膜106と、層間絶縁膜106のコンタクト
ホール107を通してソース/ドレイン拡散領域105
bと接続するビット線108と、ビット線108上の層
間絶縁膜109とが形成されてなる。上記キャパシタ1
18は、アモルファスシリコン膜(a−Si膜)4から
なるスタック電極111と容量絶縁膜112と対向電極
(セルプレート電極)113とがこの順に積層されて構
成される。スタック電極111のa−Si膜4の表面に
は半球状グレイン5が形成されている。
【0003】上記キャパシタ118を作製する場合、ま
ず、図12(a)に示すような素子形成基板117を作
成する。次いで、図12(b)に示すように、層間絶縁
膜106,109にソース/ドレイン領域105a上に
至るコンタクトホール110を形成する。続いて、減圧
CVD法によりコンタクトホール110を通してソース
/ドレイン領域105aと接触するa−Si膜4aを形
成する。次いで、図12(c)に示すように、a−Si
膜4aをスタック電極111の形状にパターニングす
る。次に、スタック電極111の形状にしたa−Si膜
4を減圧下で加熱し、この状態でSi26ガスに曝し、
続いて窒素ガスに曝す。これにより、図12(d)に示
すように、a−Si膜4の表面に半球状グレイン5が形
成され、スタック電極111が作成される。続いて、ス
タック電極111上に容量絶縁膜112と対向電極11
3とを形成してキャパシタ118を作製する。この後、
所定の工程を経て図11に示すDRAMが形成される。
【0004】ところで、上記DRAMの作成において
は、a−Si膜4の表面に半球状グレイン5を形成した
直後にこの凹凸の程度を評価することは、所定のキャパ
シタ118の容量値を再現する上で量産上非常に重要な
ことである。従来、凹凸を評価する方法として、半球状
グレイン5を形成した後に、スタック電極111上に容
量絶縁膜と対向電極を形成して実際にキャパシタを形成
し、このキャパシタの容量値を測定する方法がある。ま
た、凹凸を有する試料の表面に白色光源を入射させ、反
射率を測定することによって、反射率の低下から表面の
凹凸をモニタする方法もある。あるいは、凹凸を有する
試料の表面に単色化されたX線を臨界角以下で入射して
全反射させ、反射方向に配置した検出器で2次X線の強
さを測定することによって、反射率の低下から表面の凹
凸を評価する方法もある(特開平4−15933号公
報)。また、図14(b)に示すように、500nm以
下の波長を有する光を凹凸を有する試料の表面に照射
し、図14(a)に示すように反射光強度を測定するこ
とによって、キャパシタの容量値を評価する方法もある
(特開平8−254415号公報)。
【0005】
【発明が解決しようとする課題】ところで、表面の凹凸
の程度を評価する方法において、実際にキャパシタを作
成してこの容量値を測定する上記従来の方法は、最も信
頼性が高い方法であが、HSG化を行った後、容量絶縁
膜を堆積させ、さらに、対向電極を形成しなければなら
ず、このため、、対向電極及び測定用引き出し部分をパ
ターニングする必要があるため、時間と工数がかかりす
ぎる、という不都合がある。したがって、量産時におけ
るモニタ方法としてはあまり適していない。
【0006】また、白色光を用いた反射率測定は簡単で
あるため、量産時のモニタ方法としては適している。し
かし、a−Si膜に適用する場合には、用いている光が
可視光であるためシリコンを透過してa−Si膜とこの
下の膜との界面から反射が生じてしまう。a−Si膜下
の材料の光学特性によってこの反射光強度が変化する
上、界面反射光とa−Si膜表面の反射光との間で干渉
を引き起こす。このため反射率はa−Si膜の膜厚やこ
の下地の光学定数の変化によって影響を受けてしまう。
微細な凹凸のモニタ方法としては精度が高くないという
問題がある。さらに、X線を用いたモニタ方法は測定ス
ポットの径をあまり小さくできないという問題がある
上、半導体装置にX線を照射しているため半導体内部に
電子が励起されてキャパシタ下のトランジスタのチャネ
ル部分に新たな電子−正孔対を生じ、デバイスとしての
特性を悪化させてしまうという問題がある。このため、
製品の製造工程に適用するのは不適当である。
【0007】また、シリコン層を透過しない500nm
以下の波長を有する光を照射し、反射光をモニタする方
法は、シリコン層の膜厚や下地の影響を受けないため、
モニタ方法としては適していると考えられる。しかし、
第14図(b)に示すようなパターンの形成されたサン
プルの測定において、照射光の照射サイズに対してパタ
ーンが小さい場合、パターン外に部分的に露出している
透明膜での干渉成分を含むため、第14図(a)に示す
ような反射光強度が光の波長によって大きく変化してし
まい、測定精度をあまり高くできない、という問題があ
る。
【0008】この発明は、上述の事情に鑑みてなされた
もので、適用材料の影響を受けずに、簡便で、かつ十分
な測定精度を得ることができ、しかも、半導体素子等の
特性の劣化を防止できる表面の凹凸の評価装置及び評価
方法を提供することを目的としている。
【0009】
【課題を解決するための手段】上記課題を解決するため
に、請求項1記載の発明に係る表面の評価装置は、被評
価試料の表面と接触して移動する、前記被評価試料の表
面への接触面を有する板状体と、前記被評価試料又は前
記板状体を移動させるための力を前記被評価試料又は前
記板状体に付与する駆動手段と、前記被評価試料又は前
記板状体が受ける力を検出し、該検出された力を摩擦係
数又は該摩擦係数と等価な特性に変換する手段とを有し
てなることを特徴としている。
【0010】また、請求項2記載の発明は、請求項1記
載の表面の評価装置に係り、前記被評価試料又は前記板
状体が受ける力を検出し、該検出された力を該摩擦係数
と等価な特性に変換する手段は、前記被評価試料又は前
記板状体に固定された圧電素子であることを特徴として
いる。
【0011】また、請求項3記載の発明は、他の表面の
評価装置に係り、試料台と、前記試料台に載置された試
料の表面に流体を滴下する手段と、前記試料台を傾ける
駆動手段と、前記傾いた試料台の傾斜角度を測定する手
段とを有することを特徴としている。
【0012】また、請求項4記載の発明は、請求項3記
載の表面の評価装置に係り、前記駆動手段はステッピン
グモータであり、前記傾いた試料台の傾斜角度を測定す
る手段は前記ステッピングモータの回転角度を検出する
手段であることを特徴としている。
【0013】また、請求項5記載の発明に係る表面の評
価方法は、被評価試料の表面の静止摩擦係数又は運動摩
擦係数を測定することにより、前記被評価試料の表面の
凹凸の大きさ及び密度を評価することを特徴としてい
る。
【0014】また、請求項6記載の発明は、請求項5記
載の表面の評価方法に係り、前記被評価試料は、前記表
面に半球状グレインの形成された半導体膜であることを
特徴としている。
【0015】また、請求項7記載の発明は、請求項5又
は6記載の表面の評価方法に係り、前記被評価試料の表
面上に該表面への接触面を有する板状体を載せ、前記被
評価試料の表面と前記板状体の接触面とを接触させたま
ま前記被評価試料又は前記板状体を静止状態から移動さ
せて前記被評価試料又は前記板状体の受ける力を検出す
ることにより、前記被評価試料の表面の静止摩擦係数又
は運動摩擦係数を測定することを特徴としている。
【0016】また、請求項8記載の発明は、請求項5,
6又は7記載の表面の評価方法に係り、前記被評価試料
の表面に流体を滴下して前記被評価試料を傾け、前記流
体が動きだすときの傾斜角度を測定することにより、前
記被評価試料の表面の静止摩擦係数又は運動摩擦係数を
評価することを特徴としている。
【0017】また、請求項9記載の発明は、請求項5乃
至8のいずれか1に記載の表面の評価方法に係り、半導
体基板上に形成されたキャパシタの電極の容量絶縁膜と
接する側の表面の静止摩擦係数又は運動摩擦係数を測定
することで、電極の表面積又は前記キャパシタの容量値
を評価することを特徴としている。
【0018】また、請求項10記載の発明は、請求項5
乃至8のいずれか1に記載の表面の評価方法に係り、半
導体基板上に形成された導電膜又は絶縁膜の表面の静止
摩擦係数又は運動摩擦係数を測定することで、前記導電
膜又は前記絶縁膜の表面の凹凸の大きさ又は密度を評価
することを特徴としている。
【0019】
【発明の実施の形態】以下に、この発明の実施の形態に
ついて図面を参照しながら説明する。 ◇第1の実施の形態 図1は、この発明の第1の実施の形態に係るモニター方
法に用いる測定装置の構成を概略示す構成図である。第
1の実施の形態では、摩擦係数の大小により、試料表面
の凹凸の大小や密度を評価できることを利用する。すな
わち、一般に静止摩擦係数μ0 が小さいほど試料表面の
凹凸の大きさが小さいか又は密度が低く、逆に静止摩擦
係数μ0 が大きいほど、試料表面の凹凸の大きさが大き
いか又は密度が高いと評価できることに着目する。
【0020】この例の測定装置は、図1に示すように、
測定部51と、センサ部52と、駆動部53とで構成さ
れている。測定部51は、測定サンプル(被評価試料)
202の保持台201と、測定サンプル202の表面に
接触させて移動させるトレーラ(板状体)203とで構
成されている。トレーラ203は少なくとも測定サンプ
ル202との接触面が石英で形成されている。センサ部
(板状体が受ける力を検出し、摩擦係数と等価な特性に
変換する手段)52は、トレーラ203に固定手段20
4を介して固定された圧電素子205と、圧電素子20
5に接続されたアンプと電圧計を備えた電圧測定器20
6とで構成されている。駆動部(駆動手段)53は、圧
電素子205と繋がった牽引ワイヤ207と、ワイヤを
巻き上げるリール208と、モータ210の回転をリー
ル208に伝達するギヤ209と、ギヤ209と接続さ
れ、圧電素子205,牽引ワイヤ207,リール208
及びギヤ209を介してトレーラ203を動かすための
モータ210とで構成されている。
【0021】上記構成の測定装置では、トレーラ203
を移動させると圧電素子205に接続された牽引ワイヤ
207に張力(板状体を移動させるための力)が発生
し、この張力により牽引ワイヤ207に接続された圧電
素子205に電圧(摩擦係数と等価な特性)が発生し、
この電圧が電圧測定器206により測定される。以下
に、上記測定装置の測定原理の詳細について説明する。
すなわち、保持台201上に置かれたシリコン層11の
上に石英の面がシリコン層11の表面に接触するように
トレーラ203を置く。続いて、駆動部53のモータ2
10を回転させてトレーラ203を静止状態から動か
し、かつシリコン層11の表面を一定速度vで滑らせ
る。
【0022】このとき、トレーラ203を静止状態から
動かすのに、式(1)で与えられるように、静止摩擦係
数μ0 に応じた力F0を要する。被測定面の静止摩擦係
数μ0に応じてトレーラ203を静止状態から動かすの
に要する力F0 は異なる。 F0=μ0・N (1) ここで、N:垂直抗力(=mg) m:トレーラの質量 g:重力加速度 この力F0をモータ210により発生させて、牽引ワイ
ヤ207に伝える。これにより、牽引ワイヤ207に接
続された圧電素子205には力F0に比例した電圧が発
生する。
【0023】また、式(2)で示すように、トレーラ2
03が動き始めてから一定速度vを保持するのに、被測
定面の運動摩擦係数μに応じた力Fを要する。被測定面
の運動摩擦係数μに応じて速度vを保持するのに要する
力Fは異なる。 F=μ・N (2) これにより、圧電素子205により力Fに比例した電圧
が発生する。これらの電圧は、圧電素子205に接続さ
れた電圧測定器206のアンプにより増幅され、増幅さ
れた電圧は電圧計により測定される。最終的にはこの電
圧から静止摩擦係数μ0及び運動摩擦係数μを算出す
る。静止摩擦係数μ0及び運動摩擦係数μはシリコン層
11表面の凹凸の程度により異なるので、予め凹凸の程
度と静止摩擦係数μ0及び運動摩擦係数μとを関係づけ
ておくことにより、静止摩擦係数μ0及び運動摩擦係数
μの値からシリコン層11表面の凹凸の程度を評価する
ことができる。
【0024】図2は、シリコン層11の表面に半球状グ
レインを形成する前後においてシリコン層11の表面で
トレーラ203を滑らせたときに圧電素子から発生する
電圧を測定した結果を示す特性図である。縦軸は線形目
盛りで表した圧電素子から発生する電圧(mV)及びト
レーラの速度v(mm/sec)を示し、横軸は線形目
盛りで表したモータ始動からの経過時間(任意単位)を
示す。図1に示した測定装置を用いて電圧を測定した。
電圧の測定にあたっては、トレーラ203の速度vが一
定となるように、モータ210の回転数を制御してい
る。
【0025】また、図2において、トレーラ203が動
き出す瞬間(モータ始動からの経過時間が0付近)の発
生電圧VA0,VA1がそれぞれ半球状グレインの形成
前後における静止摩擦係数μ0に対応し、トレーラ20
3の速度vが飽和する領域の発生電圧VB0,VB1が
それぞれ半球状グレインの形成前後における運動摩擦係
数μに対応する。なお、いずれの摩擦係数の大きさも圧
電素子発生電圧の大きさに比例する。図2から明らかな
ように、表面に半球状グレインが形成されると圧電素子
発生電圧が小さくなり、摩擦係数が小さくなる。静止摩
擦係数及び運動摩擦係数どちらも同様の傾向が見られ
る。なお、図2は、トレーラ203の接触面の面積に比
べて、半球状グレインの形成されたシリコン層11の面
積が十分に大きな場合の測定結果を示すものである。
【0026】逆に、トレーラ203の接触面の面積に比
べて、半球状グレインの形成されたシリコン層11の面
積が小さく、かつこの小面積のシリコン層11が無数に
集まって表面を形成しているような場合には、パターン
面積の違いによる発生電圧の違いを補正する必要があ
る。例えば、接触面が1000μm×2000μmのト
レーラ203を用い、半球状グレインが形成された1μ
m×1μm程度のパターンが縦横に無数に配置されてい
るような場合には、総面積に占めるパターン全数の面積
比を係数として用いることによってパターン面積の違い
による発生電圧の違いを補正することが可能となる。
【0027】図3は、Si26ガス雰囲気に曝す時間を
変化させて半球状グレインの密度を変えたときの、キャ
パシタの蓄積容量と圧電素子発生電圧との関係を示すグ
ラフである。圧電素子発生電圧は運動摩擦係数μに対応
するものである。縦軸は、線形目盛りで表したキャパシ
タの蓄積容量の増加率を示し、横軸は、線形目盛りで表
した圧電素子発生電圧を示す。蓄積容量の増加率は平坦
なスタック電極表面に容量絶縁膜を形成したときの容量
を基準としている。図3から明らかなように、Si26
ガス雰囲気に曝した直後は、発生電圧は大きな圧電素子
発生電圧を示す。半球状グレインが形成されておらず、
摩擦が大きいためだと考えられる。引き続き、Si26
ガス雰囲気に曝し続けると急激に圧電素子発生電圧が低
下していく。すなわち、半球状グレインが形成されて摩
擦が減ってきたためと考えられる。さらに、Si26
ス雰囲気に曝す時間を長くして行くと逆に圧電素子発生
電圧は上昇して行く。半球状グレインの密度が高くなっ
てきて摩擦が増えたためと考えられる。
【0028】このとき、半球状グレインの大きさと密度
に比例してシリコン層の表面積Aが増加する。蓄積容量
Cは、(3)式に示すように、表面積Aに比例する。 C=ε0・ε・A/t (3) ここで、t:容量絶縁膜の膜厚 ε0:真空の誘電率 ε:容量絶縁膜の比誘電率
【0029】また、運動摩擦係数も半球状グレインの大
きさと密度に比例する。このため、蓄積容量と圧電素子
発生電圧との間には比例関係が得られる。すなわち、半
球状グレインが形成されているとすると、同一のパター
ンを用いている限り、予め蓄積容量と圧電素子発生電圧
とを関係づけておくことにより、蓄積容量を測定するこ
となく圧電素子発生電圧を測定することで間接的に蓄積
容量Cを測定することが可能となる。さらに、必要な場
合には、式(4)により、 A=C・t/(ε0・ε) (4) 蓄積容量Cからシリコン層の表面積Aを算出することが
可能となる。
【0030】このように、この実施の形態によれば、単
に試料表面でトレーラ203を移動させて圧電素子発生
電圧を測定することにより、蓄積容量C及びシリコン層
の表面積Aとを簡便に評価することができる。また、光
を用いていないので、反射による誤差を生じないため十
分な測定精度を得ることができ、かつ、適用材料の影響
も受けない。なお、試料表面とトレーラ203とを物理
的に接触させているので、試料表面が物理的な損傷を受
ける虞が心配されるが、適度な重さのトレーラ203を
用い、適度な速度vで移動させることで、この虞を回避
することができる。
【0031】次に、図4乃至図7を参照して、この実施
の形態の評価方法を用いるDRAMの製造方法について
説明する。まず、DRAMの構成について説明する。D
RAMは、図7に示すように、絶縁ゲート電界効果トラ
ンジスタやビット線308やワード線304b等を備え
た素子形成基板317の層間絶縁膜309上に、キャパ
シタ318と、層間絶縁膜314とアルミ配線315と
カバー絶縁膜316とがこの順に形成されてなってい
る。キャパシタ318のスタック電極311は素子形成
基板317の層間絶縁膜306,309に形成されたコ
ンタクトホール310を介してソース/ドレイン拡散領
域305aと接触している。素子形成基板317は、支
持基板21と絶縁層22と素子形成半導体層23とから
なるSOI基板301に、素子分離絶縁膜302と、素
子分離絶縁膜302の間の素子形成半導体層23上のゲ
ート絶縁膜303及びゲート電極304aと、素子分離
絶縁膜302上のゲート配線(ワード線)304bと、
ゲート電極304aの両側の素子形成半導体層23表層
のソース/ドレイン拡散領域305a,305bと、ゲ
ート電極304aやゲート配線304bを被覆する層間
絶縁膜306と、層間絶縁膜306のコンタクトホール
307を通してソース/ドレイン拡散領域305bと接
続するビット線308と、ビット線308上の層間絶縁
膜309とが形成されて構成されている。上記DRAM
のキャパシタ118は、a−Si膜4からなるスタック
電極311と、Si34膜とSiO2膜の2層からなる
容量絶縁膜312と、対向電極(セルプレート電極)3
13とがこの順に積層されて構成されている。スタック
電極311のa−Si膜24の表面には半球状グレイン
25が形成されている。
【0032】上記構成のDRAMを製造するには、ま
ず、図4(a)に示すように、SOI基板301の素子
形成半導体層21上にシリコン酸化膜からなる素子分離
絶縁膜22を形成した後、素子形成半導体層21上にゲ
ート絶縁膜303を形成し、さらにこの上にゲート電極
304aを形成する。次いで、イオン注入してゲート電
極304aの両側の素子形成半導体層21に高濃度の不
純物を含有するソース/ドレイン拡散領域305a,3
05bを形成した後、CVD(Chemical VaporDeposit
ion)法を用いて層間絶縁膜306を形成する。次に、
ソース/ドレイン拡散領域305b上の層間絶縁膜30
6にソース/ドレイン拡散領域305bと接続するコン
タクトホール307をフォトリソグラフィー法とドライ
エッチング法を用いて形成する。次いで、CVD法を用
いて、リン濃度が3×1020atoms/cm3のa−
Si膜を堆積した後、ドライエッチング法を用いて全面
エッチングを行う。これにより、コンタクトホール30
7内にa−Si膜が埋め込まれて埋込み層308aが形
成される。
【0033】次に、RFスパッタ法を用いて、膜厚略1
00nmのタングステンシリサイド膜を堆積する。続い
て、フォトリソグラフィ法とドライエッチング法を用い
てタングステンシリサイド膜のパターニングを行い、埋
込み層308aと接触するビット線308を形成する。
次いで、CVD法を用いて層間絶縁膜309を形成す
る。以上により、素子形成基板317が形成される。次
に、図4(b)に示すように、フォトリソグラフィ法と
ドライエッチング法を用いて層間絶縁膜309,306
をパターニングし、トランジスタのソース/ドレイン拡
散領域305aに至るコンタクトホール310を形成す
る。続いて、層間絶縁膜309上にリン濃度が3×10
20atoms/cm3のa−Si膜24aをCVD法を
用いて形成する。a−Si膜24aはコンタクトホール
310内にも埋め込まれる。次に、図5(a)に示すよ
うに、フォトリソグラフィ技術とドライエッチング技術
を用いてa−Si膜24aをパターニングし、スタック
電極の形状とする。スタック電極の形状とされたa−S
i膜24は、コンタクトホール310を通してソース/
ドレイン拡散領域305aと接続する。
【0034】この後、次述する方法により、スタック電
極の形状とされたa−Si膜24の表面に半球状グレイ
ンを形成する。すなわち、まず、a−Si膜24の表面
をHF:H2O=1:100の混合液に曝す。これによ
り、a−Si膜24の表面に自然酸化膜が形成されてい
る場合、自然酸化膜が除去される。次いで、a−Si膜
24を温度570℃に加熱しながら圧力1mTorrの
Si26ガス雰囲気におよそ3分間曝す。これにより、
a−Si膜24の表面に微結晶核が形成される。続い
て、温度を570℃に保持したまま、窒素中で10分間
のアニール処理を加えると、シリコン原子がマイグレー
ションにより移動して微結晶核を中心として集まり、図
5(b)に示すように、半球状グレイン(凹凸)25が
形成される。
【0035】次に、半球状グレイン25を有するa−S
i膜24が形成された素子形成基板317の表面に図1
に示す測定装置のトレーラ203を接触させて移動さ
せ、圧電素子発生電圧を測定する。続いて、上記したよ
うに、図3を用いて圧電素子発生電圧から蓄積容量C及
びシリコン層の表面積Aを評価する。蓄積容量C又はシ
リコン層の表面積Aが所望の範囲であれば、スタック電
極311が完成し、次の工程に移る。次に、1気圧のア
ンモニア(NH3)雰囲気中、温度1000℃の条件
で、1分間の加熱処理を行い、半球状グレイン25の形
成されたa−Si膜24の表面を熱窒化する。さらに、
NH3とSiH2Cl2を用いたCVD法によってSi3
4膜を形成する。次いで、水素と酸素の混合雰囲気中、
温度略900℃の条件で、熱酸化し、Si34膜上にS
iO2膜を形成する。これにより、図6(a)に示すよ
うに、Si34膜とSiO2膜とからなる容量絶縁膜3
12が形成される。次に、同図(b)に示すように、C
VD法を用いてリン濃度3×1020atoms/cm3
を含有するa−Si膜を容量絶縁膜312上に形成す
る。このa−Si膜がセルプレート電極313となる。
以上により、スタック電極311と容量絶縁膜312と
セルプレート電極313とで構成されるキャパシタ31
8が作成される。次に、CVD法を用いて層間絶縁膜3
14となるBPSG膜を形成する。続いて、RFスパッ
タ法を用いて層間絶縁膜314上にアルミ膜を形成した
後、フォトリソグラフィ技術及びドライエッチング技術
を用いてアルミ配線315を形成する。次に、プラズマ
CVD法を用いて、カバー絶縁膜316となるSiO2
膜を形成する。これにより、図7に示すように、所望の
蓄積容量が確保されたキャパシタ318を有するDRA
Mが完成する。
【0036】このように、この実施の形態に係るDRA
Mの作製方法によれば、蓄積容量C及びスタック電極3
11の表面積Aを、簡便に、かつ十分な測定精度で評価
することができ、しかも、適用材料の影響も受けない。
また、光や薬液を用いていないので、試料表面が化学的
な変質を受けないため、DRAMのトランジスタ等の特
性の劣化を防止できる。それゆえ、DRAM量産時にこ
の評価方法を適用するなら、所定のキャパシタ318の
容量値を再現させて特性の揃った、均質なDRAMを多
量に作製できる。
【0037】◇第2の実施の形態 次に、図8乃至図10を参照して、この発明の第2の実
施の形態について説明する。第2の実施の形態では、試
料の表面に流体を滴下し、試料の表面を傾けたときに流
体が動き出すときの試料表面の傾斜角度の大小と静止摩
擦係数μ0の大小が関係していることを利用する。
【0038】すなわち、試料表面上にある流体の量(重
さ)を一定にしておくことにより、流体が動き出すとき
の水平面に対する試料表面の角度θcの正接は、式
(5)のように静止摩擦係数μ0に比例する。 F=μ0・Nliq (5) ここで、Nliq:垂直抗力(=mliq・g) mliq:試液の質量 g:重力加速度 μ0:静止摩擦係数(= tanθc) θc:試液が動き出すときの水平面に対する試料表面の
傾斜角度
【0039】第2の実施の形態の場合、流体を用いてい
るので、静止摩擦係数の値を知ることは難しいため、試
料表面の角度θcの大小関係で表面の凹凸を相対的にあ
るいは絶対的に評価することになる。ただし、絶対評価
を行う場合、試料表面の角度θcと表面の凹凸の程度を
予め対応させておき、かつ測定条件を同一にしておく必
要がある。図8は、金属表面の評価方法に用いるため
の、この実施の形態の測定器の構成を概略示す概略構成
図である。同図に示すように、測定器は、測定サンプル
(被評価試料)407を固定する試料台401と、ステ
ッピングモータ33とギヤ32a,32bとギヤ32a
の回転によって上下に移動するネジ31とで構成され
る、試料台401の傾きを変化させる駆動手段403
と、試液405を滴下するノズル(流体を滴下する手
段)404と、滴下した試液405の動きをモニタする
CCD(Charge Coupled Device)イメージセンサ40
6とから概略構成されている。
【0040】次に、上記構成の測定器を用いて、金属表
面をモニタする方法について説明する。まず、凹凸を有
する金属膜が形成された測定サンプル407を試料台4
01上に置く。次いで、凹凸を有する金属膜上に質量が
常に同一になるようにノズル404から試液405とし
て水銀を滴下する。この後、CCDイメージセンサ40
6により試液の位置を継続的にモニタする。次に、ステ
ッピングモータ33によって試料台401の片側を上又
は下に移動させて、試料台401の角度を徐々に傾ける
と、ある角度θcで試液が動き出す。ステッピングモー
タ33の回転角度からこのときの角度θcを測定した
後、この角度θcから表面の凹凸を評価する。
【0041】図9は、アルミ膜の成膜時の基板温度と試
料台の角度(静止摩擦係数)との相関を取得した例を示
すグラフである。縦軸は線形目盛りで表した試料台の角
度θc(゜)を示し、横軸は線形目盛りで表した成膜温
度(℃)を示す。RF(Radio Frequency)スパッタ法
を用い、基板温度を100乃至400℃の間で変えてア
ルミ膜を成膜した。また、試液として水銀を用いた。図
9から明らかなように、成膜時の基板温度が高くなるほ
どアルミ膜表面の凹凸が大きくなる。実験した基板温度
の範囲では、試液が動き出す角度θcすなわち静止摩擦
係数μ0 が最も小さくなる温度100℃のときに、アル
ミ膜表面の凹凸が最も小さくなることがわかった。この
結果から、温度100℃でアルミ膜を成膜することによ
り、凹凸の小さなアルミ膜を形成することができること
になる。
【0042】次に、図4乃至図10を参照して、この実
施の形態の評価方法を用いるDRAMの製造方法につい
て説明する。まず、RFスパッタ法を用い、基板温度を
変えてアルミ膜を成膜し、図8に示す測定装置により、
予め、アルミ膜の成膜時の基板温度とアルミ膜の表面を
試液が動き出すときの試料台の角度θcとの相関を取得
しておく。基板温度を例えば100乃至400℃の間で
変えた場合は図9に示す通りである。基板温度は被測定
対象の膜の種類により適宜範囲を変えると良い。また、
試液は試料表面に対して疎水性を示すもの、すなわち試
料表面に馴染まず、動きやすいものを選択する。次に、
第1の実施の形態と同様の工程(図4(a)乃至図6
(b))を経た後、セルプレート電極313上に層間絶
縁膜314を形成する。
【0043】次いで、図9に示すモニタ結果から最適な
大きさの凹凸がアルミ膜の表面に形成されるような基板
温度を設定し、この温度に素子形成基板を加熱する。続
いて、基板温度を保持して、RFスパッタ法を用いて層
間絶縁膜314上に膜厚200nmのアルミ膜315a
を堆積する。続いて、図10(a)に示すように、フォ
トリソグラフィ法とドライエッチング法を用いてアルミ
膜315aの加工を行ってアルミ配線315を形成す
る。続いて、プラズマCVD法を用いて層間絶縁膜31
6を形成するとDRAMが作成される。
【0044】このように、この実施の形態によれば、試
液405を測定サンプル407表面に滴下し、試料台4
01を傾けて試液405が動きだすときの試料台401
の角度を測定すれば良いので、測定が非常に簡便であ
る。また、光を用いていないので、反射による誤差を生
じないため十分な測定精度を得ることができ、かつ、適
用材料の影響も受けない。
【0045】以上、この発明の実施の形態を図面により
詳述してきたが、具体的な構成はこの実施の形態に限ら
れるものではなく、この発明の要旨を逸脱しない範囲の
設計の変更があってもこの発明に含まれる。例えば、第
1の実施の形態では、運動摩擦係数を用いて試料表面の
凹凸を評価したが、運動摩擦係数に限らず、静止摩擦係
数を用いることもできる。また、トレーラ203の接触
面に石英を用いているが、石英に限られるものではな
く、硬度の高いダイヤモンドや硬度の低い有機物等を用
いても良い。さらに、定量性を必要としない場合、指で
表面をなぞることでも良い。さらに、この発明をa−S
i膜24の表面の凹凸の程度を評価する場合に適用して
いるが、他の半導体膜、金属膜、合金膜、金属シリサイ
ド膜あるいは絶縁膜の表面の凹凸を評価する場合にも適
用することができる。
【0046】また、上述の第2の実施の形態では、アル
ミ膜315aの表面の凹凸を評価したが、これに限ら
ず、他の金属膜や、合金膜、金属シリサイド膜あるいは
半導体膜の表面の凹凸を評価することもできる。また、
絶縁膜の表面の凹凸を評価することもできる。また、ア
ルミ膜315aの表面凹凸の測定に試液405として水
銀を用いているが、これに限らず他の試液を用いても良
い。例えば、シリコン膜の表面測定の場合には、試液と
して純水や、フッ酸と水の混合液を用いるのが好まし
い。さらに、試液と被測定物とが親水性を示すために測
定が困難な場合には、表面を疎水性に変えれば良い。例
えば、表面凹凸に影響を与えない程度の厚さに高分子材
料で表面を被覆する等は有望な手段である。
【0047】
【発明の効果】以上のように、この発明の構成によれ
ば、被評価試料の表面と板状体の接触面とを接触させた
まま被評価試料又は板状体を静止状態から移動させて被
評価試料又は板状体の受ける力を検出することにより、
被評価試料の表面の摩擦係数又は摩擦係数と等価な特性
を測定できる。被評価試料の表面の静止摩擦係数や運動
摩擦係数は、被評価試料の表面の凹凸の程度に応じて変
化するため、摩擦係数又は摩擦係数と等価な特性を測定
することで、被評価試料の表面の凹凸の程度、すなわち
凹凸の大きさ又は密度を評価することができる。すなわ
ち、単に試料表面で板状体を移動させて移動に要する力
を検出し、さらにその力を試料表面の摩擦係数又は該摩
擦係数と等価な特性に変換することにより、被評価試料
の表面の凹凸の大きさや密度を簡便に評価することがで
きる。被評価試料としてキャパシタ電極を用いた場合、
被評価試料の表面の凹凸の大きさや密度はそのまま蓄積
容量やシリコン層の表面積と対応するので、キャパシタ
の蓄積容量の再現性を確保することができる。
【0048】また、被評価試料として導電膜や絶縁膜を
用いた場合、導電膜や絶縁膜の表面の凹凸の程度を評価
することができるので、それらの成膜条件が適正になる
ように設定することができる。さらに、従来例と異な
り、光を用いていないので、反射による誤差を生じない
ため十分な測定精度を得ることができ、かつ、適用材料
の影響も受けない。また、薬液や光を用いていないた
め、半導体装置の表面評価に用いても、素子特性に影響
を及ぼさないので、量産品に適用できる。
【0049】また、この発明の別の構成によれば、被評
価試料の表面に流体を滴下して被評価試料を傾け、流体
が動きだすときの傾斜角度を測定することで、被評価試
料の表面の静止摩擦係数を評価できる。すなわち、単に
被評価試料の表面に流体を滴下し、被評価試料を傾け、
傾斜角度を測定しているだけなので、被評価試料の表面
の凹凸の程度を簡便に評価できる。この場合、被評価試
料を傾ける駆動手段としてステッピングモータを用いる
と、ステッピングモータの回転角度を検出することによ
り傾斜角度を測定することができるので簡便である。ま
た、被評価試料の表面が親水性であるためその表面を流
体が流れにくくなっている場合、被評価試料の表面を、
例えば被評価試料の表面を高分子材料の膜で被覆し、疎
水性に変質させても良い。
【図面の簡単な説明】
【図1】この発明の第1の実施の形態に係る表面の評価
方法に用いられる表面の評価装置の構成図である。
【図2】この発明の第1の実施の形態に係る表面の評価
方法を用いて表面の凹凸の度合いと表面の摩擦係数に対
応する圧電素子発生電圧との関係を調査した結果につい
て示す特性図である。
【図3】この発明の第1の実施の形態に係る表面の評価
方法を用いてキャパシタの容量の増加率とスタック電極
表面の圧電素子発生電圧との関係を調査した結果につい
て示す特性図である。
【図4】この発明の第1の実施の形態に係る表面の評価
方法を用いてDRAMを作製する方法について示す断面
図(その1)である。
【図5】この発明の第1の実施の形態に係る表面の評価
方法を用いてDRAMを作製する方法について示す断面
図(その2)である。
【図6】この発明の第1の実施の形態に係る表面の評価
方法を用いてDRAMを作製する方法について示す断面
図(その3)である。
【図7】この発明の第1の実施の形態に係る表面の評価
方法を用いてDRAMを作製する方法について示す断面
図(その4)である。
【図8】この発明の第2の実施の形態に係る表面の評価
方法に用いられる表面の評価装置の構成図である。
【図9】この発明の第2の実施の形態に係る表面の評価
方法を用いてアルミ膜表面の凹凸の度合いを示す試液が
動きだすときの試料台の角度とアルミ膜の成膜温度との
関係を調査した結果について示す特性図である。
【図10】この発明の第2の実施の形態に係る表面の評
価方法を用いてDRAMを作製する方法について示す断
面図である。
【図11】従来例に係るDRAMの作製方法を用いて作
製されたDRAMの構造を示す断面図である。
【図12】従来例に係るDRAMの作製方法について示
す断面図(その1)である。
【図13】従来例に係るDRAMの作製方法について示
す断面図(その2)である。
【図14】図14(a)は従来例に係る表面の評価方法
を用いて表面の凹凸の程度を測定した結果について示す
特性図である。図14(b)は従来例の表面の評価方法
について示す断面図である。
【符号の説明】
24 アモルファスシリコン膜(半導体膜) 25 半球状グレイン(凹凸) 33 ステッピングモータ(駆動手段) 51 測定部 52 センサー部(検出し変換する手段) 202 測定サンプル(被評価試料) 203 トレーラ(板状体) 205 圧電素子 206 電圧測定器 207 牽引ワイヤ 311 スタック電極 312 容量絶縁膜 313 対向電極(セルプレート電極) 317 素子形成基板 318 キャパシタ 404 ノズル(流体を滴下する手段) 405 試液(流体) 407 測定サンプル(被評価試料)
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H01L 21/8242

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 被評価試料の表面と接触して移動する、
    前記被評価試料の表面への接触面を有する板状体と、 前記被評価試料又は前記板状体を移動させるための力を
    前記被評価試料又は前記板状体に付与する駆動手段と、 前記被評価試料又は前記板状体が受ける力を検出し、該
    検出された力を摩擦係数又は該摩擦係数と等価な特性に
    変換する手段とを有してなることを特徴とする表面の評
    価装置。
  2. 【請求項2】 前記被評価試料又は前記板状体が受ける
    力を検出し、該検出された力を該摩擦係数と等価な特性
    に変換する手段は、前記被評価試料又は前記板状体に固
    定された圧電素子であることを特徴とする請求項1記載
    の表面の評価装置。
  3. 【請求項3】 試料台と、 前記試料台に載置された試料の表面に流体を滴下する手
    段と、 前記試料台を傾ける駆動手段と、 前記傾いた試料台の傾斜角度を測定する手段とを有して
    なることを特徴とする表面の評価装置。
  4. 【請求項4】 前記駆動手段はステッピングモータであ
    り、前記傾いた試料台の傾斜角度を測定する手段は前記
    ステッピングモータの回転角度を検出する手段であるこ
    とを特徴とする請求項3記載の表面の評価装置。
  5. 【請求項5】 被評価試料の表面の静止摩擦係数又は運
    動摩擦係数を測定することにより、前記被評価試料の表
    面の凹凸の大きさ及び密度を評価することを特徴とする
    表面の評価方法。
  6. 【請求項6】 前記被評価試料が、前記表面に半球状グ
    レインの形成された半導体膜であることを特徴とする請
    求項5記載の表面の評価方法。
  7. 【請求項7】 前記被評価試料の表面上に、該表面への
    接触面を有する板状体を載せ、前記被評価試料の表面と
    前記板状体の接触面とを接触させたまま、前記被評価試
    料又は前記板状体を静止状態から移動させて、前記被評
    価試料又は前記板状体の受ける力を検出することによ
    り、前記被評価試料の表面の静止摩擦係数又は運動摩擦
    係数を測定することを特徴とする請求項5又は6記載の
    表面の評価方法。
  8. 【請求項8】 前記被評価試料の表面に流体を滴下して
    前記被評価試料を傾け、前記流体が動きだすときの傾斜
    角度を測定することにより、前記被評価試料の表面の静
    止摩擦係数を評価することを特徴とする請求項5,6又
    は7記載の表面の評価方法。
  9. 【請求項9】 半導体基板上に形成されたキャパシタの
    電極の容量絶縁膜と接する側の表面の静止摩擦係数又は
    運動摩擦係数を測定することで、電極の表面積又は前記
    キャパシタの容量値を評価することを特徴とする請求項
    5乃至8のいずれか1に記載の表面の評価方法。
  10. 【請求項10】 半導体基板上に形成された導電膜又は
    絶縁膜の表面の静止摩擦係数又は運動摩擦係数を測定す
    ることで、前記導電膜又は前記絶縁膜の表面の凹凸の大
    きさ又は密度を評価することを特徴とする請求項5乃至
    8のいずれか1に記載の表面の評価方法。
JP10037454A 1998-02-19 1998-02-19 半導体素子表面の評価装置及び評価方法 Expired - Fee Related JP3094982B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP10037454A JP3094982B2 (ja) 1998-02-19 1998-02-19 半導体素子表面の評価装置及び評価方法
US09/253,027 US6568243B1 (en) 1998-02-19 1999-02-19 Method of evaluating capacitance value of capacitor on semiconductor substrate
KR1019990005644A KR100310620B1 (ko) 1998-02-19 1999-02-19 표면불균일성 평가 장치 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10037454A JP3094982B2 (ja) 1998-02-19 1998-02-19 半導体素子表面の評価装置及び評価方法

Publications (2)

Publication Number Publication Date
JPH11237239A true JPH11237239A (ja) 1999-08-31
JP3094982B2 JP3094982B2 (ja) 2000-10-03

Family

ID=12497970

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10037454A Expired - Fee Related JP3094982B2 (ja) 1998-02-19 1998-02-19 半導体素子表面の評価装置及び評価方法

Country Status (3)

Country Link
US (1) US6568243B1 (ja)
JP (1) JP3094982B2 (ja)
KR (1) KR100310620B1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001345323A (ja) * 2000-05-31 2001-12-14 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
KR100416440B1 (ko) * 2001-05-25 2004-01-31 학교법인연세대학교 마찰신호를 이용한 3차원 재료 표면 형상과 재료 분포측정방법
KR100457867B1 (ko) * 2002-05-23 2004-11-18 학교법인연세대학교 생체재료 및 인공물내에서의 마찰력 측정장치
CN109297401A (zh) * 2018-09-14 2019-02-01 程春兰 一种铝塑板平面度检测设备及铝塑板平面度检测工艺
JP7086513B1 (ja) * 2021-06-30 2022-06-20 三菱電機株式会社 摩擦係数算出装置及び摩擦係数算出方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100629357B1 (ko) * 2004-11-29 2006-09-29 삼성전자주식회사 퓨즈 및 부하저항을 갖는 낸드 플래시메모리소자 형성방법
JP5217122B2 (ja) * 2006-07-11 2013-06-19 株式会社日立製作所 パターン形成装置および有機薄膜トランジスタの製造方法ならびに有機薄膜トランジスタ
CN108387511B (zh) * 2015-07-29 2020-10-09 中国石油化工股份有限公司 一种用于srv模拟评价变速箱齿轮油同步器的摩擦性能的摩擦副试件

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4051713A (en) * 1976-03-23 1977-10-04 Actus, Inc. Friction measuring and testing method and apparatus
DE2730720C2 (de) 1977-07-07 1979-07-12 Basf Ag, 6700 Ludwigshafen Verfahren zur Herstellung von praktisch reinem l-Amino-8-nitro-43dihydroxy-anthrachinon
US4213331A (en) * 1978-12-20 1980-07-22 The B. F. Goodrich Company Surface irregularity analyzer
US4270390A (en) * 1979-05-07 1981-06-02 Kimball Industries, Inc. Vibration test bearing table apparatus affording a single degree of freedom test piece path
US4765181A (en) * 1985-08-08 1988-08-23 Tokyo Seimitsu Co., Ltd. Surface texture measuring instrument
JPS6381243A (ja) 1986-09-25 1988-04-12 Nkk Corp 溶融還元炉発生ガス分析方法
KR920006048B1 (ko) * 1988-11-25 1992-07-27 주식회사 금성사 가열조건에서 마모분의 입도 분석이 가능한 내마모시험기
JPH0717960B2 (ja) * 1989-03-31 1995-03-01 新日本製鐵株式会社 磁気特性の優れた一方向性電磁鋼板の製造方法
JP2953742B2 (ja) 1990-05-09 1999-09-27 株式会社東芝 表面粗さ評価方法
US5450746A (en) * 1993-10-12 1995-09-19 The University Of North Carolina Constant force stylus profiling apparatus and method
JP3331804B2 (ja) 1995-02-20 2002-10-07 日本電信電話株式会社 摩擦摩耗試験装置および摩擦摩耗試験方法
JP2638554B2 (ja) 1995-03-16 1997-08-06 日本電気株式会社 表面モニター方法、表面積測定方法、半導体装置の製造装置及び方法
JP3333079B2 (ja) * 1995-12-25 2002-10-07 富士通株式会社 静止摩擦力計測装置
US5756885A (en) * 1996-04-04 1998-05-26 Motorola, Inc. Method for determining the cleanliness of a surface

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001345323A (ja) * 2000-05-31 2001-12-14 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP4570204B2 (ja) * 2000-05-31 2010-10-27 Okiセミコンダクタ株式会社 半導体装置の製造方法
KR100416440B1 (ko) * 2001-05-25 2004-01-31 학교법인연세대학교 마찰신호를 이용한 3차원 재료 표면 형상과 재료 분포측정방법
KR100457867B1 (ko) * 2002-05-23 2004-11-18 학교법인연세대학교 생체재료 및 인공물내에서의 마찰력 측정장치
CN109297401A (zh) * 2018-09-14 2019-02-01 程春兰 一种铝塑板平面度检测设备及铝塑板平面度检测工艺
JP7086513B1 (ja) * 2021-06-30 2022-06-20 三菱電機株式会社 摩擦係数算出装置及び摩擦係数算出方法
WO2023276044A1 (ja) * 2021-06-30 2023-01-05 三菱電機株式会社 摩擦係数算出装置及び摩擦係数算出方法

Also Published As

Publication number Publication date
KR100310620B1 (ko) 2001-10-17
JP3094982B2 (ja) 2000-10-03
US6568243B1 (en) 2003-05-27
KR19990072784A (ko) 1999-09-27

Similar Documents

Publication Publication Date Title
US5796484A (en) System for detecting unevenness degree of surface of semiconductor device
US7893703B2 (en) Systems and methods for controlling deposition of a charge on a wafer for measurement of one or more electrical properties of the wafer
JP4135347B2 (ja) ポリシリコン膜生成方法
JP3094982B2 (ja) 半導体素子表面の評価装置及び評価方法
Diebold et al. Characterization and production metrology of thin transistor gate oxide films
FR2934051A1 (fr) Detecteur d'humidite capacitif a dielectrique hydrophile nanoporeux
WO2012073558A1 (ja) 評価用基板、欠陥検査方法及び欠陥検出装置
US6194234B1 (en) Method to evaluate hemisperical grain (HSG) polysilicon surface
JP2001194320A (ja) 表面状態測定装置及び方法
WO2022156204A1 (zh) 蚀刻机台的刻蚀缺陷的检测方法
JPH06349920A (ja) 半導体ウェハの電荷量測定方法
US6509200B2 (en) Method of appraising a dielectric film, method of calibrating temperature of a heat treatment device, and method of fabricating a semiconductor memory device
US6010914A (en) Method for manufacturing a semiconductor device
JP4166400B2 (ja) 放射温度測定方法
US5899702A (en) Methods for measuring surface area
KR100540865B1 (ko) 농도 측정방법 및 이를 이용한 반도체 소자의 불순물 농도측정방법
KR100265328B1 (ko) 반구형 그레인을 갖는 폴리실리콘 박막의 표면적 변화율 측정방법과 그를 이용한 정전용량 측정 방법 및 장치
JP4219330B2 (ja) 酸化性ガスセンサ
JP4421054B2 (ja) 半導体薄膜の表面形状測定方法
Petrik et al. Ellipsometric study of the polysilicon/thin oxide/single-crystalline silicon structure and its change upon annealing
JPH0198960A (ja) シリコン中の音速測定素子とその製造方法
US6369453B1 (en) Semiconductor wafer for measurement and recordation of impurities in semiconductor insulators
Frederick et al. Advanced FTIR optical modeling for hydrogen content measurements in 3D NAND cell nitride and amorphous carbon hard mask
JP2000077494A (ja) 半導体集積回路装置の製造方法
JP2982247B2 (ja) 半導体製造プロセスのモニタ方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070804

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080804

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080804

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090804

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees